1 . Изобретение относитс к электро технике и может использоватьс дл управлени многоимпульсными вентильными преобразовател ми. Известно цифровое устройство дл импульсно-фазового управлени содержащее датчик начала отсчета в каждой фазе, выходы этих датчиков соединены с блоками фазового сдвига PJ. Недостаток данного устройства состоит в нестабильности фазы импульсов управлени . Наиболее близким по технической сущности и достигаемым результатам к предлагаемому вл етс устройст дл импульсно-фазового управлени преобразователем, содержащее датчик начала отсчета в одной фазе питающего напр жени , задающий генератор , выходы задающего генератора и синхронизатора подключены к делителю частоты, выход делител частоты подключен к распределителю импульсов, выходы которого предназначены дл подключени к блокам фазового сдвига f2j . Однако известное устройство характеризуетс недостаточной точностью , про вл кмдейс при колебани х частоты сети. Цель изобретени - повьшгение точности. Поставленна цепь достигаетс тем, что цифровое устройство дл синхронизации системы управлени преобразовател , содержащее синхронизатор в одной фазе питающего напр жени , задающий генератор, вы ходы синхронизатора и задающего генератора подключены к входам делител частоты, выход делител частоты подключен к распределителю импульсов, выходы которого предназ начены дл подключени к блокам фа зового сдвига, снабжено RS-триггером , элементом И, счетчиком, циф роайалоговым преобразователем и импульсным фильтром, а задающий генератор снабжен управл ющим входом причем выход цифроаналогового преобразовател через информационный вход импульсного фильтра соединен с управл ющим входом задающего генератора , а вход - с выходом счетчика, счетный вход которого через элемент И соединен с выходом задающег генератора и-пр мым выходом RS-триг7I гера, инверсный выход которого соединен с управл ющим входом импульсного фильтра, а R- и S-входы соединены соответственно с вьйсодом синхронизатора и последним выходом распределител импульсов, объединенным с установочным входом счетчика . На чертеже приведена схема устройства. Синхронизатор 1 соединен входом с сетью, с одной из ее фаз. Выход синхронизатора 1 и задающего генератора 2 соединен с входами делител 3 частоты, а выход делител 3 соединен с входом распределител 4 импульсов, выход которого соединен с блоками 5 фазового сдвига , на вторые входы блоков 5 подкпючен управл ющий сигнал Uj.. Выход синхронизатора 1 и последний выход распределител 4 подсоединены к сбрасывающему входу R и запускающему входу S RS-триггера ,6, выход которого соединен с первым входом элемента И 7, второй вход которого подключен к выходу задающего генератора 2, а выход - к вьиитйющему входу (-1) счетчика 8. Сбрасывающий вход (R) счетчика 8 соединен с последним выходом распределител 4. Выход счетчика 8 подключен к входу знакочувствительного цифроаналогового преобразовател 9, выход которого через импульсньй фильтр 10 подключен к управл ющему входу задающего генератора 2. Устройство работает следующим образом. Синхронизатор 1 формирует импульс один раз за период напр жени сети, например, в момент перехода напр жени через ноль из плюса в минус. Эти импульсы в делителе 3 известным образом преобразуютс в последовательность m импульсов за период. Этб достигаетс с помощью счетчиков, вход щх в состав делител 3, формирующих выходные импульсы через импульсов задающего генератора 2 (где m - импульсность вентильного преобразовател , дл управлени которым используетс устройство; f г. - частота задающего генератора 2; Т - период питающей сети). Таким образом, делитель 3 формирует импульсы, отсто щие друг от друга и от импульса синхронизатора 1 на. Т врем -. Эти импульсы распредел ютс в распределителе 4 известным образом по своим каналам,и поступают на вход блоков 5 фазового сдвига. В указанных блоках производитс задержка импульсов на врем , задаваемое сигналом управлени U. Выходные импульсы блоков 5 фазового сдви га вл ютс управл ющими импульсами вентилей преобразовател . Задающий генератор 2 формирует импульсы определенной частоты (дес тки-сотни килогерц). Частота промышленной сети не остаетс посто нной .. По ГОСТ допускаютс колебани частоты от 49,5 до 50,5 Гц. На практике, особенно в автономных установках эти колебани могут быт большими. Так как делитель 3 счита ет определенное число частоты генератора 2 импульсов дл определени временного интервала между сво ми выходными импульсами, то при из менении Т будут возникать погрешности , вследствие чего интервал между его выходными импульсами не будет равен -. Указанньй недостаm ток устран етс элементами 6-10. RS-триггер 6 запускаетс послед ним выходным импульсом распределител 4, а сбрасьюаетс выходным импульсом синхронизатора 1. Таким образом, сигнал включенного состо ни RS-триггера, поступив на вход элемента И 7 с помощью сигналов с генератора 2, на выходе И дает число импульсов, равное fj-T . Одновременно с запуском три гера в счетчике 8 устанавливаетс наперед заданное число, равное т.е. число, прин тое при проектировании, исход из равенства частоты сети 50 Гц и частоты генератора 2, прин той величине. Это же число используетс делителем 3 дл формировани своих выходных импульсов. Сигнал на выходе счетчика 8 равен разности между указанньм числом и числом импульсов на выходе элемента И 7. Эту разность в цифровом виде цифроаналоговый преобразователь 9 преобразует в аналоговую форму. Этот сигнал через фильтр 10 подаетс на вход управлени задающим генератором 2 и воздействует на задающий генератор 2 с целью подстройки его частоты, так чтобы число импульсов генератора 2 между последним импульсом распределител 4 и импульсом синхронизатора 1 бьшо равно -. Последнее rain рантирует посто нство интервалов между импульсами на выходе распределител и равенство величине г- при изменении частоты промьштен|ной сети и флуктуаци х частоты генератора 2. Схема фильтра 10 может быть и другой по сравнению с показанной на чертеже. В прототипе при колебани х частоты сети в 2% неточность фазы импульсов при диапазоне фазового сдвига импульсов 180° составит 3,6. Это недопустима величина дл мощных преобразователей (выпр мителей, инверторов), поскольку она ведет к существенному ухудшению форюл тока и напр жени . Это увеличивает потери в установке и сети. В предлагаемом устройстве указанна неточность сводитс практически к нулю.one . The invention relates to electrical engineering and can be used to control multi-pulse valve converters. A digital device for pulse-phase control is known which contains a reference sensor in each phase, the outputs of these sensors are connected to the phase shift units PJ. The disadvantage of this device is the instability of the phase of the control pulses. The closest in technical essence and achievable results to the proposed is a device for pulse-phase control of the converter, containing a reference sensor in one phase of the supply voltage, a master oscillator, outputs of the master oscillator and synchronizer connected to the frequency divider, the output of the frequency divider is connected to the distributor pulses whose outputs are intended for connection to the phase shift blocks f2j. However, the known device is characterized by insufficient accuracy, which manifests itself when the frequency of the network varies. The purpose of the invention is to increase accuracy. The supplied circuit is achieved by the fact that a digital device for synchronizing the converter control system, containing a synchronizer in one phase of the supply voltage, a master oscillator, the outputs of the synchronizer and the master oscillator are connected to the inputs of the frequency divider, the output of the frequency divider is connected to the output distributor. for connection to the phase shift blocks, equipped with RS trigger, I element, counter, digital analogue converter and pulse filter, and master oscillator with The control input is packed with the output of a digital-to-analog converter through the information input of a pulse filter connected to the control input of the master oscillator, and the input to the counter output, the counting input of which is connected to the output of the master oscillator and the direct output RS-trig7I ger, inverse the output of which is connected to the control input of the pulse filter, and the R- and S-inputs are connected respectively to the synchronizer output and the last output of the pulse distributor, combined with the installation account ika. The drawing shows a diagram of the device. The synchronizer 1 is connected to the network, with one of its phases. The output of the synchronizer 1 and the master oscillator 2 is connected to the inputs of the frequency divider 3, and the output of the divider 3 is connected to the input of the distributor 4 pulses, the output of which is connected to the phase shift blocks 5, to the second inputs of the blocks 5 the output of the synchronizer 1 and the last output of the distributor 4 is connected to the resetting input R and the triggering input S of the RS flip-flop, 6, the output of which is connected to the first input of the And 7 element, the second input of which is connected to the output of the master oscillator 2, and the output to the connected input (-1) 8. snip reset input (R) of the counter 8 is connected to the last output of the distributor 4. The output of the counter 8 is connected to the input of the sign-sensitive analog converter 9, whose output is pulsed through the filter 10 is connected to the control input of oscillator 2. The device operates as follows. The synchronizer 1 generates an impulse once during the period of the network voltage, for example, at the moment when the voltage passes through zero from plus to minus. These pulses in divider 3 are converted in a known manner into a sequence of m pulses per period. This is achieved by using counters included in divider 3, which generate output pulses through pulses of the master oscillator 2 (where m is the impulse of the valve converter that is controlled by the device; f g is the frequency of the master oscillator 2; T is the period of the supply mains) . Thus, the divider 3 generates pulses spaced from each other and from the pulse of synchronizer 1 on. T time -. These pulses are distributed in the distributor 4 in their own channels in a known manner, and are fed to the input of the phase shift units 5. In these blocks, the pulses are delayed by the time specified by the control signal U. The output pulses of the phase shift units 5 are the control pulses of the converter valves. The master oscillator 2 generates pulses of a certain frequency (ten to hundreds of kilohertz). The frequency of the industrial network does not remain constant. According to GOST, frequency fluctuations from 49.5 to 50.5 Hz are allowed. In practice, especially in autonomous installations, these fluctuations can be large. Since divider 3 counts a certain number of generator frequency 2 pulses to determine the time interval between its output pulses, when T changes, errors will occur, as a result of which the interval between its output pulses will not be equal to -. This shortage is eliminated by elements 6-10. The RS flip-flop 6 is triggered by the last output pulse of the distributor 4, and is reset by the output pulse of the synchronizer 1. Thus, the signal of the switched-on state of the RS flip-flop, arriving at the input of the element And 7 using signals from the generator 2, at the output And gives the number of pulses, equal to fj-t. Simultaneously with the launch, the three heras in the counter 8 are set before the specified number, i.e. the number adopted in the design, based on the equality of the network frequency of 50 Hz and the frequency of the generator 2, the accepted value. The same number is used by divider 3 to form its output pulses. The signal at the output of the counter 8 is equal to the difference between the specified number and the number of pulses at the output of the element 7. This digital difference converts the digital-to-analog converter 9 to analog form. This signal through the filter 10 is fed to the control input of the master oscillator 2 and acts on the master oscillator 2 to adjust its frequency so that the number of pulses of the oscillator 2 between the last pulse of the distributor 4 and the clock of the synchronizer 1 is equal to -. The last rain ranks the constant intervals between the pulses at the output of the distributor and the equality of the magnitude of r- when the frequency of the industrial network and fluctuations of the frequency of the oscillator 2 changes. Filter circuit 10 may be different compared to that shown in the drawing. In the prototype, when the frequency of the network varies by 2%, the inaccuracy of the phase of the pulses with a phase shift range of 180 ° will be 3.6. This value is unacceptable for high-power converters (rectifiers, inverters), since it leads to a significant deterioration of the current and voltage formulas. This increases installation and network losses. In the proposed device, the indicated inaccuracy is reduced to almost zero.