SU1149314A1

SU1149314A1 - Storage with error detection

Info

Publication number: SU1149314A1
Application number: SU833665671A
Authority: SU
Inventors: Геннадий Александрович Бородин
Original assignee: Московский Ордена Ленина И Ордена Октябрьской Революции Энергетический Институт
Priority date: 1983-11-24
Filing date: 1983-11-24
Publication date: 1985-04-07

Abstract

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ ОШИБОК, содержащее группы формирователей сигналов четности, группы формирователей контрольных сигналов по модулю три, блок сравнени , формирователи сигналов четности и накопитель , числовые входы которого соединены с одними из входов формирователей контрольных сигналов по модулю три первой группы и одними из входов формирователей сигналов четности первой группы, выходы которых подключен к входам первого формировател сигналов четности, выход которого соединен с первым контрольным входом накопител , один из числовых выходов которого подключены к одним из входов формирователей контрольных сигналов по модулю три второй группы и одним из входов формирователей сигналов четности второй группы, выходы которых соединены с входами второго формировател сигналов четности, причем одни из входов блока сравнени подключены соответственно к первому контрольному выходу накопител и к выходу второго формировател сигналов четности , выход блока сравнени вл етс контрольным выходом устройства, информационными входами и выходами которого вл ютс числовые входы и выходы накопител , отличающеес тем, что, с целью повышени точности контрол устройства, в него введены группы элементов ИЛИ-НЕ, группы элементов И с первой по четвертую, третий и четвертый формирователи сигналов четности, причем одни из входов элементов ИЛИ-НЕ первой и второй групп соединены соответственно с выходами формирователей контрольных сигналов по модулю три первой и второй групп, одни из входов элементов И первой группы вл ютс инверсными информационными входами устройства, другие входы элементов ИЛИ-НЕ первой группы и входы первой группы входов элементов И второй группы соединены с выходами формирователей сигналов четности первой группы , а выходы - соответственно с входами первой и второй групп входов третьего формировател сигналов четности, выход кото (Л рого подключен к второму контрольному входу накопител , входы второй группы входов элементов И второй группы соединены с выходами элементов И первой группы, входы первой группы входов элементов И четвертой группы и другие входы элементов ИЛИНЕ второй группы соединены с выходами формирователей сигналов четности второй группы, а выходы - соответственно с вхо дами первой и второй групп входов четвертого формировател сигналов четности, вхосо со ды второй группы входов элементов И четвертой группы подключены к выходам элементов И третьей группы,- одни из входов которых соединены с другими числовыми выходами накопител , другие входы блока сравнени соединены соответственно с вторым контрольным выходом накопител и с выходами четвертого формировател сигналов четности. 2. Устройство по п. 1, отличающеес тем, что в него введены группы элементов И с п той по двенадцатую, причем одни из входов элементов И п той группы и входы первой группы входов элементов И дев той группы соединены с числовыми входами накопител , входы элементов И седьмой1. ERROR DETECTING DEVICE, containing groups of parity signal conditioners, modulo three control signal generator groups, a comparison unit, parity signal conditioners, and a drive, whose numeric inputs are connected to one of the three moduli control signal generator inputs and one of the inputs of the shaper parity signals of the first group, the outputs of which are connected to the inputs of the first shaper parity signals, the output of which is connected to the first control input m storage device, one of the numerical outputs of which are connected to one of the inputs of control signal drivers modulo three second groups and one of the inputs of parity signal drivers of the second group, the outputs of which are connected to the inputs of the second shaper of parity signals, and one of the comparison block inputs are connected respectively to the first control output of the accumulator and to the output of the second generator of the parity signals, the output of the comparison unit is the control output of the device, the information inputs and The outputs of which are numerical inputs and outputs of the accumulator, characterized in that, in order to increase the accuracy of control of the device, the groups of elements OR-NOT, the groups of elements AND from the first to the fourth, third and fourth formers of parity signals are entered, and one of the inputs the OR-NOT elements of the first and second groups are connected respectively to the outputs of the pilot signals modulo three of the first and second groups, one of the inputs of the AND elements of the first group are inverse information inputs of the device, etc. The inputs of the OR-NOT elements of the first group and the inputs of the first group of inputs of the elements of the second group are connected to the outputs of the first group of shapers, and the outputs respectively to the inputs of the first and second groups of inputs of the third shaper of parity signals, the output of which is (left connected to the second the control input of the accumulator, the inputs of the second group of inputs of elements AND the second group are connected to the outputs of elements AND of the first group, the inputs of the first group of inputs of elements AND of the fourth group and other inputs of the elements ORINE second The second group is connected to the outputs of the parity signal generators of the second group, and the outputs, respectively, to the inputs of the first and second groups of inputs of the fourth generator of parity signals, the inputs from the second group of inputs of elements AND of the fourth group are connected to the outputs of elements AND of the third group, one of the inputs which are connected to other numerical outputs of the accumulator, other inputs of the comparison unit are connected respectively to the second control output of the accumulator and to the outputs of the fourth parity signal generator. 2. The device according to claim 1, characterized in that groups of elements I have been entered into it from the fifth to the twelfth, with one of the inputs of the elements of the And the fifth group and the inputs of the first group of inputs of the elements AND the ninth group are connected to the digital inputs of the accumulator, the inputs elements And the seventh

Description

и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов И п той группы соединены с входами элементов И одиннадцатой группы и входами второй группы входов элементов И дев той группы, выходы элементов И седьмой, дев той и одиннадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов третьего формировател сигналов четности, одни из входов элементов И шестой группы и входы первой груггпы входов элементов И дес той группы соединены с одними из числовых выходов накопител , выходы элементов И шестой группы подключены к входам элементов И двенадцатой группы и входам второй группы входов элементов И дес той группы, входы третьей группы входов элементов И дев той и дес той групп соединены соответственно с выходами формирователей контрольных сигналов по модулю три первой и второй групп, выходы элементов И восьмой, дес той и двенадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов четвертого формировател сигналов четности, входы третьей группы входов элементов И второй группы вл ютс инверсными информационными входами устройства , входы третьей группы входов элемента И четвертой группы подключены к другим числовым выходам накопител .and the eighth group are connected respectively to the outputs of the elements And the first group and the outputs of the elements And the third group, the outputs of the elements And the fifth group are connected to the inputs of the elements And the eleventh group and the inputs of the second group of inputs to the elements And the ninth group, the outputs of the elements And the seventh, ninth and the eleventh groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the third generator of parity signals, one of the inputs of the elements of the sixth group and the inputs of the first group of inputs of the elements of the tenth group of the connection Eny with one of the digital outputs of the drive, the outputs of the elements of the sixth group are connected to the inputs of the elements of the twelfth group and the inputs of the second group of inputs of the elements of the tenth group, the inputs of the third group of inputs of the elements of the ninth and tenth groups are connected respectively to the outputs of control signal drivers modulo three of the first and second groups, the outputs of the elements of the eighth, tenth and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth parity signal generator, ode third AND input group of AND gates of the second group are inverted data inputs of the device, the inputs of the third group elements and fourth group of inputs connected to the outputs of the other numerical accumulator.

3.Устройство по п. 1, отличающеес тем, что в него введены группы элементов ИЛИ и группы с п той по дес тую элементов И, причем одни из входов элементов И п той группы и элементов ИЛИ первой группы подключены к числовым входам накопител , а выходы - соответственно к одним из входов элементов И дев той группы и входам элементов И седьмой группы и к другим входам элементов И дев той группы, выходы элементов И седьмой и дев той групп соединены соответственно с входами третьей3. The device according to claim 1, characterized in that groups of OR elements and groups with the fifth to tenth AND elements are entered into it, and one of the inputs of AND elements of the fifth group and the OR elements of the first group are connected to the digital inputs of the accumulator, and outputs - respectively to one of the inputs of elements And the ninth group and the inputs of elements And the seventh group and to other inputs of elements And the ninth group, outputs of the elements And the seventh and ninth groups are connected respectively to the inputs of the third

и четвертой групп входов третьего формировател сигналов четности, одни из входов элементов И шестой группы и элементов ИЛИ второй группы подключены к числовым выходам накопител ,- а выходы - соответственно к одним из входов элементов И дес той группы и входам элементов И восьмой группы и к другим входам элементов И дес той группы, выходы элементов И восьмой и дес той групп соединены соответственно с входами третьей и четвертой групп входов четвертого формировател сигналов четности .and the fourth group of inputs of the third generator of parity signals, one of the inputs of the AND elements of the sixth group and the elements of OR of the second group are connected to the numerical outputs of the accumulator, and the outputs respectively to one of the inputs of the AND elements of the tenth group and the inputs of AND elements of the eighth group and others the inputs of the elements of the tenth group, the outputs of the elements of the eighth and tenth groups are connected respectively to the inputs of the third and fourth groups of inputs of the fourth parity signal generator.

4.Устройство по п. 1, отличающеес тем, что в него введены группы элементов ИЛИ и группы элементов И с п той по двенадцатую , причем одни из входов элементов ИЛИ первой группы и элементов И п той группы подключены к числовым входам накопител , одни из числовых выходов которого соединены с одними из входов элементов ИЛИ второй группы и элементов И шестой группы , входы элементов И седьмой и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов И п той группы соединены с входами первой группы входов элементов И одиннадцатой и дев той групп, входы второй группы входов элементов И дев той группы подключены к выходам элементов ИЛИ первой группы, выходы эле.ментов И седьмой, дев той и одиннадцатой групп соединены соответственно с входами третьей, четвертой и п той групп входов третьего формировател сигналов четности, выходы элементов И шестой группы подключены к входам первой группы входов элементов И дес той и двенадцатой групп, входы второй группы входов элементов И дес той группы соединены с выходами элементов ИЛИ второй группы, входы второй группы входов элементов И двенадцатой группы и входы третьей группы входов элементов И четвертой группы подключены к другим числовым выходам накопител , входы третьей группы входов эле.ментов И второй группы и входы второй группы входов элементов И одиннадцатой группы вл ютс инверсными информационными входами устройства, выходы элементов И восьмой, дес той и двенадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов четвертого формировател сигналов четности , входы третьей группы входов элементов И дев той и дес той групп соединены соответственно с числовыми входами и выходами накопител .4. The device according to claim 1, characterized in that groups of elements OR and groups of elements AND from the fifth to the twelfth are entered into it, one of the inputs of the elements of the OR of the first group and the elements of the AND of the group are connected to the numeric inputs of the accumulator, one of whose numerical outputs are connected to one of the inputs of the OR elements of the second group and the AND sixth group elements, the inputs of the AND elements of the seventh and eighth groups are connected respectively to the outputs of the AND elements of the first group and to the outputs of the AND elements of the third group, the outputs of the And fifth elements of the group Yen with the inputs of the first group of inputs of elements And the eleventh and ninth groups, the inputs of the second group of inputs of elements And the ninth group are connected to the outputs of the elements OR of the first group, the outputs of the elements of the seventh, ninth and eleventh groups are connected respectively to the inputs of the third, fourth and the fifth group of inputs of the third generator of parity signals, the outputs of the elements of the sixth group are connected to the inputs of the first group of inputs of the elements of the tenth and twelfth groups, the inputs of the second group of inputs of the elements of the tenth group are connected to the output The signals of the elements OR of the second group, the inputs of the second group of inputs of the elements And the twelfth group and the inputs of the third group of inputs of the elements AND of the fourth group are connected to other digital outputs of the accumulator, the inputs of the third group of inputs of the elements AND of the second group and the inputs of the second group of inputs of the elements AND the eleventh group of members The inverse information inputs of the device, the outputs of the elements of the eighth, tenth and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth signal generator in parity, the inputs of the third group of inputs of the elements of the Ninth and the tenth groups are connected respectively to the numerical inputs and outputs of the accumulator.

5. Устройство по п. 1, отличающеес тем, что в него введены группы элементов И с п той по двенадцатую и группы элементов ИЛИ, причем одни из входов элементов ИЛИ первой группы и элементов И п той группы соединены с числовыми входами накопител , одни из числовых выходов которого подключены к одним из входов элементов ИЛИ второй группы и элементов И шестой группы, одни из входов элементов И седьмой и восьмой групп соединены соответственно с выходами элементов И первой группы и с выхода.ми элементов И третьей группы , выходы элементов И п той группы подключены к другим входам элементов И седьмой группы, к входам элементов И одиннадцатой группы и к одним из входов элементов И дев той группы, другие входы которых соединены с выходами элементов ИЛИ первой группы, выходы элементов И седьмой, дев той и одиннадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов третьего формировател сигналов четности, выходы элементов И шестой группы соединены с входами элементов И двенадцатой группы, другими входами5. The device according to claim 1, characterized in that groups of elements AND from fifth to twelfth and groups of elements OR are entered into it, one of the inputs of the elements of OR of the first group and the elements of AND of the fifth group are connected to the numerical inputs of the accumulator, one of whose numerical outputs are connected to one of the inputs of the OR elements of the second group and the elements of the Sixth group, one of the inputs of the AND elements of the seventh and eighth groups are connected respectively to the outputs of the AND elements of the first group and from the outputs of the AND elements of the third group, the outputs of the elements And the fifth g Uspy are connected to other inputs of elements And the seventh group, to the inputs of elements And the eleventh group and to one of the inputs of the elements And the ninth group, the other inputs of which are connected to the outputs of the elements OR of the first group, the outputs of the elements And the seventh, ninth and eleventh groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the third generator of parity signals, the outputs of the elements And the sixth group are connected to the inputs of the elements And the twelfth group, other inputs

элементов И восьмой группы и одними из входов элементов И дес той группы, другие входы которых подключены к выходам элементов ИЛИ второй группы, выходы элементов И восьмой, дес той и двенадцатой групп соединены соответственно с входами третьей, четвертой и п той групп входов четвертого формировател сигналов четности .the elements of the eighth group and one of the inputs of the elements of the tenth group, the other inputs of which are connected to the outputs of the elements OR of the second group, the outputs of the elements of the eighth, tenth and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth shaper parity.

6.Устройство по п. 1, отличающеес тем, что адресные входы накопител соединены с другими входами формирователей сигналов четности первой и второй групп и формирователей контрольных сигналов по модулю три первой и второй групп, а другие входы элементов И первой и третьей групп вл ютс инверсными адресными входами устройства .6. The device according to claim 1, characterized in that the address inputs of the accumulator are connected to other inputs of the parity signal generators of the first and second groups and the control signal formers modulo three of the first and second groups, and the other inputs of the And elements of the first and third groups are inverse address inputs of the device.

7.Устройство по пп. 1, 2 и 6, отличающеес тем, что адресные входы накопител соединены с другими входами элементов И п той, шестой групп и входами четвертой7. The device according to paragraphs. 1, 2 and 6, characterized in that the address inputs of the accumulator are connected to other inputs of elements And the fifth, sixth groups and inputs of the fourth

группы входов элементов И дев той и дес той групп, а входы четвертой группы входов элементов И второй и четвертой групп вл ютс инверсными адресными входами устройства .the input groups of elements of both the ninth and tenth groups, and the inputs of the fourth group of inputs of the elements of the second and fourth groups are inverse address inputs of the device.

8.Устройство по пп. 1, 3, 5 и 6, отличающеес тем, что адресные входы накопител подключены к другим входам элементов ИЛИ первой и второй групп и другим входам элементов И п той и шестой групп.8. Device on PP. 1, 3, 5 and 6, characterized in that the address inputs of the accumulator are connected to other inputs of the elements OR of the first and second groups and to other inputs of the elements of the fifth and sixth groups.

9.Устройство по пп. 1, 4 и 6, отличающеес тем, что адресные входы накопител соединены с другими входами элементов ИЛИ первой и второй групп, с другими входами элементов И п той и шестой групп и входами четвертой группы входов элементов И дев той и дес той групп, а входы четвертой группы входов элементов И второй и четвертой групп и входы третьей группы входов элементов И одиннадцатой и двенадцатой групп вл ютс инверсными адресными входами устройства.9. The device according to paragraphs. 1, 4 and 6, characterized in that the address inputs of the accumulator are connected to other inputs of the elements of the first and second groups, with other inputs of the elements of the fifth and sixth groups and inputs of the fourth group of inputs of the elements of the ninth and tenth groups, and inputs The fourth group of inputs of the elements of the second and fourth groups and the inputs of the third group of inputs of the elements of the eleventh and twelfth groups are inverse address inputs of the device.

1one

Изобретение относитс к вычислительной технике, в частности к устройствам хранени , приема и передачи данных, выполненным на интегральных микросхемах.The invention relates to computing, in particular, to devices for storing, receiving and transmitting data made on integrated circuits.

Известно устройство с обнаружением ошибок, содержашее модульный накопитель и блоки обнаружени ошибок, в которых используетс модифицированный код Хэмминга 1.A device with error detection, a modular drive and error detection blocks using modified Hamming code 1, are known.

Недостатком этого устройства вл етс невозможность обнаруживать трехразр дные ошибки.A disadvantage of this device is the inability to detect three-bit errors.

Наиболее близким к изобретению вл етс запоминаюшее устройство с обнаружением ошибок, содержащее накопитель, выходы и входы которого соединены с входами и выходами регистра числа, блок контрол по четности и формирователи контрольного кода по модулю три 2.Closest to the invention is a memory device with error detection, containing a drive, the outputs and inputs of which are connected to the inputs and outputs of a number register, a parity check block and drivers of a control code mod three 2.

Недостатками известного устройства вл ютс низка точность контрол устройства вследствие невозможности обнаруживать двукратные, четырехкратные ошибки и ошибки в адресных цеп х, а также увеличение аппаратурных затрат и снижение быстродействи при применении модулей пам ти с разр дностью, большей четырех разр дов.The disadvantages of the known device are low accuracy of control of the device due to the inability to detect two-time, four-time errors and errors in the address circuits, as well as an increase in hardware costs and a decrease in performance when using memory modules with a maximum of four bits.

Целью изобретени вл етс повышениеточности контрол устройства, а также обеспечение возможности применени модулей пам ти с более высокой разр дностью.The aim of the invention is to improve the accuracy of monitoring the device, as well as to provide the possibility of using memory modules with higher resolution.

Поставленна цель достигаетс тем, что в запоминающее устройство с обнаружением ошибок, содержашее группы формирователей сигналов четности, группы формирователей контрольных сигналов по модулю три, блок сравнени , формирователи сигналов четности и накопитель, числовые входы которого соединены с одними из входов формирователей контрольных сигналов по модулю три первой группы и одними из входов формирователей сигналов четности первой группы, выходы которых подключены к входам первого формировател сигналов четности , выход которого соединен с первым контрольным входом накопител , одни из числовых выходов которого подключены к одним из входов формирователей контрольных сигналов по модулю три второй группы и одним из входов формирователей сигналов четности второй группы, выходы которых соединены с входами второго формировател сигналов четности, причем одни из входов блока сравнени подключены соответственно к первому контрольному выходу накопител и к выходу второго формировател сигналов четности, выход блока сравнени вл етс контрольным выходом устройства, информационными входами и выходами которого вл ютс числовые входы и выходы накопител , введены группы элементов ИЛИ-НЕ, группы элементов И с первой по четвертую, третий и четвертый формирователи сигналов четности, причем одни из входов элементов ИЛИ-НЕ первой и второй групп соединены соответственно с выходами формирователей контрольных сигналов по модулю три первой и второй групп, одни из входов элементов И первой группы вл ютс инверсными информационными входами устройства, другие входы элементов ИЛИНЕ первой группы и входы первой группы входов элементов И второй группы соединены с выходами формирователей сигналов четности первой группы, а выходы - соответственно с входами первой и второй групп входов третьего формировател сигналов четности , выход которого подключен к второму контрольному входу накопител , входы второй группы входов элементов И второй группы соединены с выходами элементов И первой группы, входы первой группы входов элементов И четвертой группы и другие входы элементов ИЛИ-НЕ второй группы сое , „ динены .с выходами формирователей сигналов четности второй группы, а выходы - соответственно с, входами первой и второй групп входов четвертого формировател сигналов четности, входы второй группы входов элементов И четвертой группы подключены к выходам элементов И третьей группы, одни из входов которых соединены с другими числовыми выходами накопител , другие входы блока сравнени соединены соответственно с вторым контрольным выходом накопител и с выходами четвертого формировател сигналов четности. В устройство введены группы элементов И с п той по двенадцатую, причем одни из входов элементов И п той группы и входы первой группы входов элементов И дев той группы соединены с числовыми входами накопител , входы элементов И седьмой и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов И п той группы соединены с входами элементов И одиннадцатой группы и входами второй группы входов элементов И дев той группы, выходы элементов И седьмой , дев той и одиннадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов . третьего формировател сигналов четности, одни из входов элементов И шестой группы и входы первой группы входов элементов И дес той группы соединены с одними из числовых выходов накопител , выходы элементов И шестой группы подключены к входам элементов И двенадцатой группы и входам второй группы входов элементов И дес той группы , входы третьей группы входов элементов И дев той и дес той групп соединены соответственно с выходами формирователей контрольных сигналов по модулю три первой и второй групп, выходы элементов И восьмой, дес той и двенадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов четвертого формировател сигналов четности, входы третьей группы входов элементов И второй группы вл ютс инверсными информационными входами устройства, входы третьей группы входов элементов И четвертой группы подключены к другим числовым выходам накопител . В устройство введены группы элементов ИЛИ и группы элементов И с п той по дес тую , причем одни из входов элементов И п той группы и элементов ИЛИ первой группы подключены к числовым входам накопител , а выходы - соответственно к одним из входов элементов И дев той группы и входам элементов И седьмой группы и к другим входам элементов И дев той группы, выходы элементов И седьмой и дев той групп соединены соответственно с входами третьей и четвертой групп входов третьего формировател сигналов четности, одни из входов элементов И шестой группы и элементов ИЛИ второй группы подключены к числовым выходам накопител , а выходы - соответственно к одним из входов элементов И дес той группы и входам элементов И восьмой группы и к другим входам элементов И дес той группы, выходы элементов И восьмой и дес той групп соединены соответственно с входами третьей и четвертой групп входов четвертого формировател сигналов четности. Кроме того, в устройство введены группы элементов ИЛИ и группы элементов И с п той по двенадцатую, причем одни из входов элементов ИЛИ первой группы и элементов И п той группы подключены к числовым входам накопител , одни из числовых выходов которого соединены с одними из входов элементов ИЛИ второй группы и элементов И шестой группы, входы элементов И седьмой и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов и п той группы соединены с входами первой группы входов элементов И одиннадцатой и дев той групп, входы второй группы входов элементов И дев той группы подключены к выходам элементов ИЛИ первой группы , выходы элементов И седьмой, дев той и одиннадцатой групп соединены соответственно с входами третьей, четвертой и п той групп входов третьего формировател сигналов четности, выходы элементов И шестой группы подключены к входам первой группы входов элементов И дес той и двенадцатой групп, входы второй группы входов элементов И дес той группы соединены с выходами элементов ИЛИ второй группы, входы второй группы входов элементов ИThe goal is achieved by the fact that a memory device with error detection, containing a group of parity signal conditioners, a group of three control signal generators, a comparison unit, a parity signal conditioners and a drive, whose numeric inputs are connected to one of the modulo control signals three. the first group and one of the inputs of the parity signal formers of the first group, the outputs of which are connected to the inputs of the first parity signal generator, the output of which It is connected to the first control input of the accumulator, one of the numerical outputs of which are connected to one of the inputs of control signal drivers modulo three second groups and one of the inputs of parity signal drivers of the second group, whose outputs are connected to the inputs of the second parity signal generator, and one of the inputs the comparator unit is connected respectively to the first control output of the accumulator and to the output of the second generator of parity signals, the output of the comparator unit is the control output facilities, informational inputs and outputs of which are numerical inputs and outputs of the storage unit, introduced groups of elements OR NOT, groups of elements AND from the first to fourth, third and fourth generators of parity signals, and one of the inputs of the elements OR-NOT of the first and second groups are connected respectively, with the outputs of the pilot signals modulo three of the first and second groups, one of the inputs of the elements And the first group are inverse information inputs of the device, the other inputs of the elements ORINE of the first group and the input The first group of inputs of elements And the second group are connected to the outputs of the parity signal generators of the first group, and the outputs, respectively, with the inputs of the first and second groups of inputs of the third parity signal generator, the output of which is connected to the second control input of the accumulator, and the second group connected to the outputs of the elements of the first group and the inputs of the first group of inputs of the elements of the fourth group and other inputs of the elements OR of the second group of the soybean, are connected to the outputs of the drivers with the parity signals of the second group, and the outputs, respectively, with the inputs of the first and second groups of inputs of the fourth generator of the parity signals, the inputs of the second group of inputs of the elements of the fourth group are connected to the outputs of the elements of the third group, some of the inputs of which are connected to other digital outputs of the accumulator, others the inputs of the comparison unit are connected respectively to the second control output of the accumulator and to the outputs of the fourth parity signal generator. The groups of elements I from five to twelfths are entered into the device, with one of the inputs of elements of the fifth group and the inputs of the first group of inputs of elements of the ninth group are connected to the digital inputs of the accumulator, the inputs of elements of the seventh and eighth groups are connected respectively to the outputs of the elements of The first group and the outputs of the elements And the third group, the outputs of the elements And the fifth group are connected to the inputs of the elements And the eleventh group and the inputs of the second group of inputs to the elements And the ninth group, the outputs of the elements And the seventh, ninth and one tsata groups respectively connected to the inputs of the third, fourth and fifth groups of inputs. The third generator of parity signals, one of the inputs of the elements of the sixth group and the inputs of the first group of inputs of the elements of the tenth group are connected to one of the digital outputs of the accumulator, the outputs of the elements of the sixth group are connected to the inputs of the elements of the twelfth group and inputs of the second group of inputs of the elements of ten of the group, the inputs of the third group of inputs of the elements of the ninth and tenth groups are connected respectively to the outputs of the pilot signals modulo three of the first and second groups, the outputs of the elements of the eighth, tenth th and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth parity signal generator, the inputs of the third group of inputs of the elements And the second group are inverse information inputs of the device, the inputs of the third group of inputs of the elements of the fourth group are connected to other numeric outputs of the accumulator . Groups of elements OR and groups of elements AND from the fifth to the tenth are entered into the device, moreover, one of the inputs of the elements of AND five of the group and the elements of OR of the first group are connected to the numerical inputs of the storage device, and the outputs are respectively to one of the inputs of the elements AND of the ninth group and the inputs of the elements of the seventh group and to the other inputs of the elements of the ninth group, the outputs of the elements of the seventh and ninth groups are connected respectively to the inputs of the third and fourth groups of inputs of the third parity signal generator, one of the inputs of the elements of the sixth g groups and elements OR of the second group are connected to the digital outputs of the accumulator, and the outputs are respectively to one of the inputs of the elements of the tenth group and the inputs of the elements of the eighth group and to other inputs of the elements of the tenth group, the outputs of the elements of the eighth and tenth groups are connected respectively, with the inputs of the third and fourth groups of inputs of the fourth parity signal generator. In addition, groups of elements OR and groups of elements AND from fifth to twelfth are entered into the device, with one of the inputs of the elements of OR of the first group and elements of AND of the fifth group connected to the digital inputs of the storage device, one of the numerical outputs of which are connected to one of the inputs of the elements OR of the second group and elements of the sixth group, the inputs of the elements of the seventh and eighth groups are connected respectively to the outputs of the elements of the first group and to the outputs of the elements of the third group, the outputs of the elements and the fifth group are connected to the inputs of the first g The groups of inputs of elements of the eleventh and ninth groups, the inputs of the second group of inputs of elements of the ninth group are connected to the outputs of elements OR of the first group, the outputs of elements of the seventh, ninth and eleventh groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the third the parity signal generator, the outputs of the elements of the sixth group are connected to the inputs of the first group of inputs of the elements of the tenth and twelfth groups, the inputs of the second group of inputs of the elements of the tenth group are connected to the outputs of the elements OR the second group, the inputs of the second group of inputs of elements And

двенадцатой группы и входы третьей группы входов элементов И четвертой группы подключены к другим числовым выходам накопител , входы третьей группы входов элементов И второй группы и входы второй группы входов элементов И одиннадцатой группы вл ютс инверсными входами устройства , выходы элементов И восьмой, дес той и двенадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов четвертого формировател сигналов четности, входы третьей группы входов элементов И дев той и дес той групп соединены соответственно с числовыми входами и выходами накопител .the twelfth group and the inputs of the third group of inputs of the elements And the fourth group are connected to other digital outputs of the accumulator, the inputs of the third group of inputs of the elements And the second group and the inputs of the second group of inputs of the elements And the eleventh group are inverse inputs of the device, the outputs of the elements And the eighth, tenth and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth generator of parity signals, the inputs of the third group of inputs of elements And the ninth and tenth groups are connected respectively etstvenno with numerical inputs and outputs of the drive.

При этом в устройство введены группы элементов И с п той по двенадцатую и группы элементов ИЛИ, причем одни из входов элементов ИЛИ первой группы и элементов И п той группы соединены с числовыми входами накопител , одни из числовых выходов которого подключены к одним из входов элементов ИЛИ второй группы и элементов И шестой группы, одни из входов элементов И седьмой и восьмой групп соединены соответственно с выходами элементов И первой группы и с выходами элементов И третьей группы, выходы элементов И п той группы подключены к другим входам элементов И седьмой группы, к входам элементов И одиннадцатой группы и к одним из входов элементов И дев той группы , другие входы которых соединены с выходами элементов ИЛИ первой группы, выходы элементов И седьмой, дев той и одиннадцатой групп подключены соответственно к входам третьей, четвертой и п той групп входов третьего формировател сигналов четности выходы элементов И шестой группы соединены с входами элементов И двенадцатой группы, другими входами элементов И восьмой группы и одними из входов элементов И дес той группы, другие входы которых подключены к выходам элементов ИЛИ второй группы, выходы элементов И восьмой дес той и двенадцатой групп соединены соответственно с входами третьей, четвертой и п той групп входов четвертого формировател сигналов четности.At the same time, groups of AND elements from the fifth to the twelfth and groups of OR elements are entered into the device, with one of the inputs of the OR elements of the first group and the AND elements of the fifth group are connected to the digital inputs of the storage device, one of the numerical outputs of which are connected to one of the inputs of the OR elements the second group and elements of the sixth group, one of the inputs of the elements of the seventh and eighth groups are connected respectively to the outputs of the elements of the first group and to the outputs of the elements of the third group, the outputs of the elements of the fifth group are connected to others the moves of the elements And the seventh group, to the inputs of the elements And the eleventh group and to one of the inputs of the elements AND the ninth group, the other inputs of which are connected to the outputs of the elements OR of the first group, the outputs of the elements And the seventh, ninth and eleventh groups are connected respectively to the inputs of the third, the fourth and fifth groups of inputs of the third generator of parity signals, the outputs of the elements And the sixth group are connected to the inputs of the elements And the twelfth group, other inputs of the elements And the eighth group and one of the inputs of the elements And the tenth group ppy, other inputs of which are connected to the outputs of the OR elements of the second group of elements and outputs the eighth tenth and twelfth groups are respectively connected to the inputs of the third, fourth and fifth input groups shaper fourth parity signals.

Адресные входы накопител соединены с другими входами формирователей сигналов четности первой и второй групп и. формирователей контрольных сигналов по модулю три первой и второй групп, а другие входы элементов И первой и третьей групп вл ютс инверсными адресными входами устройства .The address inputs of the accumulator are connected to other inputs of the parity signal generators of the first and second groups and. modulators of pilot signals modulo three of the first and second groups, and the other inputs of the elements of the first and third groups are inverse address inputs of the device.

Адресные входы накопител соединены с другими входами элементов И п той, шестой групп и входами четвертой группы входов элементов И дев той и дес той групп, а входы четвертой группы входов элементов И второй и четвертой групп вл ютс инверсными адресными входами устройства.The address inputs of the accumulator are connected to other inputs of the elements of the fifth, sixth group and the inputs of the fourth group of inputs of the elements of the ninth and tenth groups, and the inputs of the fourth group of inputs of the elements of the second and fourth groups are inverse address inputs of the device.

Кроме того, адресные входы накопител подключены к другим входам элементов ИЛИ первой и второй групп и другим входам элементов И п той и шестой групп.In addition, the address inputs of the drive are connected to other inputs of the elements OR of the first and second groups and other inputs of the elements of the fifth and sixth groups.

Адресные входы накопител соединены с другими входами элементов ИЛИ первой и второй групп, с другими входами элементов И п той и шестой групп и входами четвертой группы входов элементов И дев той и дес той групп, а входы четвертой группы вхо0 дов элементов И второй и четвертой групп и входы третьей группы входов элементов И одиннадцатой и двенадцатой групп вл ютс инверсными адресными входами устройства .Address inputs of the accumulator are connected to other inputs of the OR elements of the first and second groups, with other inputs of the elements of the fifth and sixth groups and inputs of the fourth group of inputs of the elements of the ninth and tenth groups, and inputs of the fourth group of inputs of the elements of the second and fourth groups and the inputs of the third group of inputs of the elements And the eleventh and twelfth groups are inverse address inputs of the device.

5five

На фиг. 1 приведена функциональна схема предлагаемого устройства дл примера выполнени накопител на четырехразр дных модул х пам ти; на фиг. 2-5 - функциональные схемы устройства дл случаев FIG. 1 shows a functional diagram of the device according to the invention for an embodiment of a storage device on four-bit memory modules; in fig. 2-5 are functional diagrams of the device for cases

0 выполнени накопител на п ти- восьмиразр дных модул х пам ти соответственно; на фиг. 6 - принцип распределени на группы числовых входов и выходов и адресных входов накопител ; на фиг. 7-11 - примеры подключени одной группы числовых вхо5 дов накопител к формировател м, элементам И, ИЛИ-НЕ и ИЛИ групп дл четырехвосьмиразр дных модулей пам ти соответственно .0 performance of the drive on five-eight-bit memory modules, respectively; in fig. 6 shows the principle of distribution into groups of numerical inputs and outputs and address inputs of the accumulator; in fig. 7-11 are examples of connecting one group of numerical inputs of the accumulator to the formers, elements of AND, OR-NOT, and OR groups for four-eight memory modules, respectively.

Устройство содержит (фиг. 1) накопи0 тель 1, выполненный на четырехразр дных модул х 2 пам ти, с адресными 3, управл ющими 4 и 5 и числовыми 6 входами, первую группу формирователей 7 сигналов четности, первую группу формирователей 8 контрольных сигналов по модулю три, первую группу The device contains (Fig. 1) accumulator 1, made on four-bit memory modules 2, with address 3, control 4 and 5 and numeric 6 inputs, the first group of drivers of parity 7, the first group of drivers of control signals 8 modulo three, the first group

5 элементов И 9, первую группу элементов ИЛИ-НЕ 10, вторую группу элементов И 11, первый 12 и второй 13 формирователи сигналов четности. На фиг. I обозначены контрольные входы 14 и числовые выходы 15 накопител 1.5 elements And 9, the first group of elements OR-NOT 10, the second group of elements And 11, the first 12 and the second 13 formers of parity signals. FIG. I marked the control inputs 14 and the numerical outputs 15 of the drive 1.

00

Устройство содержит также вторую группу формирователей 16 сигналов четности, вторую группу формирователей 17 контрольных сигналов по модулю три, третью группу элементов И 18, вторую группу элементов The device also contains the second group of drivers of parity 16 signals, the second group of drivers of control signals 17 modulo three, the third group of elements And 18, the second group of elements

5 ИЛИ-НЕ 19, вторую группу элементов И 20, третий 21 и четвертый 22 формирователи сигналов четности, блок 23 сравнени . На фиг. 1 обозначены также контрольные выходы 24 накопител 1 и контрольный выход 25 устройства.5 OR-NOT 19, the second group of elements AND 20, the third 21 and the fourth 22 parity signal drivers, block 23 of the comparison. FIG. 1 also indicates the control outputs 24 of the accumulator 1 and the control output 25 of the device.

00

В случае выполнени накопител 1 на п тиразр дных модул х 2 пам ти устройство содержит также (фиг. 2) группы элементов И 26-33 с п той по двенадцатую.In the case of accumulator 1 in five-bit memory modules 2, the device also contains (FIG. 2) groups of elements AND 26-33 from fifth to twelfth.

В случае выполнени накопител 1 на In the case of drive 1 on

5 шестиразр дных модул х 2 пам ти устройство содержит также (фиг. 3) группы элементов И 26-31 с п той по дес тую, первую 34 и вторую 35 группы элементов ИЛИ.5, a six-bit memory module 2, the device also contains (FIG. 3) groups of elements AND 26-31 with five fifth, first 34 and second 35 groups of OR elements.

В случа х выполнени накопител 1 на семиразр дных (фиг. 4) и восьмиразр дных (фиг. 5) модул х 2 пам ти устройство содержит также группы элементов И с п той по двенадцатую, первую 34 и вторую 35 группы элементов ИЛИ.In the case of the accumulator 1 on the seven-bit (Fig. 4) and eight-bit (Fig. 5) memory modules 2, the device also contains groups of elements five through five, first 34 and second 35 groups of OR elements.

На фиг. 6 показан пример распределени числовых 6 или адресных 3 входов, или числовых выходов 15 накопител 1 на группы по К (где К 4-8) разр дов в группе таким образом, что образуетс М групп входов 6 (или выходов 15 (где М - число модулей 2 пам ти в накопителе 1) и Р (где Р - целое число) групп адресных входов 3.FIG. 6 shows an example of the distribution of numeric 6 or address 3 inputs, or numerical outputs 15 of accumulator 1 into groups of K (where K is 4-8) bits in the group in such a way that M groups of inputs 6 are formed (or outputs 15 (where M is the number modules 2 memory in drive 1) and P (where P is an integer) groups of address inputs 3.

На фиг. 7-11 обозначены одни из формирователей 7i, 8i групп, элементы И 91, Hi, 26i, 30i, 28i, 32i элементы ИЛИ 34i и элементы ИЛИ-НЕ lOi, подключаемые к одной группе К-входов, например 6, дл случаев выполнени накопител 1 на четырехразр дных (фиг. 7), п тиразр дных (фиг. 8) шестирахр дных (фиг. 9), семиразр дных (фиг. 10) и восьмиразр дных (фиг. И) модул х 2 пам ти.FIG. 7-11 denote one of the formers 7i, 8i groups, AND 91, Hi, 26i, 30i, 28i, 32i elements OR 34i elements and OR-NOT lOi elements connected to one group of K-inputs, for example, 6, for cases of accumulating 1 on four-bit (Fig. 7), five-bit (Fig. 8) six-hex (Fig. 9), seven-bit (Fig. 10) and eight-bit (Fig. I) memory modules 2.

Устройство работает следующим образомThe device works as follows

Работу устройства рассмотрим на примере выполнени накопител 1 на четырехразр дных модул х 2 пам ти (фиг. 1).The operation of the device will be considered on the example of the execution of accumulator 1 on four-bit memory modules 2 (Fig. 1).

В режиме записи по Входам 3,поступают коды адресов чисел, подлежащих записи в очередном цикле записи. На входе 4 устанавливаетс потенциал разрещени записи, а по входам 6 поступают коды чисел, которые должны быть записаны по данному адресу . Коды чисел поступают также на входы формирователей 7 и 8, а на входы элементов И 9 поступают инверсные значени этих же кодов чисел. Кажда группа из четырех разр дов кода числа поступает на соответствующие формирователи 7i и 8i (фиг. 7). Причем на формирователь 7i поступают все разр ды числа из данной группы , а на формирователи 8 разр ды числа поступают следующим образом: все разр ды с нечетными номерами поступают на входы формировател 8 с весом один, а все четные разр ды числа - на вход формировател с весом два. В элементах И 9 инверсные значени кодов чисел обрабатываютс попарно: первый разр д совместно с вторым , третий - с четвертым. В этом заключаетс первый этап выработки значений контрольных разр дов. Сформированные в формировател х 7 дл каждой группы из К-входов отдельно сигналы (логическа «1, если количество единиц нечетно) поступают на формирователь 12, который вырабатывает значение первого контрольного разр да (правый столбец в табл. 1).In the recording mode by Inputs 3, the codes of the addresses of the numbers to be written in the next write cycle are received. Input resolution 4 sets the recording resolution potential, and input 6 receives the codes of numbers that must be written to this address. The codes of the numbers also arrive at the inputs of the formers 7 and 8, and the inputs of the elements of AND 9 receive the inverse values of the same codes of numbers. Each group of four bits of the number code is fed to the corresponding drivers 7i and 8i (Fig. 7). Moreover, all bits of a number from a given group arrive at the shaper 7i, and bits of a number arrive at the shaper 8 as follows: all bits with odd numbers are fed to the shaper 8 inputs with a weight of one, and all even bits of the number are fed to the shaper weighing two. In the elements of AND 9, the inverse values of the codes of numbers are processed in pairs: the first bit is combined with the second, the third with the fourth. This is the first stage in the generation of test bit values. For each group of K-inputs, the signals (logical "1 if the number of units is odd) are formed in the driver 7 for the driver 12, which generates the value of the first check bit (right column in Table 1).

Значени второго контрольного разр да образуютс из следующих сигналов, с элемента ИЛИ-НЕ 10 поступают сигналы в соответствии с третьей колонкой табл. 1, т.е. единица в этом разр де будет в том случае , если число единиц в коде числа равно О или четырем. Это получаетс в результате совместного воздействи формирователей 7 и 8. Кроме того, на формирователь 21 поступает сигнал с двух элементов И 11 который позвол ет записать единицу во второй разр д контрольного кода при количестве единиц в коде числа, равном единице. В результате коды чисел, имеющие различное количество единиц, имеют различный контрольный код (исключение: код О равен коду четырех. Это означает, что отказ при переходе из комбинации 0000 в комбинацию 1111 и обратно не обнаруживаетс ), а переход кодов чисел, имеющих одинаковое количество единиц, друг в друга невозможен при однонаправленных отказах. Работа устройства при К 5-8 аналогична описанной за исключением того, что в формировании второго контрольного разр да участвуют элементы И других групп, поскольку количество групп кодов числа, имеющих одинаковое количество единиц, больше.The values of the second check bit are formed from the following signals, signals from the element OR-NOT 10 are received in accordance with the third column of the table. 1, i.e. the unit in this category will be if the number of ones in the code of the number is O or four. This is obtained as a result of the joint action of the formers 7 and 8. In addition, the shaper 21 receives a signal from two elements 11 which allow writing the unit to the second digit of the control code with the number of ones in the number code equal to one. As a result, codes of numbers having a different number of ones have a different control code (exception: code O is equal to code four. This means that failure is not detected when switching from combination 0000 to combination 1111 and back), and switching of codes of numbers having the same number units, each other is impossible with unidirectional failures. The operation of the device at K 5-8 is similar to that described, except that the elements of the other groups participate in the formation of the second check digit, since the number of code groups of the number having the same number of ones is greater.

После задержки, необходимой дл формировани значений контрольных разр дов, на вход 5 подают сигнал обращени и производитс запись числа и его двухразр дного контрольного кода в информационные и контрольные разр ды накопител 1 по входам 6 и 14.After the delay necessary to form the values of the check bits, the input 5 is given a reversal signal and the number and its two-bit control code are recorded into the information and check bits of the accumulator 1 via the inputs 6 and 14.

В режимесчитывани по входам 3 поступают коды адресов чисел, на входе 4 устанавливаетс потенциал разрещени считывани , по входу 5 поступает сигнал обращени , длительность которого должна быть достаточной дл считывани чисел и образовани значений контрольных сигналов.The read-out mode of the inputs 3 receives the codes of the addresses of the numbers, input potential 4 sets the read resolution potential, and input 5 receives a conversion signal, the duration of which should be sufficient to read the numbers and form the values of the control signals.

При считывании формирование значений контрольных сигналов в формировател х 13, 16, 17 и 22, элементах И 18 и 20 и элементах ИЛИ-НЕ 19 происходит аналогично описанному формированию контрольных сигналов при записи. Сформированные из считанной с выходов 15 информации контрольные сигналы поступают с выходов формирователей 13 и 22 на одни из входов блока 23, в котором они сравниваютс с контрольными сигналами, считанными с выходов 24 накопител 1. После задержки, необходимой дл сравнени этих контрольных кодов, на выходе 25 по витс сигнал совпадени (при отсутствии ощибок) или несовпадени (при наличии ощибки).When reading, the formation of the values of the control signals in the imagers 13, 16, 17 and 22, the elements of AND 18 and 20, and the elements of OR-HE 19 is similar to the described formation of the control signals during recording. The control signals generated from the information read from the outputs 15 are fed from the outputs of the formers 13 and 22 to one of the inputs of the block 23, in which they are compared with the control signals read from the outputs 24 of the accumulator 1. After the delay necessary to compare these control codes, the output 25 shows the match signal (in the absence of a fault) or a mismatch (in the presence of a fault).

Формирование контрольных сигналов дл п ти- восьмиразр дных модулей 2 пам ти выполн етс аналогично описанному в соответствии с фиг. 8-11 и табл. 2-5 соответственно . Табл. 1-2 по сн ют принцип кодировани и дл чисел, имеющих одинаковое количество единиц в коде. Так, в первой колонке указываетс количество единиц в соответствую щей К-разр дной группе входов 6, например, втора колонка показывает значени контрольных сигналов дл соответствующего количества единиц после воздействи формировател 7. В третьей колонке указаны значени кодов после воздействи формировател 8, в четвертой колонке представлен итоговый контрольный код, который получаетс на выходах элементов ИЛИ-НЕ 10 и элементов И 11.The generation of control signals for five eight-bit memory modules 2 is carried out similarly to that described in accordance with FIG. 8-11 and table. 2-5, respectively. Tab. 1-2, the coding principle is also explained for numbers having the same number of ones in the code. Thus, the first column indicates the number of units in the corresponding K-bit group of inputs 6, for example, the second column shows the values of the control signals for the corresponding number of units after the influence of the former 7. In the third column, the values of the codes after the influence of the former 8 are indicated, in the fourth column a final control code is presented, which is obtained at the outputs of the elements OR NOT 10 and elements 11.

Формирование контрольных сигналов в адресных цеп х выполн етс аналогично описанному .The generation of control signals in the address chains is performed in the same way as described.

Если накопитель 1 организован на модул х 2 различной разр дности, например четыре и восемь, то можно обеспечить различную степень защиты старщих (в четырехразр дных модул х 2) и младщих (в восьми разр дных модул х 2) разр дов кода числа от отказов. Количество модулей 2 той и другой разр дности определ етс из требований к достоверности хранени информации. Поскольку в случае четырехразр дных модулей 2 обеспечиваетс обнаружение больщего количества ошибок, то этим может быть обеспечена лучща защита значений старших разр дов хранимых чисел.If drive 1 is organized in modules of different sizes, for example four and eight, then it is possible to provide different degrees of protection for the older (in four-bit modules 2) and younger (in eight-bit modules 2) bits of the number code from failures. The number of modules 2 of one and another size is determined from the requirements for the reliability of information storage. Since, in the case of four-bit modules 2, a greater number of errors are detected, this can provide better protection for the values of the higher bits of the stored numbers.

Таким образом, дл четырехразр дных модулей 2 в предлагаемом устройстве обнаруживаютс все ошибки кратностью один- три разр да и не обнаруживаютс четырехкратные ошибки (табл. 1), процент обнаруживаемых ошибок (при учете только однонаправленных ошибок) равен 93,7%, когда как в известном устройстве также не обнаруживаетс четырехразр дна ошибка, и, кроме того, не обнаруживаетс около 33% двукратных ошибок, т.е. обнаруживаетс только 70% ошибок.Thus, for four-bit modules 2, the proposed device detects all errors with a multiplicity of one to three bits and does not detect four-fold errors (Table 1), the percentage of errors detected (taking into account only unidirectional errors) is 93.7%, The known device also does not detect a four-bit bottom error, and, in addition, about 33% of the two-fold errors are not detected, i.e. only 70% of errors are detected.

Технико-экономическое преимущество предлагаемого устройства заключаетс в более высокой точности контрол по сравнению с известным.The technical and economic advantage of the device proposed is a higher accuracy of control compared to the known one.

Фиг.11

леиlei

ПРETC

пP

J.J.

PJPJ

LJ IXT:LJ IXT:

фуг.fug.

Фиг.FIG.

тт гtt g

Г5G5

пыpy

и and

19 L19 L

Lofi °1ЙРLofi ° 1IR

Р№R№

JJJj

LdLd

Cpuz.SCpuz.S

ФигЛFy

кггkgg

К21K21

Фиг. 10FIG. ten

Claims

1. A MEMORY DEVICE with ERROR DETECTION, containing groups of parity signal generators, groups of control signal generators modulo three, a comparison unit, parity signal generators and a drive, the numerical inputs of which are connected to one of the inputs of control signal generators modulo three of the first group and one of the inputs of the first parity signal conditioners, the outputs of which are connected to the inputs of the first parity signal generator, the output of which is connected to the first control input an amplifier, one of the digital outputs of which are connected to one of the inputs of the drivers of the control signals modulo three of the second group and one of the inputs of the drivers of the parity signals of the second group, the outputs of which are connected to the inputs of the second driver of the parity signals, and one of the inputs of the comparison unit are connected respectively to the first control output of the drive and to the output of the second driver of the parity signals, the output of the comparison unit is the control output of the device, information inputs and outputs of which the numerical inputs and outputs of the drive, characterized in that, in order to improve the accuracy of control of the device, it introduced groups of elements OR NOT, groups of elements And from first to fourth, third and fourth shapers of parity, and one of the inputs of the elements OR-HE of the first and second groups are connected respectively to the outputs of the control signal generators modulo three of the first and second groups, one of the inputs of the elements And of the first group are inverse information inputs of the device, other inputs of the element OR-HE of the first group and the inputs of the first group of inputs of elements AND of the second group are connected to the outputs of the shapers of the parity signals of the first group, and the outputs, respectively, with the inputs of the first and second groups of inputs of the third shaper of the parity signals, the output of which is connected to the second control input drive, the inputs of the second group of inputs of the elements And the second group are connected to the outputs of the elements And the first group, the inputs of the first group of inputs of the elements And the fourth group and other inputs of the elements OR the second group are connected to the output by the generators of the parity signals of the second group, and the outputs, respectively, with the inputs of the first and second groups of inputs of the fourth shaper of the parity signals, the inputs of the second group of inputs of the elements of the fourth group are connected to the outputs of the elements of the third group, one of whose inputs are connected to other numerical outputs of the drive , other inputs of the comparison unit are connected respectively with the second control output of the drive and with the outputs of the fourth driver of the parity signals.

2. The device according to π. 1, characterized in that the groups of elements And from the fifth to the twelfth are introduced into it, moreover, one of the inputs of the elements of the fifth group and the inputs of the first group of inputs of the elements of the ninth group are connected to the digital inputs of the drive, the inputs of the elements of the seventh and eighth groups are connected respectively to the outputs of the elements And the first group and the outputs of the elements And the third group, the outputs of the elements And the fifth group are connected to the inputs of the elements And the eleventh group and the inputs of the second group of the inputs of the elements And the ninth group, the outputs of the elements And the seventh, de of the ninth and eleventh groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the third driver of the parity signals, one of the inputs of the elements of the sixth group and the inputs of the first group of inputs of the elements of the tenth group are connected to one of the numerical outputs of the drive, the outputs of the elements of the sixth group are connected to the inputs of the elements And the twelfth group and the inputs of the second group of the inputs of the elements And the tenth group, the inputs of the third group of the inputs of the elements of the ninth and tenth groups are connected respectively to the outputs of the The control signal generators are modulo three first and second groups, the outputs of the AND elements of the eighth, tenth and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth driver of the parity signals, the inputs of the third group of inputs of the elements And the second group are inverse information inputs of the device, the inputs of the third group of inputs of the AND element of the fourth group are connected to other numerical outputs of the drive.

3. The device according to π. 1, characterized in that groups of OR elements and groups from fifth to tenth elements of AND are introduced into it, moreover, one of the inputs of elements of the fifth group and elements of OR of the first group are connected to the numerical inputs of the drive, and the outputs, respectively, to one of the inputs of the elements AND the ninth group and the inputs of the elements And the seventh group and to the other inputs of the elements And the ninth group, the outputs of the elements And the seventh and ninth groups are connected respectively to the inputs of the third and fourth groups of inputs of the third driver of the parity signals, one of the inputs of the nts AND of the sixth group and OR elements of the second group are connected to the numerical outputs of the drive, and the outputs are, respectively, to one of the inputs of the elements AND of the tenth group and the inputs of the elements AND of the eighth group and to the other inputs of the elements AND of the tenth group, the outputs of the elements AND of the eighth and tenth groups connected respectively to the inputs of the third and fourth groups of inputs of the fourth driver of the parity signals.

4. The device according to π. 1, characterized in that the group of OR elements and the group of AND elements from the fifth to the twelfth are introduced into it, moreover, one of the inputs of the OR elements of the first group and the elements of the And fifth group are connected to the digital inputs of the drive, one of the digital outputs of which are connected to one of the inputs of the OR elements of the second group and the AND elements of the sixth group, the inputs of the AND elements of the seventh and eighth groups are connected respectively to the outputs of the AND elements of the first group and to the outputs of the AND elements of the third group, the outputs of the AND elements of the fifth group are connected to the inputs of the the group of inputs of the elements AND of the eleventh and ninth groups, the inputs of the second group of the inputs of the elements of the AND ninth group are connected to the outputs of the OR elements of the first group, the outputs of the elements of the seventh, ninth and eleventh groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the third driver of the parity signals, the outputs of the AND elements of the sixth group are connected to the inputs of the first group of inputs of the AND elements of the tenth and twelfth groups, the inputs of the second group of inputs of the AND elements of the tenth group are connected to the outputs of the OR elements in of the second group, the inputs of the second group of inputs of the elements AND of the twelfth group and the inputs of the third group of the inputs of the elements of the fourth group are connected to other numerical outputs of the drive, the inputs of the third group of the inputs of the elements of the second group and the inputs of the second group of the inputs of the elements of the eleventh group are inverse information inputs of the device, the outputs of the elements And the eighth, tenth and twelfth groups are connected respectively to the inputs of the third, fourth and fifth groups of inputs of the fourth driver of the parity signals, the third inputs input group of AND-ninth and tenth groups connected respectively with numerical inputs and drive outputs.

5. The device according to π. 1, characterized in that groups of AND elements from the fifth to twelfth and groups of OR elements are introduced into it, moreover, one of the inputs of the OR elements of the first group and the elements of AND the fifth group are connected to the digital inputs of the drive, one of the digital outputs of which are connected to one of the inputs OR elements of the second group and AND elements of the sixth group, one of the inputs of the AND elements of the seventh and eighth groups are connected respectively to the outputs of the AND elements of the first group and to the outputs of the AND elements of the third group, the outputs of the AND elements of the fifth group are connected to the inputs of the AND elements of the seventh group, to the inputs of the AND elements of the eleventh group and to one of the inputs of the AND elements of the ninth group, the other inputs of which are connected to the outputs of the OR elements of the first group, the outputs of the elements of the And seventh, ninth and eleventh groups are connected respectively to the inputs of the third, fourth and the fifth groups of inputs of the third driver of the parity signals, the outputs of the elements AND of the sixth group are connected to the inputs of the elements AND of the twelfth group, the other inputs of the elements AND of the eighth group and one of the inputs of the elements And the tenth uppy, other inputs of which are connected to the outputs of the OR elements of the second group of elements and outputs the eighth, tenth and twelfth groups are respectively connected to the inputs of the third, fourth and fifth groups of inputs of the fourth parity signal generator.

6. The device according to π. 1, characterized in that the address inputs of the drive are connected to other inputs of the first and second groups of signal shapers and control signal shapers modulo three of the first and second groups, and the other inputs of the elements of the first and third groups are inverse address inputs of the device.

7. The device according to paragraphs. 1, 2 and 6, characterized in that the address inputs of the drive are connected to other inputs of the elements And the fifth, sixth groups and the inputs of the fourth group of inputs of the elements And the ninth and tenth groups, and the inputs of the fourth group of inputs of the elements And the second and fourth groups are inverse address inputs devices.

8. The device according to paragraphs. 1, 3, 5 and 6, characterized in that the address inputs of the drive are connected to other inputs of the OR elements of the first and second groups and other inputs of the AND elements of the fifth and sixth groups.

9. The device according to paragraphs. 1, 4 and 6, characterized in that the address inputs of the drive are connected to other inputs of the OR elements of the first and second groups, with other inputs of the elements of the fifth and sixth groups and the inputs of the fourth group of inputs of the elements of the ninth and tenth groups, and the inputs of the fourth group of inputs The elements of the second and fourth groups and the inputs of the third group of inputs of the elements of the eleventh and twelfth groups are inverse address inputs of the device.