SU1141415A1

SU1141415A1 - Signature analyser

Info

Publication number: SU1141415A1
Application number: SU813358233A
Authority: SU
Inventors: Годердзи Гивиевич Мерквилишвили; Зураб Амиранович Бериашвили; Нугзар Николаевич Чачхиани; Анатолий Николаевич Охотник
Priority date: 1981-11-25
Filing date: 1981-11-25
Publication date: 1985-02-23

Abstract

СИГНАТУРНЫЙ АНАЛИЗАТОР, содержавший сумматор по модулю два, выход которого соединен с информационным входом регистра сдвига, выходы которого соединены с группой входов блока индикации, информационный вход сумматора по модулю два вл етс информационным входом анализатора, а группа входов сумматора по модулю два соединена с соответствующими выходами регистра сдвига , синхровход регис гра сдвига вл етс первым синхровходом анализатора , отличающийс тем, что, с целью повышени достоверности контрол , в него введены три триггера, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И и задержки, элемент индикации, причем вход элемента индикации соединен с выходом первого триггера, вход которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с выходами элемента задержки и элемента ИСКЛЮЧАЮОЩЕ ИЛИ, первый и второй входы которого соединены соответственно с инфо1 1ационным входом анализатора и выходом - (Л второго триггера, первый и второй входы которого соединены соответственно с информационным и первым синхровходом анализатора, соединенным также с первым входом третьего триггера, выход и второй вход которого соединены соответственно с входом элемента задержки к вторым синхровхЪдом анализатора. 4 СПA SIGNATURE ANALYZER containing a modulo-two adder, the output of which is connected to the information input of the shift register, the outputs of which are connected to the input block of the display unit, the information input of the modulo-two adder, and the group of inputs of the modulo-two adder to the corresponding outputs the shift register, the shift register registration clock synchronization is the first synchronization input of the analyzer, characterized in that, in order to increase the reliability of the control, three triggers are inserted into it, an EXCLUSIVE OR element, AND elements and delays, a display element, the input of the indication element connected to the output of the first trigger, whose input is connected to the output of the AND element, the first and second inputs of which are connected respectively to the outputs of the delay element and the EXCLUSIVE OR element, and the first and second inputs which are connected respectively with the info1 output input of the analyzer and the output - (L of the second trigger, the first and second inputs of which are connected respectively with the information and the first synchronous input of the analyzer, nnym also to the first input of the third flip-flop output and the second input of which are respectively connected to the input of a delay element to the second sinhrovhdom analyzer. 4 SP

Description

Изобретение относитс к вычислительной технике и может быть исполь зовано дл контрол и диагностики цифровых устройств. , Известно устройство дл контрол временных диаграмм логических блоков , содержащее входной регистр, блок сравнени , блок управл емой задержки, блок пам ти, блок управлени пам тью, блок управлени отоб ражением, блок отображени , генератор импульсовt блок синхронизации, три коммутатора, блок формировани сигнала подсвета, генератор знаков, сумматор по модулю два, регистр сдвига и блок контрол по четности l . . Недостатком известного устройств вл етс низка достоверность контрол , так как оно не анализирует состо ни контролируемого объекта между синхросигналами когда переходные процессы, вызванные i-м воздействием закончены, а (i+1)-e воддействие еще не наступило. Наиболее близким по технической сущности к изобретению вл етс сиг натурный анализатор, содержащий регистр сдвига., сумматор по модулю дв и блок индикации, причем выход сумматора по модулю два соединен с информационным входом регистра сдвига выход которого соединен с входом блока индикации, группа выходов регистра сдвига соединена с группой входов сумматора по модулю два, вхо которого вл етс информационным входом устройства, синхровход которого соединен с синхровходом регист ра сдвига . Недостатком известного устройства вл етс низка достоверность контрол из-за отсутстви анализа состо ни контролируемого объекта между синхросигналами. Цель изобретени - повьшение достоверности контрол . Поставленна цель достигаетс тем, что в сигнатурный анализатор, содержащий сумматор по модулю два,; выход которого соединен с информаци онным входом регистра сдвига, выход которого соединены с группой входов блока индикаций, информационный вхо сумматора по модулю два вл етс информационным входом анализатора, а группа входов сумматора по модулю два соединена с соответствук цими вы ходами регистра сдвига, синхровход регистра сдвига вл етс первым синхровходом анализатора, введены три триггера, элемент ИСКЛЮЧАЩЕЕ ИЛИ, элементы И и задержки, элемент индикации , причем вход элемента индикации соединен с выходом первого триггера , вход которого .соединен с выходом элемента И, первый и второй входы которого соединены соответственно с выходами элемента задержки и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены соответственно с информационным входом анали .затора и выходом второго триггера, |первый и второй входы которого соединены соответственно с информационным и первым синхровходом анализатора , соединенным тавсже с первым входом третьего триггера, выход и второй вход которого соединены соответственно с входом элемента задержки и вторым синхровходом анализатора. На фиг. 1 представлена функциональна схема анализатора; на фиг,2 временна диаграмма его работы. Анализатор содержит сумматор 1 по модулю два, регистр 2 сдвига, блок 3 индикации, триггеры 4-6, элемент ИСКЛЮЧАЩЕЕ ИЛИ 7, элемент И 8, элемент 9 задержки, элемент 10 индикации, информационный вход 11 и синхровходы 12 и 13. Анализатор работает следующим образом. На вход сумматора 1 по модулю два и информационньй вход триггера 4 поступает информаци с входа 11, а на синхровход регистра 2 сдвига, триггера 4 и S-вход триггера 5 синхросигналы с входа 13, соответствующие моментам установлени переходных процессов дл исправных контролируемых блоков. На R-вход триггера 5 подаютс синхросигналы с входа 12, соответствующие моментам подачи воздействий на контролируемый блок. При поступлении синхросигнала в регистре 2 сдвига произойдет сдвиг записи в младший разр д информации, котора вл етс суммой по модулю два входной информации с входа 11 и значений соответствующих разр дов регистра 2 сдвига, включенных в обратную св зь. В триггер 4 запишетс входна информаци , а триггер 5 установитс в 1 и в этом состо J 1The invention relates to computing and can be used to monitor and diagnose digital devices. A device for controlling time diagrams of logic blocks is known, comprising an input register, a comparison unit, a controllable delay unit, a memory unit, a memory control unit, a display control unit, a display unit, a pulse generator synchronization unit, three switches, a signal generation unit illumination, character generator, modulo adder two, shift register and parity check block l. . A disadvantage of the known devices is the low reliability of the control, since it does not analyze the state of the object being monitored between the sync signals when the transients caused by the ith effect are completed and the (i + 1) -e effect has not yet occurred. The closest to the technical essence of the invention is a full-scale signal analyzer containing a shift register., Modulo two adder and a display unit, the output of the modulo two adder is connected to the information input of the shift register, the output of which is connected to the display unit input. connected to a group of inputs modulo two, the input of which is the information input of the device, the synchronous input of which is connected to the synchronous input of the shift register. A disadvantage of the known device is the low reliability of the control due to the lack of analysis of the state of the object being monitored between the sync signals. The purpose of the invention is to increase the reliability of the control. The goal is achieved by the fact that a signature analyzer containing a modulo two adder; the output of which is connected to the information input of the shift register, the output of which is connected to the group of inputs of the indication block, the information input of the modulo-two adder is the information input of the analyzer, and the group of inputs of the modulo-two adder are connected to the corresponding outputs of the shift register, the synchronous input of the shift register is the first synchronous input of the analyzer, three triggers are introduced, an EXCLUSIVE OR element, AND elements and delays, an indication element, and the input of the indication element is connected to the output of the first trigger, which is connected to the output of the element AND, the first and second inputs of which are connected respectively to the outputs of the delay element and the EXCLUSIVE OR element, the first and second inputs of which are connected respectively to the information input of the analyzer and the output of the second trigger, the first and second inputs of which are connected respectively with the information and the first sync input of the analyzer connected to the first input of the third trigger, the output and second input of which are connected respectively to the input of the delay element and the second sync analyzer input. FIG. 1 shows a functional diagram of the analyzer; FIG. 2 is a time chart of his work. The analyzer contains adder 1 modulo two, shift register 2, indication block 3, triggers 4-6, EXCLUSIVE OR 7 element, AND 8 element, delay element 9, indication element 10, information input 11 and sync inputs 12 and 13. The analyzer operates as follows in a way. The input of adder 1 is modulo two and the information input of trigger 4 receives information from input 11, and the synchronous input of register 2 shift, trigger 4 and S-input of trigger 5 synchronize signals from input 13, corresponding to the instants of transients for serviceable monitored blocks. The R-input of the trigger 5 is supplied with the synchronization signals from the input 12, corresponding to the moments of the supply of actions to the monitored unit. When a clock signal arrives in shift register 2, the record will be shifted to the lower bit of information, which is the sum modulo two input information from input 11 and the values of the corresponding bits of shift register 2 included in the feedback. In trigger 4, the input information is written, and trigger 5 is set to 1 and in this state J 1

НИИ будет находитьс до прихода синхросигнала с входа 12, что соответствует интервалам времени между моментом установлени переходных процессов и подачей следующего воздействи (фиг. 2г). Если возникает не предусмотренный работой схемы всплеск (фиг. 2,0, заштрихованный импульс) ,. на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 7 по витс импульс, который, пройд элемент И 8, взведет триггер 6 (фиг. 2е), в результате включитс элемент 10 индикации.The scientific research institute will be located before the arrival of the sync signal from input 12, which corresponds to the time intervals between the moment of the establishment of transients and the supply of the next action (Fig. 2d). If a surge not provided for by the circuit occurs (Fig. 2.0, shaded pulse),. on the EXCLUSIVE OR 7 element, a Wits pulse, which, having passed the AND 8 element, will trigger the trigger 6 (Fig. 2e), as a result, the display element 10 will turn on.

414154414154

По окончании цикла контрол на блоке 3 индикации будет индифицироватьс некоторое число, причем оно может совпадать с эталонным, но свечение элемента 10 индикации будет указьшать на то, что при контроле произошел сбой контролируемого объекта. At the end of the monitoring cycle, some number will be indicated on the display unit 3, and it may coincide with the reference one, but the light of the display element 10 will indicate that the test object failed during the control.

Таким образом, путем обеспечёнй 10 возможности анализа состо ни конт .ролируемого объекта в интервалах времени между синхросигналами, повышаетс достоверность контрол .Thus, by providing 10 opportunities for analyzing the state of the contact of the controlled object in the time intervals between the sync signals, the reliability of the control is increased.

$$

ll

5five

RR

S S

юYu

Claims

SIGNATURE ANALYZER, contains an adder modulo two, the output of which is connected to the information input of the shift register, the outputs of which are connected to the group of inputs of the display unit, the information input of the adder modulo two is the information input of the analyzer, and the adder group modulo two is connected to the corresponding outputs of the register shift, the sync input of the shift register is the first sync input of the analyzer, characterized in that, in order to increase the reliability of the control, three triggers are introduced into it, the element EXCLUSIVE OR, AND elements and delays, an indication element, wherein the input of the indication element is connected to the output of the first trigger, the input of which is connected to the output of the And element, the first and second inputs of which are connected respectively to the outputs of the delay element and the EXCLUSIVE OR element, the first and second inputs of which connected respectively to the information input of the analyzer and the output of the second trigger, the first and second inputs of which are connected respectively to the information and first sync input of the analyzer, also connected to the first the input of the third trigger, the output and the second input of which are connected respectively to the input of the delay element and the second analyzer clock.

114,415