SU1140176A1

SU1140176A1 - Reversible shift register

Info

Publication number: SU1140176A1
Application number: SU833618346A
Authority: SU
Inventors: Николай Яковлевич Какурин; Юрий Константинович Кирьяков
Original assignee: Харьковский Ордена Трудового Красного Знамени Институт Радиоэлектроники Им.Акад.М.К.Янгеля
Priority date: 1983-07-08
Filing date: 1983-07-08
Publication date: 1985-02-15

Abstract

РЕВЕРСИВНЬЙ РЕГИСТР СДВИГА, содержащий в каждом разр де Зк-триггер , два элемента И, элемент ИЛИ, причем пр мой выход ЛК-триггера каждого разр да, кроме последнего, соединен соответственно с первым входом первого элемента И последуищего разр да, а пр мой выход Лктриггера каждого разр да, кроме первого, соединен соответственно с первым входом второго элемента И предьдущего разр да, выходы первого и второго элементов И каждого разр да соединены с входами элемента ИЛИ, выход которого соединен с 11 входом tK-триггера данного разр да , вторые входы первого и второго элементов И всех разр дов вл ютс соответственно входами управлени сдвигом вправо и сдвигом влево регистра, R- и С-входы К-триггеров всех разр дов вл ютс соответственно входами установки в ноль и синхронизации регистра сдвига, первый вход первого элемента И первого разр да вл етс пр мьм входом дл сдвига информации вправо регистра, а первый вход второго элемента И последнего разр да вл етс пр мым входом дл сдвига информации влево регистра, пр мой выход JtK-триггера последнего разр да вл етс пр мым выходом при сдвиге информации вправо регистра, а пр мой выход К-триггера первого разр да - пр мым выходом при сдвиге информации влево регистра , отличающийс тем, что, с целью расширени функциональных возможностей регистра сдвига за (Л счет выполнени функций сжати информации , в каждьй разр д введены два дополнительных элемента И, в каждый разр д, кроме первого и послед него, три дополнительных элемента ИЛИ, а в первый и последний разр ды два дополнительных элемента ИЛИ,причем выходы первого и второго дополнительных элементовИ каждого разр да соединены с входами первого дополнительного элемента ИЛИ, выход s| которого соединен с К-входом -трнго: гера данного разр да, первьй вход первого дополнительного элемента И первого разр да вл етс инверсным входом дл сдвига информации вправо регистра, а первый вход первого до- , полнительного элемента И каждого из остальных разр дов соединен с инверсным выходом К-триггера предвдущего разр да, первый вход второго дополйительного элемента И последнего разр да влйетс инверсным входом дл сдвига информации влево регистA REVERSE REGISTER OF SHIFT, containing in each bit a 3k-trigger, two elements AND, an OR element, and the direct output of the LC-trigger of each category, except the last, is connected respectively to the first input of the first element And the sequence of the discharge, and the direct output Each trigger, except for the first one, is connected respectively to the first input of the second element AND of the previous bit, the outputs of the first and second elements AND of each bit are connected to the inputs of the OR element, the output of which is connected to the 11th input of the tK-flip-flop of this bit, t The first inputs of the first and second elements AND of all bits are respectively the right shift and left shift register inputs of the register, the R and C inputs of the K flip-flops of all bits are respectively the inputs of setting to zero and the shift register synchronization, the first input of the first element And the first bit is the direct input for shifting information to the right of the register, and the first input of the second element And the last bit is the direct input for shifting information to the left of the register, the direct output of the last digit JtK trigger is direct output when the information is shifted to the right of the register, and direct output of the K-flip-flop of the first bit — direct output when the information is shifted to the left of the register, characterized in that, in order to expand the functionality of the shift register by (L by performing the functions of compressing information, In each bit, two additional AND elements are introduced, in each bit, except for the first and last, three additional OR elements, and in the first and last bit two additional OR elements, with the outputs of the first and second additional elements ENTOV each bit connected to inputs of the first additional element, or the output s | which is connected to the K input of a trongo: a gera of a given bit, the first input of the first additional element AND of the first bit is an inverse input for shifting information to the right of the register, and the first input of the first additional element And of each of the other bits is connected to the inverse output of the K-flip-flop of the previous bit, the first input of the second additional element And the last bit is the inverse input for shifting information to the left register

Description

pa, a первый вход второго дополнительного элемента И каждого из остальных разр дов соединен с инверсным выходом iK-триггера предьщущего разр да, второй вход первого дополнительного элемента И кгикдого разр да , кроме последнего, соединен с выходом второго допоЛ1В1тельного элемен ИЛИ данного разр да, а второй вход второго дополнительного элемента И каждого разр да, кроме первого и последнего, соединен с выходом третьего дополнительного элемента ИЛИ данного разр да, второй вход второго дополнительного элемента И последнего разр да соединен с выходом второго дополнительного элемента ИЛИ данного разр да, третьи входы первого и второго дополнительных элементов И всех разр дов соответственно объединены и вл ютс входами управлени сдвигом вправо и сдвигомpa, a the first input of the second additional element AND of each of the remaining bits is connected to the inverse output of the iK-flip-flop of the previous bit, the second input of the first additional element of the second digit, besides the last one, is connected to the output of the second additional 1P1 element of this bit, and the second input of the second additional element AND of each bit, except the first and last, is connected to the output of the third additional element OR of the given bit; the second input of the second additional element AND of the last bit connects with the output of the second additional element OR of the given bit, the third inputs of the first and second additional elements AND of all the bits, respectively, are combined and are the right shift and shift shift inputs

влево, а вторые входы первого дополнительного элемента И последнего разр да и второго дополнительного элемента И первого разр да объединены и вл ютс вторым управл ющим входом регистра сдвига, первый и второй входы второго дополнительног элемента ИЛИ каждого разр да, кроме последнего, соединены соответственно с инверсным выходом С К-триггера и с вторым входом первого дополнительного элемента И последующего разр да, а первый и второй входы третьего дополнительного элемента ИЛИ каждого разр да, кроме первого и последнего, и первый и второй входы второго допсшнительного элемента ИЛИ последнего разр да соединены соответственно с инверсным выходом -триггера и с вторым входом второго дополнительного элемента И последующего разр да.to the left, and the second inputs of the first additional element AND of the last bit and the second additional element AND of the first bit are combined and are the second control input of the shift register, the first and second inputs of the second additional element OR of each bit, except the last, are connected respectively to the inverse output With the K-trigger and with the second input of the first additional element And the subsequent bit, and the first and second inputs of the third additional element OR each bit, except the first and last, and the first and the second inputs of the second additional element OR of the last bit are connected respectively to the inverse output of the trigger and to the second input of the second additional element AND the subsequent discharge.

Изобретение относитс к вычислительной технике и может быть использовано в устройствах обработки цифровой информации.The invention relates to computing and can be used in digital information processing devices.

Известен регистр сдвига, выполне ный на синхронных RS-триггерах, причем пр мой и инверсный выходы каждого RS-триггера, кроме последнего , соединены с S- и К-входаЕми следующего RS-триггера. На каждый разр д регистра используетс два RS-триггера f1 3«A shift register is known that is executed on synchronous RS-flip-flops, and the direct and inverse outputs of each RS-flip-flop, except the last, are connected to the S- and K-inputs of the next RS-flip-flop. For each register bit, two RS flip-flops f1 3 "are used.

Недостатком такого регистра в ,л етс то, что он может работать только в одном режиме - режиме сдви,га инфсфмацки.The disadvantage of such a register is that it can work only in one mode - the shift mode, which is an infamation mode.

Известен регистр сдвига, содержащий в каждом разр де iK-триггер, И, в каждом разр де, кроме последнего, элемент, ИЛИ С. Known shift register containing in each category of the iK-trigger, And, in each category of de, except the last, element, OR C.

Недостатком такого регистра сдвига вл етс то, что он может сдвигать и уплотн ть информацию только в одну сторону - вправо.The disadvantage of such a shift register is that it can shift and compact information in one direction only - to the right.

Наиболее близким к предлагаемому по технической сущности вл етс реверсивный регистр сдвига, построенный на двухтактных 1к-триггврах. НаThe closest to the proposed technical entity is a reverse shift register, built on push-pull 1k-triggers. On

каждый разр д регистра используетс один ;1К-триггер, два элемента И, один элемент ИЛИ, инвертор, причем пр мой вькод каждого 1К-триггера, кроме последнего, .соединен соответственно с первым входом первого элемента И следующего разр да, а пр мой выход каждого ЙК-триггера, кроме последнего, соединен соответственно с первым входом второго элемента И предвдущего разр да Сз. each register bit is used one; 1K trigger, two AND elements, one OR element, an inverter, and the direct code of each 1K trigger, except the last, is connected respectively to the first input of the first AND element of the next bit, and the direct output each of the ir-flip-flops, except the last one, is connected respectively with the first input of the second element And the preceding bit Sz.

Недостатком известного регистра вл етс то, что его функциональные возможности ограничены выполнением только одной функции - функции сдвига информации.The disadvantage of the known register is that its functionality is limited to the execution of only one function - the information shift function.

Цель изобретени - распмрение фунциональных возможностей реверсивного регистра сдвига за счет, выполнени функций сжати информации.The purpose of the invention is to distribute the functional capabilities of the reverse shift register by performing information compression functions.

Поставленна цель достигаетс тем, что в реверсивный регистр сдвига , содержащий в каждом разр де фС-триггер, два элемента И, элемент ИЛИ, причем пр мой выход (Ьс-триггера каждого разр да, кроме последнего соединен соответственно с первым 3 входом первого элемента И последующего разр да, а пр мой вькод Лк-триг гера каждого разр да, кроме первого . Соединен соответственно с первым входом второго элемента И предыдущего разр да, выходы первого и второго элементов И каждого разр да соединены с входами элемента ИЛИ, выход которого соединен с .-входом ДК-триггера данного разр да, вторые входы первого и второго элементов И всех разр дов вл ютс соответственно входами управлени сдвигом вправо и сдвигом влево регистра, R- и С-входы Лк-триггеров всех разр дов вл ютс соответственно входами установки в ноль и синхронизации регистра сдвига, первый вход первого элемента И первого разр да вл етс пр мым входом дл сдвига информации вправо регистра, а первый вход второго элемента И последнего разр да вл етс пр мым входом дл сдвиг а информации влево регистра, пр мой выход JtK-триггера последнего разр да вл етс пр мым выходом при сдвиге информации вправо регистра, а пр мой выход 4к-триггера первого разр да пр мым выходом при сдвиге информации впево регистра, в каждый разр д введены два дополнительных элемента И, в каждый разр д, кроме первого и последнего , три дополнительных элемента ИЛИ, а в первый и последний разр ды два дополнительных элемента ИЛИ причем выходы первого и второго дополнительных элементовИ каждого раз р да соединены с входами первого дополнительного элемента ИЛИ, вькод которого соединен с К-входом 4к-три гера данного разр да, лервый вход первого дополнительного элемента И первого разр да вл етс инверсным входом дл сдвига информации вправо регистра, а первый вход первого дополнительного элемента И каждого из остальных разр дов соединен с инверс ным выходом Лк-триггера предьдущего , разр да, первьй вход второго дополнительного элемента И последнего раз р да вл етс инверсным входом дл сдвига информации влево регистра, а первый вход второго дополнительного элемента И каждого из остальных . разр дов соединен с инверсным выходом CtK-триггера предьщущего разр да второй вход первого дополнительного элемента И каждого разр да, кроме 76 последнего, соединен с выходом второго дополнительного элемента ИЛИ. данного разр да, а второй вход вторбго дополнительного элемента И каждого разр да, кроме первого и последнего , соединен с выходом третьего дополнительного элемента ИЛИ данного разр да, второй вход второго дополнительного элемента И последнего разр да соединен с выходом второго дополнительного элемента ИЛИ данного разр да, третьи входы первого и второго дополнительных элементов И всех разр дов соответственно объединены и вл ютс входами управлени сдвигом вправо и сдвигом слево, а вторые входы первого дополнительного элемента И последнего разр да и второго дополнительного элемента. И первого разр да объединены и вл ютс вторым управл ющим входом регистра сдвига, первый и второй входы второго дополнительного элемента ИЛИ каждого разр да , кроме последнего, соединены соответственно с инверсным выходом JK-триггера и с вторым входом первого дополнительного элемента И последующего разр да, а первьй и второй входы tpeTbero дополнительного элемента ИЛИ каждого разр да, кроме первого и последнего, и первый и второй входы второго дополнитель- ного элемента ИЛИ последнего разр да соединены соответственно с инверсным выходом jK-триггера и с вторым входом второго дополнительного элемента И последующего разр да. На чертеже представлена схема предлагаемого реверсивного регистра сдвига. Реверсивный регистр сдвига содержит в каждом разр де двухступенчатый Лк-триггер 1, два элемента И 2 и 3, элемент ИЛИ 4, два дополнительных элемента И 5 и 6, в каждом разр де, кроме первого и последнего, три ИЛИ 7, 8 и дополнительных элемента а в первом и последнем разр де два дополнительных элемента ИЛИ 7 и 8. Пр мой выход Q JtK-триггера каждого разр да, кроме последнего, соединен соответственно с первым входом первого элемента И 2 последующего разр да , а пр мой выходл1к-триггера каждого разр да, кроме первого, соединен соответственно с первым ,входом второго элемента И 3 предвдущего раэр да , 9ыходы первого и второго элементов И каждого разр да соединены с входами элемента ИЛИ 4, выход которого соединен с ч -входом ДК-триггера данного разр да, вторые входы первого и второго элементов И всех разр дов вл ютс соответственно входами управлени сдвигом вправо 10 и сдвигом влево 11 регистар, R- и С-входы 3 к-триггеров всех разр дов вл ютс соответственно входами установки в ноль 12 и синхронизации 13 регистра сдвига, первьй вход 14 первого элемента И 2 первого разр да вл етс пр мым входом дл сдвига, информации вправо регистра, а первый вход 15 второго элемента И 3 последнего разр да - пр мым входом дл сдвига информации влево регистра, пр мой выход 16 К-триггера последнего разр да вл етс пр мым выходом при сдвиге информации вправо регистра , а пр мой выход 17 1к-триггера первого разр да - пр мым выходом при сдвиге информации влево регистра. Выходы первого и второго дополнительных элементов И 5 и 6 каждого разр да соединены с входами первого дополнительного элемента ИЛИ 7, выход кото-г рого соединен с К-входом iK-триггера данного разр да, первый вход первого допол11ительного элемента И первого разр да вл етс инверсным входом 18 дл сдвига информации вправо регистра , а первый вход первого дополIнительного элемента И 5 каждого из остальных разр дов соединен с инвер.сным выходом Q СЕК-триггера предьщущего разр да, первый вход второго дополнительного элемента И 6 послед- него разр да вл етс инверснымThe goal is achieved by the fact that in a reverse shift register containing in each discharge the fc-trigger, two elements AND, the element OR, and the direct output (the bc-trigger of each discharge, except the last, is connected to the first 3 inputs of the first element And the next bit, and the straight line Lk-flip-gera of each bit, except the first one, is connected respectively to the first input of the second element AND of the previous bit, the outputs of the first and second elements And each bit are connected to the inputs of the OR element, the output of which is connected to .- the DK-flip-flop input of this bit, the second inputs of the first and second elements And all bits are, respectively, the right shift and left shift register controls, the R and C inputs of the LK flip-flops of all bits are set to zero and synchronization of the shift register, the first input of the first element And the first bit is the direct input for shifting information to the right of the register, and the first input of the second element AND of the last bit is the direct input for shifting information to the left of the register, the direct output JtK-tr the last bit of the last bit is a direct output when the information is shifted to the right of the register, and the first exit of the 4k trigger of the first bit is the direct output when the information is set at the flow rate of the register, two additional elements are added to each bit, each bit, except first and last, three additional elements OR, and in the first and last bits two additional elements OR, with the outputs of the first and second additional elements and each time row connected to the inputs of the first additional element OR, whose code is connected The K-input 4k-three of a given bit, the first input of the first additional element And the first bit is an inverse input for shifting information to the right of the register, and the first input of the first additional element And of each of the remaining bits is connected to the inverse output of the Lk-flip-flop the previous one, the first input of the second additional element AND the last time of the series is an inverse input for shifting information to the left of the register, and the first input of the second additional element AND of each of the others. the bits are connected to the inverse output of the ctk-flip-flop of the previous bit, the second input of the first additional element AND of each bit, except 76 of the last, is connected to the output of the second additional element OR. this bit, and the second input of the second additional element AND of each bit, except the first and last, is connected to the output of the third additional element OR of this bit, the second input of the second additional element AND the last bit is connected to the output of the second additional element OR of this bit , the third inputs of the first and second additional elements AND of all bits, respectively, are combined and are the inputs of the right-shift control and the left-shift control, and the second inputs of the first additional element last discharge and the second additional element. And the first bit is combined and is the second control input of the shift register, the first and second inputs of the second additional element OR of each bit, except the last, are connected respectively to the inverse output of the JK flip-flop and to the second input of the first additional element And the subsequent bit, and the first and second inputs tpeTbero of the additional element OR of each bit except the first and last, and the first and second inputs of the second additional element OR the last bit are connected respectively to the inverse output jK-flip-flop and with the second input of the second additional element And the subsequent discharge. The drawing shows the scheme of the proposed reverse shift register. The reverse shift register contains in each bit a two-step Lk-trigger 1, two elements AND 2 and 3, an element OR 4, two additional elements AND 5 and 6, in each category, except the first and last, three OR 7, 8 and additional element a in the first and last bit two additional elements OR 7 and 8. The direct output Q of the JtK-flip-flop of each bit, except the last one, is connected respectively to the first input of the first element-2 of the next bit, and the direct output of the first-flip-flop of each the discharge, except the first one, is connected respectively to the first one, the input m of the second element AND 3 of the previous raRd, the 9 of the first and second elements of AND of each bit are connected to the inputs of the element OR 4, the output of which is connected to the H input of the DC trigger of the given bit, the second inputs of the first and second elements of all the VL The right-shift and right-shift inputs 11 registars, respectively, the R and C inputs of the 3 K-flip-flops of all bits are, respectively, the inputs for setting to zero 12 and the synchronization 13 of the shift register, the first input 14 of the first And 2 element of the first bit is the direct input d l shift, information to the right of the register, and the first input 15 of the second element And 3 of the last bit - the direct input for shifting information to the left of the register, the direct output 16 of the K-flip-flop of the last bit is the direct output when shifting information to the right of the register, direct output 17 1k-trigger of the first bit - direct output when the information is shifted to the left of the register. The outputs of the first and second additional elements AND 5 and 6 of each bit are connected to the inputs of the first additional element OR 7, the output of which is connected to the K-input of the iK-flip-flop of this bit, the first input of the first additional element And the first bit is inverse input 18 for shifting information to the right of the register, and the first input of the first additional element AND 5 of each of the remaining bits is connected to the inverted output Q of the SEC trigger of the previous bit, the first input of the second additional element And 6 last time and is inverted

входом 19 дл сдвига информации влево регистра, а первый вход второго дополнительного элемента И 6 каждого из остальных разр дов соединен с инверсным выходом (jK-триггера предыдущего разр да, второй вход .первого дополнительного элемента И 5 каждого разр да, кроме последнего, соединен с выходом второго дополнительного элемента ШШ 8 данного разр да, а второй вход второго дополнительного элемента И 6 каждого разр да, кроме первого и последнего, соединен с выходом третьего дополнительного элемента ИЛИ 9 данного разр да, второй вход второго дополнительного элемента И 6 последнего разр да соединён :С выходом второго дополнительного элемента ИЛИ 8 данного разр да.input 19 for shifting information to the left of the register, and the first input of the second additional element And 6 of each of the remaining bits is connected to the inverse output (jK-flip-flop of the previous bit, the second input of the first additional element And 5 of each bit, except the last, is connected to the output of the second additional element ШШ 8 of this bit, and the second input of the second additional element I 6 of each bit, except the first and last, is connected to the output of the third additional element OR 9 of this bit, the second input of the second additional The last element And 6 of the last bit is connected: With the release of the second additional element OR 8 of this bit.

Третьи входы первого и второго дополнительных элементов И 5 и 6 всех разр дов соответственно/объединены и вл ютс входами управлени сдвигомThe third inputs of the first and second additional elements And 5 and 6 of all bits, respectively / combined and are the inputs of the shift control

вправо 10 и сдвигом влево 11, а вторые входы первого дополнительного элемента И 5 последнего разр да и второго дополнительного элемента И 6 первого разр да объединены и вл ютс вторым управл ющим входом 20 регистра сдвига. Первый и второй входы второго дополнительного элемента ИЛИ 8 каждого разр да, кроме последнего , соединены соответственно с инверсным выходом iK-триггера и с вторым входом первого дополнительного элемента И 5 последующего разр да. Первьй и второй входы третьего дополнительного элемента ИЖ 9 каждого разр да, кроме первого и последнего, и первьй и второй входы второго дополнительного элемента ИЛИ 8 последнего разр да соединены соответственно с инверсным выходом 1к-триггера и с вторым входом второго дополнительного элемента И 6 последующего разр да.to the right 10 and left-shift 11, and the second inputs of the first additional element And 5 of the last bit and the second additional element And 6 of the first bit are combined and are the second control input 20 of the shift register. The first and second inputs of the second additional element OR 8 of each bit, except the last, are connected respectively to the inverse output of the iK-flip-flop and to the second input of the first additional element And 5 of the subsequent bit. The first and second inputs of the third additional element IL 9 of each bit except the first and last, and the first and second inputs of the second additional element OR 8 of the last bit are connected respectively with the inverse output of the 1k-trigger and the second input of the second additional element And 6 Yes.

Реверсивный регистр сдвига в зависимости от комбинации сигналов на входах 10 и 11 управлени реверсом и управл ющем входе 20 может работать в двух режимах: сдвиг кода вправо ли влево и сжатие информации вправо ли влево. При единичном значении сигнала управлени на входе 20 регистр работает в режиме сдвига код вправо или влево. Выбор направлени сдвига осуществл етс подачей сигнала правлени реверсом на одну из пин: правлени сдвигом вправо 10 или сдвигом влево 11. При этом на вторькThe reverse shift register, depending on the combination of signals at inputs 10 and 11 of the reverse control and control input 20, can operate in two modes: shift the code to the right to the left or to compress the information to the right to the left. With a single value of the control signal at input 20, the register operates in the shift mode code to the right or left. The choice of the direction of the shift is made by sending the signal of the control by reversing one of the pin: the direction of the shift to the right 10 or the shift to the left 11. At the same time

входах каждого из элементов И 5 и 6 устанавливаетс единичное значение сигнала. Входна информаци в виде парафазного кода поступает на входы 14 и 18 при сдвиге вправо или 15 и 19 при сдвиге влево. Заполнение п-разр дного регистра информацией происходит под воздействием пары сигналов, поступающих на вход 13 синхронизации и на один из входов . cдвJИгa. вправо 10 или влево 11.the inputs of each of the elements And 5 and 6 is set to a single signal value. The input information in the form of a paraphase code is fed to inputs 14 and 18 when shifted to the right or 15 and 19 when shifted to the left. Filling an n-bit register with information occurs under the influence of a pair of signals at the synchronization input 13 and at one of the inputs. cdwjig right 10 or left 11.

При нулевом значении сигнала правлени на входе 20 регистр раотает в режиме сжати информации. зависимости от сигнала управлени еверсом, подаваемого на из ходов 10 или 11, под воздействием импульсов сдвига, подаваемых на вход 13 синхронизации, происходит сдвиг кода вправо или влево до тех пор, пока не запишетс единица в последний (п-й) или первый разр ды. После этого происходит сдвиг кода только в первых п-1 разр дах до заполнени единицей (п-1)-го или вто рого разр дов и т.д. Записанные единицы в п-м, (п-1)и т.д. разр дах при сдвиге вправо или в первом, втором и т.д. разр дах при сдвиге влево остаютс в соо ветствующих разр дах, поскольку на К-входах 1К-триггеров этих разр дов устанавливаетс нулевое значение. Таким образом, после подачи в общем случае п-1 импульсов сдвига (когда исходна информаци представл ет собой одну единицу в крайнем левом или правом разр дах) все единицы ис ходной информации располагаютс пло но справа или слева. Пример. Пусть после подачи восьми импульсов сдвига в 8-разр дный регистр бьш записан код 1001010 причем заполнение регистра информацией осуществл етс независимо от значени сигнала на входе 20. При единичном значении сигнала на входах 10 и 20 регистр работает в режиме сдвига кода вправо. При этом после подачи еще восьми импуль сов сдвига Получим последова тельнос кодов: 01001010, 00.100101, 00010010 00001001, 00000100, 00000010, 00000001, 00000000. При единичном значении сигнала на входах 11 и 20 регистр работает в режиме сдвига кода влево. При этом после подачи еще восьми импуль СОВ сдвига получим последовательность кодов: 00101010, 01010100, 10101000, 01010000, 10100000, 01000000, 10000000, 00000000. При единичном значении сигнала на входе 10 и нулевом значении сигнала на входе 20 регистр работает в режиме уплотнени кода вправо. При этом после подачи четырех импульсов сдвига получим последовательность кодов 01001011, .00100111, 00010111, 00001111. При единичном значении сигнала на входе 11 и нулевом значении сигнала на входе 20 регистр работает в режиме уплотнени кода влево . При этом после подачи очередных четырех импульсов сдвига получим последовательность кодов: 10101010, 11010100, 11101000, 11110000. При дальнейшей подаче импульсов сдвига после уплотнени кодов как вправо, так и влево состо ние регистра не мен етс . При установке единичного сигнала на входе 20 сжата информаци мсикет быть выведена из регистра. Таким образом, по сравнению с прототипом, предложенный регистр имеет больпме функциональные возможности , поскольку может работать в двух режимах: сдвиг.а информации вправо или влево и сжати информации вправо или влево. Такой регистр может быть использован, в устройствах диагностировани и статистической обработки информации, когда дл классифицируемой информации важно лишь число единиц, независимо от их расположени в разр дах регистра.When the value of the control signal at input 20 is zero, the register is working in the compression mode. Depending on the control signal of the EVS supplied to from moves 10 or 11, under the influence of shift pulses fed to synchronization input 13, the code is shifted to the right or left until a unit is written to the last (nth) or first digit . After this, a code shift occurs only in the first p-1 bits until it is filled with the unit of the (p-1) -th or second-bit, etc. Recorded units in the nth, (p-1), etc. bit when moving to the right or in the first, second, etc. the bits when shifting to the left remain in the corresponding bits, since the K-inputs of the 1K-flip-flops of these bits are set to zero. Thus, after the filing of the generally occurring n-1 shift pulses (when the source information is one unit in the left or right bit), all units of the source information are located right or left. Example. After supplying eight shift pulses into an 8-bit register, code 1001010 was recorded, and the register is filled with information regardless of the value of the signal at input 20. With a single signal at inputs 10 and 20, the register operates in the code shift mode to the right. Moreover, after the filing of another eight shift pulses, we obtain the following codes: 01001010, 00.100101, 00010010 00001001, 00000100, 00000010, 00000001, 00000000. With a single signal value at inputs 11 and 20, the register operates in the code shift mode to the left. At the same time, after giving another eight POW shift pulses, we get the sequence of codes: 00101010, 01010100, 10101000, 01010000, 10100000, 01000000, 10000000, 00000000. With a single value of the signal at input 10 and a zero value of the signal at input 20, the register operates in the compaction mode to the right . In this case, after applying four shift pulses, we will receive a sequence of codes 01001011, .00100111, 00010111, 00001111. With a single value of the signal at input 11 and a zero value of the signal at input 20, the register operates in the code-compaction mode to the left. In this case, after the filing of the next four shift pulses, we obtain the sequence of codes: 10101010, 11010100, 11101000, 11110000. With further supply of the shift pulses after compacting the codes both to the right and to the left, the state of the register does not change. When setting a single signal at input 20, the information on the sequence is compressed out of the register. Thus, in comparison with the prototype, the proposed register has more functionality, since it can operate in two modes: shift information to the right or left and compress information to the right or left. Such a register can be used in devices for diagnosing and statistical processing of information, when for the classified information only the number of units is important, regardless of their location in the register bits.

таthat

ЭUh

1one

СWITH

ТаTa

«"

О СХAbout SH

titi

.1 а.1 a

llWltffflllWltfffl

Claims

A REVERSE SHIFT REGISTER, containing in each category an ΪΚ-trigger, two AND elements, an OR element, the direct output, the ΪΚ-trigger of each category, except for the last, connected respectively to the first input of the first element AND of the subsequent discharge, and the direct output 1 Trigger of each category, in addition to the first, it is connected respectively to the first input of the second element AND of the preceding discharge, the outputs of the first and second elements of each discharge are connected to the inputs of the OR element, the output of which is connected to the / t-input of the ΪΚ-trigger of this discharge, the second inputs The first and second elements of AND bits of all bits are, respectively, the inputs for controlling the shift to the right and left shift of the register, the R and C inputs of the K-triggers of all bits are, respectively, the inputs of setting to zero and synchronizing the shift register, the first input of the first element AND of the first discharge is a direct input for shifting information to the right of the register, and the first input of the second element AND of the last bit is a direct input for shifting information to the left of the register, the direct output of the JtK trigger of the last bit is a direct output ohm when the information is shifted to the right of the register, and the direct output of the три-trigger of the first category is a direct output when the information is shifted to the left of the register, characterized in that, in order to expand the functional capabilities of the shift register by performing information compression functions, each additional two AND elements are introduced, in each category, except for the first and last, three additional OR elements, and in the first and last bits! two additional OR elements, and the outputs of the first and second additional elements the series are connected to the inputs of the first additional OR element, the output of which is connected to the K-input of the K-trigger of this row, the first input of the first additional AND element of the first category is an inverse input to shift information to the right of the register, and the first input of the first additional AND element each of the remaining bits is connected to the inverse output of the ίκ-trigger of the previous discharge, the first input of the second additional element AND of the last discharge is an inverse input for shifting information to the left of the register, and the first the input of the second additional AND element of each of the remaining bits is connected to the inverse output of the jK trigger of the previous discharge, the second input of the first additional AND element of each discharge, except the last, is connected to the output of the second additional OR element of this discharge, and the second input of the second additional AND element of each discharge except for the first and last, connected to the output of the third additional element OR of this discharge, the second input of the second additional element AND of the last discharge connected to the output m of the second additional element OR of this category, the third inputs of the first and second additional elements And of all categories are respectively combined and are inputs for controlling the shift to the right and left, and the second inputs of the first additional element And of the last discharge and the second additional element And of the first category are combined and are the second the control input of the shift register, the first and second inputs of the second additional OR element of each category, except the last, are connected respectively with the inverse in (XK flip-flop and with the second input of the first additional element AND of the subsequent discharge, and the first and second inputs of the third additional element of each discharge, except the first and last, and the first and second inputs of the second additional element of the last discharge are connected respectively to the inverse output ΐκ -trigger and with the second input of the second additional element AND the subsequent discharge.