SU1129633A1 - Устройство дл подсчета объектов,расположенных беспор дочно - Google Patents

Abstract

УСТРОЙСТВО ДОЯ ПОДСЧЕТА ОБЪЕКТОВ, РАСПОЛОЖЕННЫХ БЕСПОРЯДОЧНО, содержащее телевизионный датчик, выход которого подключен к первому входу формировател  видеосигнала, выход которого соединен с первыми входами элемента И-НЕ, RS-триггера, входами элемента НЕ, программно- -временного блока и элемента задержки, выход которого подключен к второму входу элемента И-НЕ и первому входу первого D-триггера, второй вход которого соединен с первым выходом RS-триггера, второй вход которого соединен с выходом элемента И-НЕ, а второй выход - с первым входом второго D-триггера, второй вход которого соединен с выходом элемента НЕ, выход первого D-триггера подключен к первому входу реверсивного счетчика , второй вход которого соединен с первьм выходом программно-временного блока, который подключен к первому входу блока вывода, второй вход которого соединен с выходом реверсивного счетчика, отличающеес  тем, что, с целью повышени  точности счета, в него введены третий и четвертый D-триггеры, элементы И, ИЛИ, второй RS-триггер, счетчик, регистр, элемент сравнени , коммутатор и блок пам ти, выходы программно-временного блока подключены к второму входу формировател  видеосигнала, третьим входам первого и второго D-триггеров, к первым входам третьего и второго D-триггеров и к первому входу коммутатора, второй, третий, четвертый и п тьш входы которого соединены соответственно с выходами второго, третьего, четвертого и первого D-т.риггеров, выход первого D-триггера подключен к первому входу элемента сравнени , второй вход которого и первьй вход регистра объединены и соединены с выходами блока пам ти, адресные входы которого подключены к выходам коммутатора, а информационные входы - к выходу счетчика и к выходу регистра, соединенного с третьим входом элемента сравнени , выход торого подключен к первому входу ;о элемента ИЛИ, выход которого соедиО ) Од 00 нен с третьим входом реверсивного счетчика, выход элемента И-НЕ подключен к первому входу второго RS-триггера, второй вход которого соединен с выходом элемента задержки и с .первым входом элемента И, второй вход которого подключен к второму выходу первого RS-триггера, выход элемента И соединен с вторым входом четвертого D-триггера, выход второго D-триггера подключен к второму входу элемента ИЛИ и к входу счетчика.

Description

Изобретение относитс  к телевизионно-вычислительной автоматике и может быть использовано дл  подсчет числа объектов (различного рода час тиц, кров ных телец, микроорганизмов , деталей на конвейере и т.п.), наход щихс  в поле наблюдени . Известно устройство дл  подсчета числа объектов, содержащее телевизионный датчик, формирователь видео сигнала, выход которого соединен с первым входом элемента И-НЕ и RSтриггера и через элемент задержки с первым входом первого D-триггера и с вторым входом элемента И-НЕ, выход которого подключен к второму входу RS-триггера, программно-временной блок, выход которого соединен с первыми входами блока вывода и реверсивного счетчика, выход кото рого подключен к второму входу блока вывода, второй элемент задержки, элемент И и блок контрол  lj . Недостатки данного устройства повьппенные требовани  к точности работы отдельных блоков, а также наличие погрешности счета. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  подсчета объектов, расположенных беспор дочно, содержащее телевизионный датчик, выход которого через формирователь видеосигнала соединен с первыми входами элемента И-НЕ и RS-триггера, входами элемента НЕ и программно-временного блока, а через элемент задержки - с вторым входом элемента И-НЕ и первым входом первого D-триггера, второй вход которого соединен с пер вьм выходом RS-триггера, второй выход которого соединен с вторым входом второго D-.триггера, первый вход которого соединен с выходом элемента НЕ, а выходы D-триггеров - соответственно с вторым и третьим входами реверсивного счетчика, первый вход которого подключен к вьпсоду программно-временного блока и первым входом блока вывода, второй вхо которого соединен с выходом реверси ного счетчика, выход элемента И-НЕ подключен к второму входу RS-тригге ра 2. Недостаток данного устройства наличие погрешности при счете. Это св зано с тем, что если изображени  объектов имеют замкнутые разрывы 32 ( это может быть при наличии в объектах отверстий, вырезов и т.п.), то в процессе сканировани  на непрерывный сигнал текущей строки приходитс  два импульса с элемента задержки, что повлечет формирование первьм D-триггером импульса обратного счета . В итоге значение реверсивного счетчика меньше реальногв количества объектов. Целью изобретени   вл етс  повышение точности счета. Цель достигаетс  тем, что в устройство дл  подсчета объектов, расположенных беспор дочно, содержащее телевизионный датчик, выход которого подключен к первому входу формировател  видеосигнала, выход которого соединен с первыми входами элемента И-НЕ, RS-триггера, входами элемента НЕ, программно-временного блока и элемента задержки, выход которого подключен к второму входу элемента И-НЕ и первому входу первого D-триггера, второй вход которого соединен с первым выходом RS-триггера , второй вход которого соединен с выходом элемента И-НЕ, а второй выход - с первым входом второго D-триггера, второй вход которого соединен с выходом элемента НЕ, выход первого D-триггера подключен к первому входу реверсивного счетчика, второй вход которого соединен с первым выходом программно-временного блока, который подключен к первому входу блока вывода, второй вход которого соединен с выходом реверсивного счетчика, введены третий и четвертый D-триггеры, элементы И, ИЛИ, второй RS-триггер, элемент сравнени , счетчик, регистр, коммутатор и блок пам ти, выходы программно-временного блока подключены к второму входу формировател  видеосигнала, к третьим входам .первого и второго D-триггеров , к первым входам третьего и второ-го D-триггеров и к первому входу коммутатора, второй, третий, четвертый и п тый входы которого соединены соответственно с выходами второго , третьего, четвертого и первого D-триггеров, выход первого D-триггера подключен к первому входу элемента сравнени , второй вход которого и первый вход регистра объединены и соединены с выходами блока пам ти, адресные входы которого подключены

,к выходам коммутатора, а информационные входы - к выходу счетчика и к выходу регистра, соединенного с третьим входом элемента сравнени , выход которого подключен к первому входу элемента ИЛИ, выход которого соединен с третьим входом реверсивного счетчика, выход элемента И-НЕ подключен к первому входу второго RS-триггера, второй вход которого соединен с выходом элемента задержки и с первым входом элемента И, второй вход которого подключен к второму входу первого RS-триггера, выход элемента И соединен с вторым входом четвертого D-триггера, выход второго D-триггера подключен к второму входу элемента ИЛИ и к входу счетчика.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - участок телевизионного растра с трем  объектами.

Устройство содержит телевизионный датчик 1, формирователь 2 видеосигнала , элемент 3 задержки, элемент 4 И-НЕ, первый RS-триггер 5, элемент 6 НЕ, программногвременной блок 7, первый D-триггер 8, реверсивный счетчик 9, второй D-триггер 1 блок 11 вывода, третий D-триггер 12 элемент 13 ИЛИ, четвертый D-триггер 14, элемент 15 И, коммутатор 16, счетчик 17, блок 18 пам ти, элемент 19 сравнени , регистр 20, второй RS-триггер 21.

Телевизионный датчик Т по выходу соединен с первым входом формировател  видеоимпульсов 2, выход которого соединен с первым входом элеме та И-НЕ 4, первым входом первого RS-триггера 5, входом элемента НЕ 6 входом программно-временного блока 7, элемента задержки 3, выход которого подключен к первому входу первого О-триггера 8, первому входу второго RS-триггера 21 и второму входу элемента И-НЕ 4, выход которого соединен с вторым входом первого RS-триггера 5, первый выход которого соединен с вторьм входом первого D-триггера 8 и первьм входом третьего В-триггера 12, второй выход RS-триггера 5 соединен с вторым входом второго D-триггера 10 и вторым входом элемента И 15.

Выход элемента НЕ 6 заведен на первый вход D-триггера 10. Первый

выход программно-временного блока 7 соединен с первым входом блока вывода 1 1 и первым входом реверсивного счетчика 9, второй выход - с третьими входами D-триггеров 8 и 10 и вторыми входами D-триггеров 12 и 14, тртий выход блока 7 соединен с п тым входом коммутатора 16, а четвертый с вторым входом формировател  видеоимпульсов 2. D-триггер 8 по выходу соединен с вторым входом реверсивного счетчика 9 и первым входом коммутатора 16, первым входом элемента ИЛИ 13 и входом счетчика 17. Выход D-триггера 12 соединен с третьим входом коммутатора 16. Элемент ИЛИ 1 по входу соединен с третьим входом реверсивного счетчика 9, апо второму входу - с выходом элемента сравнени  19.

Выход реверсивного счетчика 9 соединен с вторым входом блока вывода 11, D-триггер 14 по выходу соединен с четвертым входом коммутатора 16, а по первому входу - с выходом элемента И 15, первый вход которого соединен с выходом элемента 21.

Коммутатор 16 по первому и второму выходам соединен с первым и вторым входом записи-считывани  блока пам ти 18, а по третьему и четвертому - с первьм входами адреса блока пам ти 18, информационный вход которого соединен с выходом счетчика 17, выходом регистра 20 и вторым информационным входом элемента сравнени  19, первый информационный вход которого соединен с выходом блока пам ти 18 и входом регистра 20.

Первый D-триггер 8 предназначен дл  формировани  импульса в момент сканировани  точки объединени  верхних ответвлений; второй D-триггер 10дл  формировани  импульса первой хорды; третий D-триггер 12 - дл  формировани  импульса совпадени  задержанной хорды и текущей; четвертый D-триггер 14 - дл  формировани  импульса окончани  и задержанной , и текущей хорд.

Первые входы D-триггеров 12 и 14, подключены к входу С, а на входы D подано напр жение питани  (не показано ) .

Начальна  установка D-триггеров производитс  тактовыми импульсами t,, сформированными программно-временным блоком 7, временное положение которых, определ етс  тактовыми импульсами t, , подаваемыми на второй вход формировател  видеосигнала 2 с программно-временного блока 7, По t, производитс  прив зка к такту видеосигнала, подаваемого с теле визионного датчика, т.е. начало и конец видеоимпульсов определ етс  1например, по переднему фронту им- . пульса tj . Импульсы t задержаны относительно импульсов t. . RS-триггер 21 устанавливаетс  в исходное состо ние любым прерывание задержанного сигнала. Блок пам ти 18 содержит два независимых друг от друга оперативно запоминающих устройства (ОЗУ) 22 и 23, назначение которых - хранение номеров предыдущих и текущих хорд изображений объектов. Коммутатор 16 предназначенпри нечетном номере строки дл  записи информации, например, в ОЗУ 22 и считывани  из ОЗУ 23, а при четном номере строки - дл  записи информации в ОЗУ 23 и считывани  из ОЗУ 22 и формировани  адреса дл  выбора очередных  чеек пам ти соответствую щего ОЗУ. Коммутатор содержит, например, триггер четности номера строки, . элементы И, ИЛИ, два счетчика адреса (не показаны). Счетчики адреса (СчА) устанавливаютс  в исходное состо ние по каж ,дому строчному синхроимпульсу. Работа устройства заключаетс  в следующем. Телевизионный датчик 1 в соответствии с расположением объектов в поле наблюдени  выдает видеосигна которьй подаетс  на формирователь 2 видеосигнала, с выходом которого в соответствии с пересечением сканирующим лучом изображени  объекта с прив зкой к такту t. , который под етс  с программно-временного блока 7, выдаетс  видеоимпульс. Если к моменту окончани  видеоимпульса на выходе элемента задержки 3 нет сигнала, то срабатывает второй D-триггер 10, формиру  импульс первой хорды (XI). Сигнал XI через элемент ИЛИ 13 поступает на вход пр мого счета реверсивного сче чика 9 и одновременно на коммутатор 16 и счетный вход счетчика 17. К содержимому счетчиков 9 и 17 добавл етс  1 . Если к моменту окончани  видеоимпульса на выходе элемента задержки 3 по вл етс  сигнал, то RS-триггер 5 устанавливаетс  в 1, а он, в свою очередь, устанавливает в 1 D-триггер 12, на выходе которого формируетс  импульс начала совпадени  текущей хорды и задержанной (Х2). Если на непрерывный импульс текущей строки будет приходитьс  два или более импульсов с выхода элемента задержки 3 (это возможно, когда два или более отдельных верхних ответвлений сход тс  вместе, т.е. принадлежат одному объекту, что соответствует нескольким пересечени м сканирующего луча на предыдущей строке , одному пересечению на текущей строке), первый D-триггер 8 формирует п-1 импульсов объединени  верхних ответвлений (ХЗ), где п - количество импульсов с выхода элемента задержки 3, приход щихс  на непрерывный видеоимпульс текущей строки. Сигналы ХЗ подаютс  на вход обратного счета реверсивного счетчика 9, коммутатор 16 и управл ющий вход блока сравнени  19. В момент окончани  и задержанного сигнала, и видеоимпульса RS-триггеры 5 и 21 устанавливаютс  в исходное состо ние, в результате чего на выходе элемента И 15 по вл етс  передний фронт импульса, по которому D-триггер 14 формирует импульс окончани  и задержанной, и текущей хорд (Х4). Если на непрерывный задержанный сигнал приходитс  несколько видеоимпульсов текущей строки (когда ответвлени  одного объекта направлены вниз), то по каждому совпадению формируетс  только импульс Х2 и их столько, сколько совпадений, а по окончании задержанного импульса и всех видеоимпульсов текущей строки формируетс  импульс Х4. На фиг. 2 приведен участок телевизионного растра, включающий, в себ  три объекта, пересеченных строками . Утолщенными лини ми показаны пересечени  (хорды),, приведены точки формировани  сигналов XI, ХЗ и некоторые характерные точки дл  сигналов Х2 и Х4.

71

На коммутаторе 16 с поступлением по п тому входу каждого строчного синхроимпульса (ССИ) по счетному входу триггера четности производитс  фиксаци  четного и нечетного номера строки, сброс обоих счетчиков адреса (СчА) в нулевое состо ние и в зависимости от четности (нечетности) номера строки - формирование команды считывани  из ОЗУ 22 или ОЗУ 23 по нулевому адресу соответствуюп5его СчА и запись считанйой информации в регистр 20, а по заднему фронту ССИ - добавление 1 в соответствующий СчА.

Коммутатор 16 по сигналу XI производит запись из счетчика 17 в одно из ОЗУ блока пам ти 18, а по сигналу Х2 - из регистра 20, тем самым в первом случае записываетс  пор дковый номер первых хорд, а во втором присваиваетс  текущей хорде номер св зной хорды на предьщущей строке.

В случае, когда на предьщущей строке имеетс  несколько хорд, св занных с текущей, текущей хорде присваиваетс  номер первой св зной хорды на предыдущей строке (так как сигнал Х2 сформирован только один раз). В случа х , когда хорда на предыдущей строке св зана с несколькими хордами текущей строки (случай нижних ответв пений ), этим хордам присваиваютс  одинаковые номера.

На фиг. 2 цифры йад хордами обозначают их номера.

По сигналам ХЗ и Х4 коммутатор 16 производит считывание информации из соответствующего ОЗУ блока пам ти 18 в регистр 20, а по сигналу ХЗ, кроме того, производитс  уменьшение на 1 по входу обратного счета содержимого реверсивного счетчика 9, сравнение числа, хранимого в регистре 20, считанного по Х4 или от предыдущего ХЗ (случай, когда на видеоимпульс текущей строки приходитс  более двух задержанных импульсов), и числа, считываемого из ОЗУ в дан296338

ный момент. В случае равенства чисел блик сравнени  19 через элемент ИЛИ 13 по заданному фронту сигнала ХЗ подает импульс на вход

5 пр мого счета реверсивного счетчика 9, корректиру  тем самым его содержимое.

Дл  нашего примера (фиг. 2) количество сигналов XI и ХЗ, по

10 которым производитс  пр мой и обратный счет реверсивного счетчика 9, составл ет соответственно дес ть и дев ть. На тринадцатой строке по двум сигналам ХЗ, при наличии на пре15 дыдущей строке хорд с одинаковыми номерами, происходит добавление в счетчик двух единиц, в результате содержимое его соответствует общему количеству объектов, в данном слу20 чае - трем.

В процессе нумерации хорд объек .тов по заднему фронту каждого из сигналов X в соответствующей СчА

25 коммутатора 16 добавл етс  1, подготавлива  тем самым адрес новых  чеек блока пам ти 18.

В конце кадра содержимое счетчика 9 фиксируетс  на блоке вывода 11.

JQ Таким , учитыва , что многие объекты, как правило, содержат отверсти , всевозможные внутренние включени , вырезы и т.п, введение в устройство дл  подсчета объектов, расположенных беспор дочно, двух . D-триггеров, ЕЗгтригге.ра, элементов И, ИЛИ, коммутатора, счетчика первых хорд, буферного регистра, блока сравнени  и св зей позвол ет в несколько раз повысить точность счета количества сложных объектов.

Кроме того, предлагаемое устройство , нар ду с повьшгением точности счета количества объектов, может поДсчи j тать количество, например, отверстий, пазов, углублений в детал х, внутренних включений при анализе однородности жидкостей и твердых веществ и т.п.

Физ. i

(Pi/a. 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ОБЪЕКТОВ, РАСПОЛОЖЕННЫХ БЕСПОРЯДОЧНО, содержащее телевизионный датчик, выход которого подключен к первому входу формирователя видеосигнала, выход которого соединен с первыми входами элемента И-НЕ, RS-триггера, входами элемента НЕ, программно-^временного блока и элемента задержки, выход которого подключен к второму входу элемента И-НЕ и первому входу первого D-триггера, второй вход которого соединен с первым выходом RS-триггера, второй вход которого соединен с выходом элемента И-НЕ, а второй выход - с первым входом второго D-триггера, второй вход которого соединен с выходом элемента НЕ, выход первого D-триггера подключен к первому входу реверсивного счетчика, второй вход которого соединен с первьм выходом программно-временного блока, который подключен к первому входу блока вывода, второй вход которого соединен с выходом реверсивного счетчика, отличающееся тем, что, с целью повышения точности счета, в него введены третий и четвертый D-триггеры, элементы И, ИЛИ, второй RS-триггер, счетчик, регистр, элемент сравнения, коммутатор и блок памяти, выходы программно-временного блока подключены к второму входу формирователя видеосигнала, третьим входам первого и второго D-триггеров, к первым входам третьего и второго D-триггеров и к первому входу коммутатора, второй, третий, четвертый и пятый входы которого соединены соответственно с выходами второго, третьего, четвертого и первого D-триггеро.в, выход первого D-триггера подключен к первому входу элемента сравнения, второй вход которого и первый вход регистра объединены и соединены с выходами блока памяти, адресные входы которого подключены к выходам коммутатора, а информационные входы - к выходу счетчика и к выходу регистра, соединенного с третьим входом элемента сравнения, выход которого подключен к первому входу элемента ИЛИ, выход которого соединен с третьим входом реверсивного счетчика, выход элемента И-НЕ подключен к первому входу второго RS—триггера, второй вход которого соединен с выходом элемента задержки и с первым входом элемента И, второй вход которого подключен к второму выходу первого RS-триггера, выход элемента И соединен с вторым входом четвертого D-триггера, выход второго D-триггера подключен к второму входу элемента ИЛИ и к входу счетчика.

   1 1129633 I