SU1128371A2 - Устройство регулировани уровн сигнала - Google Patents
Устройство регулировани уровн сигнала Download PDFInfo
- Publication number
- SU1128371A2 SU1128371A2 SU833671509A SU3671509A SU1128371A2 SU 1128371 A2 SU1128371 A2 SU 1128371A2 SU 833671509 A SU833671509 A SU 833671509A SU 3671509 A SU3671509 A SU 3671509A SU 1128371 A2 SU1128371 A2 SU 1128371A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- additional
- trigger
- signal level
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
УСТРОЙСТВО РЕГУЛИРОВАНИЯ -. УРОВНЯ СИГНАЛА, по авт.св. № 496651, отличающе ее тем, что, с целью повьпиени быстродействи при резком изменении уровн входного сигнала , в него введены соединенные последовательно дополнительный пороговый элемент, вход которого соединен / .... . 91 .А, i- .jt. I с выходом четырехполюсника, инвертор, первый дифференцирующий элемент, первый сумматор, другой вход которого соединен с выходом инвертора, и первый дополнительный ключ, соединенные последовательно, второй дифференцирующий элемент, вход которого соединен с выходом дополнительного порогового элемента, второй сумматор, другой вход которого соединен с выходом дополнительного порогового элемента, и второй дополнительный ключ, управл ющий вход генератора импульсов, вьтолненного с управл емой частотой следовани импульсов, соединен с шлсодами первого и второго дополнительных ключей , управл ющий вход ка Едого из которых соединен с соответствующим выходом триггера управлени .
Description
1 Изобретение относитс к радиотехнике и может быть использовано Е радиотехнических устройствах различного назначени дл ст5гпёнчатого регулировани коэффициента передачи в тракте прохождени сигнала, По основному авт, св. № 496651 известно устройство регулировани уровн сигнала, содержащее последова тельно соединенные источник сигнала, дискретный аттенюатор, четьфехполюсник , два пороговьк элемента, включен ные параллельно к входу,-два счетных триггера, дешифратор и усилители с исполнительны ш элементами, при чем выходы первого счетного триггера подключены к дешифратору, выходы пороговых элементов соединены с соот ветствующими входами триггера управшени , выходы первого счетного триггера и триггера управлени подключен к входам соответствующих элементов И-НЕ, включенных между первым и вторым счетными триггерами, а выходы второго счетного триггера подключены к дешифратору, выходы пороговых элементов через один, вход соответствующих элементов И, последовательно соединенные элемент ИЛИ, ключ, генератор импульсов соединены с соот ветствующим входом первого счетного tpиггepa, а выходы триггера зтравлени - с другим входом соответствующих элементов И и управл ющими входами ключа f 1j . Однако врем отработки возмущени на входе известного устройства зависит от уровн входного сигнала и ско рости его изменени , и при резком изменении уровн входного сигнала быстродействие устройства недостаточ но высокое. Цель изобретени - повышение быст родействи при резком изменении уров н входного сигнала. Поставленна цель достигаетс тем что в устройство регулировани уровн сигнала, содержащее последователь но соединенные источник сигнала, дискретный аттенюатор, четьфехполюсник , два пороговых элемента, включен ных параллельно к входу, два счетных триггера, дешифратор и усилители с исполнительными элементами, причем выходы первого счетного триггера под кпючены к дешифратору,.выходы порого вых элементов соединены с соответствующими входами триггера управлени . 1 выходы первого счетгого триггера и триггера управлени подключены к входам соответствуюЕцих элементов И-НЕ, включенных мезкду первым и вторым счетными триггерами, а выходы второго счетного триггера подключены к дешифратору, выходы пороговых элементов через один, вход соответствующих .элементов И, последовательно соединенные элемент ИЛИ, ключ, генератор импульсов соединены с соответствующим входом первого счетного триггера , а выходы триггера управлени с другим входом соответствующих элементов И и заправл ющими входами ключа , введены соединенные последовательно дополнительный порогоный элемент , вход которого соединен с выходом четырехполюсника, инвертор, первый дифференцирующий элемент, первый сумматор, другой вход которого соединен с выходом инвертора, и первый дополнительньй ключ, соединенные последовательно второй дифференцирующий элемент, вход которого соединен с выходом дополнительного порогового элемента, второй сумматор, другой вход которого соединен с выходом/дополнительного порогового элймента, и второй дополнительньй ключ, управл ющий вход генератора импульсов, выполненного с управл емой частотой следовани импульсов, соединен с выходами первого и второго дополнительных ключей, управл ющий вход каждого из которых соединен с соответствующим выходом триггера.управлени . На фиг. 1 представ-пена структурна электрическа схема устройства регулировани уровн сигнала; на фиг. 2 - временные диаграммы работы устройства. Устройство регулировани уровн сигнала содержит источник 1 сигнала, дискретный аттенюатор 2, четырехполюсник 3, пороговые элементы 4, первый счетный триггер 5, дешифратор 6, усилители 7, исполнительные элементы 8, элементы И-НЕ 9, второй счетный триггер 10, элементы И 11, элемент ИЛИ 12, ключ 13, генератор 14 импульсов , выполненньй с управл емой частотой следовани импульсов, триггер 15 .управлени , дополнительный пороговый элемент 16, инвертор 17, первый дифференцирующий элемент 18, первый сумматор 19, первый дополнительньй ключ 20, второй дифференцирующий элемент
21, второй сумматор 22, второй дополнительный ключ 23.
Устройство регулировани уровн сигнала работает следующим образом.
Предположим, что в исходном состо нии триггер 15 находитс в состо нии 01, второй счетный триггер 10 в состо нии 10, второй дополнительный ключ 23 включен, на входе дешифратора 6 срсто ние 0110, от которо- 10 го через усилители 7 срабатывают ис полнительные элементы 8, управл ющие затуханием дискретного аттенюатора 2, и сигнал источника 1 поступает на четырехполюсник 3 (например, приемник ) . При повышении уровн входного сигналанизкочастотный сигнал, обра зованный в результате детектировани в четырехполкх;нике 3 (детектор на фиг. 1 не показан), возрастает и вызывает срабатывание соответствую щего порогового элемента 4, положительные импульсы на выходе которого не вли ют на состо ние триггера 15, но проход т через соответствующие элемент И 11, элемент ИЛИ 12, ключ 13, запускают генератор 14. Сигнал с выхода четырехполюсника 3 (фиг.2 через дополнительньш пороговьш элемент 16 поступает также на один из входов второго сумматора 22 и через второй дифференцирующий элемент 21 на второй его вход, что позвол ет вырабатывать на выходе второго сумм тора 22 напр жение, завис щее как от величины рассогласовани ,, так и от скорости изменени рассогласовани (фиг. 2S) .. ,Этр напр жение через замкнутый ,второй дополнительньш ключ 23 посту пает на управл ющий вход генератора 14, при этом частота генератора 14также зависит от величины рассог ласовани и от скорости изменени рассогласовани (фиг. 2Ь). Выходные импульсы генератора 14 последовательно перевод т первый счетный .триггер 5 в состо ни 10 и 01. При воздействии первого импульса первый счетньй. триггер 5 пер ходит в состо ние 10, и нулевые потенциалы с вторых выходов триггер 15и первого счетного триггера 5 разрьшают цепи между первым и вторы
счетными триггерами 5 и 10 через соответствуюпщй элемент И-НЕ 9, а наличие нулевого потенциала на выходе другого элемента И-НЕ 9 переводит второй счетный триггер 10 в состо ние 01.
Отрицательные потенциалы с выходов первого и второго счетных триггеров 5 и 10 перевод т дешифратор 6 в состо ние 1001, соответствующее понижению уровн сигнала на входе и выходе четырехполюсника 3. При уменьшении входного сигнала сигнал на выходе четьфехполюсника 3 также уменьшаетс (фиг. 2а) и будет ниже порога срабатывани соответствующего порогового элемента 4, который .срабатывает и переводит триггер 15 в состо ние 01. При этом второй дополнительный ключ 23 размыкаетс , а первый дополнительный ключ 20 замыкаетс , сигнал с четьфехполюсника 3, пройд через дополнительный пороговый элемент 16 и инвертор 17, поступает на один из входов первого сумматора 19 и через первый дифференцирующий элемент 18 на второй его вход, что позвол ет вьфабатывать на выходе первого сумматора 19 напр жение , завис щее как от величины рассогласовани и от скорости изменени рассогласовани (фиг. 25). Это напр жение через первый дополнительный ключ 20 поступает на управл ющий вход генератора 14, при этом частота генератора 1.4 зависиткак от величины рассогласовани , так и от скорости изменений рассогласовани (фйг.2&), Изменение состо ни триггера 15 вызьшает изменение состо ний первого . и второго счетных триггеров 3 и 10. ; При этом сигнал на выходе четырехполюсника 3 увеличивг1етс до тех пор, пока он не будет находитьс в пределах , заданных уровн ми порогового напр жени . . Таким образом, скорость управлени дискретным аттенюатором 2 зависит как от велич №ы pa ccoглacoвaни так и от скорости изменени рассогласовани , что приводит к повышению быстродействи при резком изменении уровн входного сигнала.
-хС
-tl- SpTTTZr
а
S)
Claims (1)
- УСТРОЙСТВО РЕГУЛИРОВАНИЯ ·.' УРОВНЯ СИГНАЛА, по авт.св. № 496651, отличающееся тем, что, с целью повышения быстродействия при резком изменении уровня входного сигнала, в него введены соединенные последовательно дополнительный пороговый элемент, вход которого соединен с выходом четырехполюсника, инвертор, первый дифференцирующий элемент, первый сумматор, другой вход которого соединен с выходом инвертора, и первый дополнительный ключ, соединенные последовательно, второй дифференцирующий элемент, вход которого соединен с выходом дополнительного порогового элемента, второй сумматор, другой вход которого соединен с выходом дополнительного порогового элемента, и второй дополнительный ключ, управляющий вход генератора импульсов, выполненного с управляемой частотой следования импульсов, соединен с выходами первого и второго дополнительных ключей, управляющий вход каждого из которых соединен с соответствующим выходом триггера управления.SU η.. 11283711 1128371
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833671509A SU1128371A2 (ru) | 1983-10-25 | 1983-10-25 | Устройство регулировани уровн сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833671509A SU1128371A2 (ru) | 1983-10-25 | 1983-10-25 | Устройство регулировани уровн сигнала |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU496651 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1128371A2 true SU1128371A2 (ru) | 1984-12-07 |
Family
ID=21092471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833671509A SU1128371A2 (ru) | 1983-10-25 | 1983-10-25 | Устройство регулировани уровн сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1128371A2 (ru) |
-
1983
- 1983-10-25 SU SU833671509A patent/SU1128371A2/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 496651, кл. Н 03 G 3/20, 1974 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Turin | Signal design for sequential detection systems with feedback | |
US3437937A (en) | Digital squelch system | |
GB1505743A (en) | Universal logic gate | |
SU1128371A2 (ru) | Устройство регулировани уровн сигнала | |
GB664401A (en) | Improvements in thermionic valve circuits | |
US3735045A (en) | Frame synchronization system for a digital communication system | |
GB840501A (en) | System for the transmission of signals | |
SU1064218A1 (ru) | Устройство допускового контрол напр жени | |
JPS55120205A (en) | Loudness circuit device | |
US3433979A (en) | Majority power sensor | |
SU1670725A1 (ru) | Аттенюатор | |
US3510840A (en) | Parity determining circuit using a tandem arrangement of hybrid junctions | |
SU568191A1 (ru) | Устройство дл выделени м-последовательности | |
SU886226A1 (ru) | Пороговый элемент | |
SU1053115A1 (ru) | Квадратор | |
Kartsatos | N th order oscillations with middle terms of order N-2. | |
SU866485A1 (ru) | Компаратор дл устройств допускового контрол параметров электронных схем | |
SU758069A1 (ru) | Устройство для автоматического переключения пропорционально-дифференциальных регуляторов 1 | |
SU452811A1 (ru) | Устройство дл определени класса неисправностей в релейных структурах | |
SU1506572A1 (ru) | Имитатор телеграфных сигналов | |
SU805331A2 (ru) | Устройство дл моделировани работыСиСТЕМы СВ зи | |
JPS56164425A (en) | Bus driving circuit | |
SU1283986A2 (ru) | Устройство телеконтрол регенераторов линии св зи | |
SU687620A1 (ru) | Приемник дискретных сигналов | |
SU767779A1 (ru) | Устройство дл умножени |