SU1128270A1 - Множительное устройство - Google Patents

Множительное устройство Download PDF

Info

Publication number
SU1128270A1
SU1128270A1 SU802945034A SU2945034A SU1128270A1 SU 1128270 A1 SU1128270 A1 SU 1128270A1 SU 802945034 A SU802945034 A SU 802945034A SU 2945034 A SU2945034 A SU 2945034A SU 1128270 A1 SU1128270 A1 SU 1128270A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
voltage divider
resistors
Prior art date
Application number
SU802945034A
Other languages
English (en)
Inventor
Владимир Николаевич Бродовский
Владимир Серафимович Вилков
Дмитрий Михайлович Морозов
Владимир Соломонович Толмачев
Original Assignee
Предприятие П/Я В-8670
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8670 filed Critical Предприятие П/Я В-8670
Priority to SU802945034A priority Critical patent/SU1128270A1/ru
Application granted granted Critical
Publication of SU1128270A1 publication Critical patent/SU1128270A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Abstract

МНОЖИТЕЛЬНОЕ УСТРОЙСТВО содержащее выходной сукматор, входные операционные усилители срезисторами в цеп :: обратной св зи, вход первого операционного усилител  через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммировани  и вычитани , выход первого операционного усилител  соединен с вторыми входами блоков сумг-.ирований и вьиитани , вход второго ог&рационного усилител  через второй входной резистор соединен с вторым входом устройства и с третьими входами блоков . суммировани  и вычитани , выход второго операционного усилител  соединен с четвертыми входами блоков суммировани  и вьпитани , выходы блока суммировани  соединены с соответствующими входами первого блока вывыделени  модул , a выходы блока вычитани  - с соответствующими входами второго блока выделени  модул , выход которого через первый делитель напр жени  соединен с источником опорного напр жени ,- к которому подключен вход второго делител  напр жени , общие выводы к,ждой пары резисторов первого делител  напр жени  подключены к анодам соот- ветствующих диодов первой группы, общие выводы каждой пары резисторов второго делител  напр жени  подключены к катодам соответствуюг г щих диодов второй группы, отличающеес  тем, что, с целью упрощени , оно содержит третий делитель напр жени , включенный между источником опорного напр жени  и первым входом выходного сумматора , катод каждого диода первой группы соединен с общим вьгаодом соотto ветствующей пары резисторов второго 00 делител  напр жени , анод казКдого диода второй группы соединен с общим ю выводом соответствующей пары резис торов третьего делител  напр жени , первый и второй входы выходного cykматора св заны с выходами соответственно первого и второго блоков выделени  модул , выполненньк в виде преобразователей напр жение - ток, a выход второго делител  напр жени  соединен с шиной нулевого потенциала .

Description

Изобретение относитс  к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных устройствах. Известно множительное устройство , содержал;ее выходной сумматор, входные операционные усилители с. ре зисторами в цеп х обратной св зи, вход первого операционного усилител  через первый входной резистор соединен с первым входом устройства и с первьми входами блоков суммировани  и вычитани , выход первого операционного усилител  соедииен с вторыми входами блоков суммировани  и вычитани , вход второго операцион ного усилител  через второй вход-. ной резистор соединен с вторым входом устройства и с третьими входами блоков суммировани  и вычиг тани , выход второго операционного усилител  соединен с четвертыми вхо дами блоков суммировани  и вычитани , выходы блока суммировани  соед нены с соответствующими входами пер вого блока вьщелени  модул , а выходы блока вычитани  - с соответствующими входами второго блока выделен11  модул , причем выходы блоко выделени  модул  через соответствую щие нелинейные функциональные преобразователи соединены соответствен но с первым и вторым входами выходного сумматора. В данном множительном устройстве может быть использован известный нелинейный функциональный преобразо ватель, воспроизвод щий квадратичную зависимость выходного напр жени  от входного и построенный на ре зистивньгх .делител х напр жени , под ключенных к источнику опорного напр жени , и диодах QJ И Наиболее близким к изобретению по технической сущности и Достигаемому результату  вл етс  множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цеп х обратной св зи, вход первого операционно го усилител  через первый входной резистор соединен с первым входом у ройства и с первыми входами блоков суммировани  и вычитани j выход пер вого операционного усилител  соединен с вторыми входами блоков сукмир вани  и вычитани , вход второго опе рационного усилител  через второй . входной резистор соединен с вторым входом устройства и с третьими входами блоков суммировани  и вычитани , выход второго операционного ycилиfeл  соединен с четвертыми входами блоков суммировани  и вычитани , выходы блока суммировани  соединены с соответствующими входами первого блока вьщелени  модул , а выходы блока вычитани  - с соответствующими входами второго блока выделени  модул , выход которого через первый делитель напр жени  соединен с источником опорного напр жени , к которому подключен вход второго делител  напр жени , общие вьшоды каждой пары резисторов первого делител  напр жени  подключены к анодам соответствук цих диодов первой г. уппы, общие выводы каждой пары резисторов второго делител  напр жени  подключены .к катодам соответствующих диодов второй группы з . Недостатком известш 1х множительных устройств  вл етс  сложность схемы и использование двух источников опорного напр жени . Целью изобретени   вл етс  упрощение устройства. Эта цель достигаетс  тем, что множительное устройство, содержащее выходной сумматор, входные операционные усилители с резисторами в цеп х обратной св зи, вход первого операционного усилител  через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммировани  и вычитани , выход первого операционного усилител  соединен с вторыми входами блоков суммировани  и вычитани , вход второго операционного усилител  через второй входной резистор соединен с вторым входом устройства и с третьими входами блоков суммировани  и вычитани  выход второго опера-, ционного усилител  соединен с.четвертыми входами блоков суммировани  и вычитани , выходы блока суммировани  соединены с соответствующими входами первого блока вьщелени  модул , а выходы блока вычитани  - с соответствующими входами второго блока выделени  модул , выход которого через первый делитель напр жени  соединен с источником опорного напр жени , к которому подключен вход второго делител  напр жени , общие выводы каждой пары резисторов первого 3 делител  напр жени  дам соответствующих .группы, общие вьшоды каждой пары резисторов второго делител  напр жени  подключены к -катодам соответствующих диодов второй группы, также содержит третий делитель напр жени , включенный между источником опорного напр жени  и первым входом выходного сумматора, катод каждого диода первой группы соединен с общим вьшодом соответствующей пары резисторов второго делител  напр жени , анод каждого диода второй группы соединен с общим выводом соответствующей пары резисторов третьего делител  напр жени , первый и второй входы выходного сум матора св заны с выходами соответственно первого и второго блоков выделени  модул ,.выполненных в вид преобразователей напр жение - ток, а выход второго делител  напр жени  соединен с шиной нулевого потенциала . На чертеже приведена схема множительного устройства. Устройство содержит выходной сумматор 1,.входные операционные усилители 2 и 3 с резисторами 4 и 5 в цеп х обратной св зи. Вход первого операционного усилител  2 через первый входной резистор 6 соединен с первым входом 7 устройства и первыми входами блоков суммировани  и вычитани  9. Выход первого операционного усилител  2 соединен с вто рыми входами блоков суммировани  8 и вычитани  9. Вход второго операционного усилител  3 через второй входной резистор 10 соединен с вторым входом 11 устройства и с третьими )эходами блоков суммировани  8 и вычитани  9, а выход усилител  3 соединен с четвертыми входами блоков суммировани  8 и вьмитани  9. Выходы блока 8 суммировани  соединены с входами первого блока 12 выделени  модул , а выходы блока 9 вы читани  - с соответствующими входам второго блока 13 выделени  модул , выхоЬ, которого через первый делитель 14 напр жени  соединен с источ ником Г5 опорного напр жени , к которому подключен вход второго делител  16 напр жени . Общие каждой пары резисторов 17.О-17.и первого дрлител  14 подключены к ан дам соответствующих диодов 18.1-18. . ,1128270 подключен к ано- а общие вьюоды каждой пары рёзисдиодов первой j торов 19.0-19, м второго делител  16 подключены к катддам соответствующих диодов 20.1-20.h. Устройство также содержит третий делитель 21 напр жени , включенный между источником 15 опорного напр жени  и первьв входом вькодного сумматора 1. Резисторы этого делител  напр жени  обозначены 22.0-22.П. Блок 8 суммировани  содержит масщтабные резисторы 23-26, а блок 9 вычитани  - масштабные резисторы 2730 . Блоки 12 и 13 вьщелени  модул  выполнены в виде преобразователей напр жение - ток на транзисторах 31 и 32, 33 и 34 соответственно. Множительное устройство работает с следующим образом. При одинаковой величине сопротивлений масштабных резисторов 23-30, равной Rgt , коллекторый ток транзисторов 33 и 34 определ етс  выражением (UexO - Ujjij) i. - п- ---, ВХ а коллекторный ток транзисторов 31 и 32 - вьфажением ( иу,) Сопротивлени  резисторов 19.0-19.П делител  16 напр жени  выбраны так, чтобы выполн лось соотношение г/ i . г, (3) где i, - номер резистора, делител  16, а г - сопротивление резистора 19.1. Если ток, протекающий через делитель 16, обозначи.ъ Irf-, то на каждом из его резисторов будет падать напр жение, i Ь и,- Ig . г; 1 Y При зтом приращение напр жени  на каждом резисторе UU , -Ui Ig- г - const (5) Делители 14 и 21 состо т из одинаковых , последовательно соединенных резисторов, сопротивление которых равно R.R при i 1,2,...,п, а R R/2. При 1| 12 О все диоды 18.118 .Ш и 20.1-20. И открыты. Если пренебречь падением напр жени  на открытых диодах, то через каждый резистор делителей 14 и 21 протекает ток - -Ч I )/ у )П) -, где 1 в через любой диод - I const. (6) Г-г Через резисторы 17.0 и 22.0 ток ие протекает, поэтому на входах вы ходиого сумматора 1 одинаковые потё.нциалы равные 1лгГ,ф, а напр жеше на выходе равно нулю. Величи на CQ сопротивлени  резистЬра 19 выбрана такой, что % где и - максимальное выходное на пр жение сумматора I. . Диоды 18 и 20 вместе с делител  ми 14, 16 и 21 образуют диодный функциональный преобразователь, ре лизующий кусочно-линейную аппрокси мацию функции. - К I П., - и мвм где и и Uj2 - нап р псени  вход выходного сумматора I, а масштабный размерный коэффициент М- , Ток через делитель 16 должен быть 9| |брац ,много больше рабочих 0 токов л, и Л, с целью стабилизации потенциалов узлов делител  16, задающих точки излома аппроксимирую-. щей ломаной. - На выходе сумматора Г выходное напр жение равно выц- - ,. - ,. ,--jj. Дл  четырехквадрантного перемножени  используетс  один источник опорного напр жени  и один делитель напр жени , задающий потенциалы точек излома аппроксимирующей ломаной . Смена величины коэффициента передачи преобразовател  происходит при равенстве потенциалов одноиненных точек соединени  резисторов делителей 14 и 21 и узлов делител  16, когда ток и напр жение на диоде, соедин ющем соответствующие точки, становитс  равным нулю. Упрощение предлагаемого множительного устройства достигаетс  за счет использовани  в нем лишь одного источника опорного напр жени  и уменьшени  количества делителей напр жени .

Claims (1)

  1. МНОЖИТЕЛЬНОЕ УСТРОЙСТВО содержащее выходной сумматор, входные операционные усилители с резисторами в цепях обратной связи, вход первого операционного усилителя через первый входной резистор соединен с первым входом устройства и с первыми входами блоков суммирования и вычитания, выход первого операционного усилителя соединен с вторыми входами блоков суммирований и вычитания, вход второго операционного усилителя через второй входной резистор соединен с вторым входом устройства и с третьими входами блоков , суммирования и вычитания, выход второго операционного усилителя соединен с четвертыми входами блоков суммирования и вычитания, выходы блока суммирования соединены с соответствующими входами первого блока вывыделения модуля, а выходы блока вычитания - с соответствующими входами второго блока выделения модуля, выход которого через первый делитель напряжения соединен с источником опорного напряжения, к которому подключен вход второго делителя напря* жения, общие выводы каждой пары резисторов первого делителя напряжения подключены к анодам соот- ветствующих диодов первой группы, общие выводы каждой пары резисторов второго делителя напряжения подключены к катодам соответствуюг щих диодов второй группы, отличающееся тем, что, с целью упрощения, оно содержит третий делитель напряжения, включенный между источником опорного напряжения и первым входом выходного сумматора, катод каждого диода первой •группы соединен с общим выводом соответствующей пары резисторов второго делителя напряжения, анод каждого диода второй группы соединен с общим выводом соответствующей пары резисторов третьего делителя напряжения, первый и второй входы выходного сумматора связаны с выходами соответственно первого и второго блоков выделения модуля, выполненных в виде преобразователей напряжение - ток, а выход второго делителя напряжения соединен с шиной нулевого потенциала.
    . SU η., 1128270
    1 128270
SU802945034A 1980-06-23 1980-06-23 Множительное устройство SU1128270A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802945034A SU1128270A1 (ru) 1980-06-23 1980-06-23 Множительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802945034A SU1128270A1 (ru) 1980-06-23 1980-06-23 Множительное устройство

Publications (1)

Publication Number Publication Date
SU1128270A1 true SU1128270A1 (ru) 1984-12-07

Family

ID=20903871

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802945034A SU1128270A1 (ru) 1980-06-23 1980-06-23 Множительное устройство

Country Status (1)

Country Link
SU (1) SU1128270A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Коган В.Я. Электронные моделирующие устройства и их применение дл исследовани систем автоматического регулировани . М., Госиздат физико-математической литературы, 1959, с. 274, р.. 141 . 2.Патент US № 3523195, кл. 307-229, опублик. 1970. 3.Техническое описание АВК-32. Блок БП-33. ПТЗ.073.036-07(ТО) (прототип).. *

Similar Documents

Publication Publication Date Title
SU1128270A1 (ru) Множительное устройство
CA1046585A (en) Single phase multi-wire electronic kwh meter
GB817901A (en) Electronic switches and analogue computers incorporating the same
GB941351A (en) Improvements in or relating to circuit arrangements for the conversion of analogue values into binary numbers
SU794640A1 (ru) Диодный функциональный преобразова-ТЕль
US3354299A (en) Analog function generator
SU957229A1 (ru) Функциональный преобразователь
SU1283802A1 (ru) Устройство дл извлечени квадратного корн
SU1543425A1 (ru) Логарифмическое вычислительное устройство
SU1014102A1 (ru) Двухканальный генератор импульсов тока
RU1826070C (ru) Магазин сопротивлени и проводимости
SU993286A1 (ru) Функциональный преобразователь
SU879482A1 (ru) Преобразователь ток-напр жение
SU834718A2 (ru) Устройство дл вычислени логариф-MA ОТНОшЕНи дВуХ НАпР жЕНий
SU1444831A1 (ru) Делитель напр жени
SU1019560A1 (ru) Двухканальный генератор импульсов напр жени
SU118053A2 (ru) Нелинейный функциональный преобразователь
SU983721A1 (ru) Диодный функциональный преобразователь
SU982019A1 (ru) Устройство дл извлечени квадратного корн из суммы квадратов двух напр жений
SU855952A1 (ru) Ячейка укорочени длительности импульсов
SU721834A1 (ru) Диодный функциональный преобразователь
SU1282163A1 (ru) Вычислительное устройство
SU737845A1 (ru) Преобразователь ток-напр жение
SU1043683A1 (ru) Устройство дл воспроизведени зависимости коэффициента трени от продолжительности периодов поко и движени элементов пар трени
SU1193771A1 (ru) Усилительное устройство