SU1117853A1 - Устройство дл воспроизведени фазомодулированного сигнала - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФАЗОМОДУЛИРОВАННОГО СИГНАЛА, содержащее усилитель воспроизведени , первую пересчетную , первый формирователь импульсов и последовательно соединенные первый триггер , первый элемент И, первый элемент ИДИ и первый счетчик импульсов, генератор импульсов, выход которого подключен к входу делител  частоты и первому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к соответствующе му входу первого счетчика импульсов, второй вход второго элемента ИЛИ соединен с выходом третьего элемента И, дешифратор, одни входы которого соединены с выходами первого счетчика импульсов, а выход - с первыми входами первого и второго триггеров, отличающеес  тем, что, с целью повышени  помехоустойчивости, в него введены три дополнительных элемента ИЛИ, втора  пересчетна  схема, два дополнительных триггера, два регистра, второй и третий формирователи импульсов, п ть доподнительных элементов И, элемент НЕ-И и второй счетчик импульсов, выходы которого подключены к входам первого регистра, выходы которого соединены с входами второго регистра, выходы которого подключены к другим входам дешифратора, при этом выход усилител  воспроизведени  соединен с входом первого формировател  импульсов , выходы которого подключены к входам дополнительного элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и первыми входами первого дополнительного элемента И и элемента НЕ-И, вторые . входы которых соединены с первым входом второго дополнительного элеi мента И, выходом второго формировател  импульсов и вторым входом пер (Л вого элемента ИЛИ, третий вход которого соединен с первым входом первого триггера, второй вход которого соединен с вторым входом второго , триггера, выход которого подключен к входу второго формировател  импульсов , выход второго дополнительного элемента И подключен к первому входу I первой пересчетной схемы, выход кооо торой соединен с первым входом втоО1 рого дополнительного элемента ШЩ, 00 выход которого подключен к первому входу второй пересчетной схемы, выход которой соединен с первым входом третьего дополнительного элемента И, соответствующим входом второго регистра и первым входом третьего дополнительного элемента ИЛИ, второй вход которого соединен с вторыми входами пересчетных схем, первым входом первого дополнительного триггера и выходом четвертого дополнительного элемента И, к первому входу которого

Description

. 11

подключен выход третьего формировател  импульсов, к входу которого подключен выход второго дополнительного триггера, входы которого соединены с выходами элемента НЕ-И, первого дополнительного элемента И и вторым входом четвертого дополнительного элемента И, третий вход которого соединен с первым входом п того дополнительного Элемента и и первым ВЫХО-дом первого дополнительного триггера, второй выход которого подключен к вторым входам второго дополнительного элемента И и третьего дополнительного элемента И, выход которого подключен к второму входу первого дополни7853

тельного триггера, а ВЕЯХОД первого дополнительного элемента ИЛИ соединен с соответствующим входом первого регистра и вторым входом п того дополнительного элемента И, выход которого подключен к второму входу второго дополнительного элемента ИЛИ, причем выход третьего дополнительного элемента ИЛИ подключен к первому входу второго счетчика импульсов, второй вход которого соединен с выходом делител  частоты и первым входом третьего элемента И, к второму входу которого подключен второй выход первого триггера,первый выход которого соединен с вторым входом второго элемента И.

Изобретение относитс  к радиотехнике и может использоватьс  в системах воспроизведени  фазомодулированного сигнала.

Наиболее близким техническим решением к изобретению  вл етс  устройство- дл  воспроизведени  фазомодулированного сигнала, содержащее усилитель воспроизведени , первую пересчетную схему, первый формирователь импульсов и последовательно соединенные первый триггер, первый элемент И, первый элемент ИЛИ и первый счетчик импульсов, генератор импульсов, выход которого подключен к входу делител  частоты и первому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к соответствующему входу первого счетчика импульсов, второй вход второго элемента ИЛИ соединен с выходом третьего элемента И, дешифратор, одни входы которого соединены с выходами первого счетчика импульсов, А выход - с первыми входами первого и второго триггеров ij .

Однако в известном устройстве недостаточна  помехоустойчивость.

Цель изобретени  - повьппение помехоустойчивости .

Дп  достижени  поставленной цель в устройство дл  воспроизведени  фазомодулироваиного сигнала, содержащее усилитель воспроизведени ,первую пересчетную схему, первый формирователь импульсов и последовательно соединенные первый триггер,первый элемент И, первый элемент ИЛИ и первый счетчик импульсов, генератор импульсов , выход которого подключен к входу делител  частоты и первому входу второго элемента И, выход которого соединен с первым входо второго элемента ИЛИ, выход которого подключен к соответствующему входу первого счетчика импульсов, второй вход второго элемента ИЛИ соединен с выходом третьего элемента И, дешифратор , одни входы которого соединены с выходами первого счетчика импульсов , а выход - с первыми входами первого и второго триггеров, введены три дополнительных элемента ИЛИ,втора  пе13есчетна  схема, два дополнительных триггера, два регистра, второй и третий формирователи импульсов , п ть дополнительных элементов И, элемент НЕ-И и второй счетчик импульсов , вьгходы которого подключены к входам первого регистра, выходы которого соединены с входами второго регистра, вьгходы которого подключены к другим входам дешифратора, при этом выход усилител  воспроизведени  соединен с входом первого формировател  импульсов, выходы которого подключены к входам первого дополнитель3 II

ного элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и первыми входами первого дополнительного элемента И и элемента НЕ-И, вторые входы которьгх соединены с первым входом второго дополнительного элемента И, выходом второго формировател  импульсов и вторым входом первого элемента ИЛИ ,третий вход которого соединен с первым входом первого триггера, второй вход которого соединен с вторым входом второго триггера, выход которого подключен к входу второго формировате- . л  импульсов, выход второго дополнительного элемента И подключен к первому входу первой пересчетной схемы, выход которой соединен с первым входом второго дополнительного элемента ИЛИ, выход которого подключен к первому входу второй пересчетной схемы, выход которой соединен с первым входом третьего дополнительного элемента И, соответствующим входом второго регистра и первым входом третьего дополнительного элемента ИЛИ, второй вход которого соединен с вторыми входами переучетных схем, первым входом первого дополнительного триггера и выходом четвертого дополнительного .элемента И, к первому входу которого подключенвыход третьего формировател  импульсов, к входу которого подключен выход второго дополнительного триггера, входы которого соединены с выходами элемента НЕ-И, первого дополнительного элемента И и вторым входом четвертого дополнительного элемента И,, третий йход которого соединен с первым входом п того дополнительного элемента И и первым выходом первого дополнительного триггера , второй выход которого подключен к вторым входам второго дополнительного элемента И и третьего до- полнительного элемента И, выход которого подключен к второму входу первого дополнительного триггера, а выход первого дополнительного, элемента ИЛИ соединен с соответствукшщм входом первого регистра и вторым входом п того дополнительного элемента И, выход которого подключен к второму входу второго дополнительного элемента ИЛИ, причем выход .третьего допол-, нительного элемента ИЛИ подключен к первому входу второго счетчика импуль сов, второй вход которого соединен

53 , .

с выходом делител  частоты и первым входом третьего элемента И, к второму входу которого подключен второй выход первого триггера, первы выход которого соединен с вторым входом второго элемента И.

На чертеже изображена структурна  электрическа  схема предлагаемого устройства,

Устройство дл  воспроизведени  фазоМодУлйрованного- сигнала содержит усилитель 1 воспроизведени , первый 2, второй 3 и третий 4 формирователи импульсов, первый 5 -и второй 6

элементы ИЛИ, первый 7, второй 8 и третий 9 дополнительные элементы ИЛИ, первый 10, второй 11 и третий 12 элементы И, первый 13, второй 14, третий 15, четвертый 16 и п тый 17

дополнительные элементы И,элемент НЕ-И 18, первый 19 и второй 20 счетчики , генератор 21 импульсов, делитель 22 частоты, регистры 23 и 24, -дешифратор 25, первый 26 и второй

27 триггеры, первый 28 и второй 29 дополнительные триггеры, первую 30 и вторую 31 пересчетную схемы.

Устройство работает следующим образом.

Г фровые данные на магнитный носитель записываютс  кодовыми группами с паузами, которые заполн ютс  колебанием с частотЬй, в два раза меньшей тактовой частоты записи. Воспроизведенный сигнал поступает на вход усилител  1 и далее - на формирователь 2, который формирует импульсы при пиковых значени х сигнала. Позтому на. выходе дополнительного эле-

мента ИЛИ 7 в паузах имеютс  импульсы , частота которых в два раза мень ше тактовой частотызаписи .данных в кодовых группах. Обнаружение нача ла кодовой группы приводитс  при поп

мощи элемента НЕ-И-18, дополнительного элемента И 13, дополнительного триггера 29, формировател  4 импульсов и дополнительного элемента И 16 при том условии, что два выходных

синхронизирующих импульса на выходной шине 32 подр д совпадают во времени со сформированными из ёоспроиз веденного сигнала импульсами с выхо-i да дополнительного элемента ИЛИ 7.

При выполнёнин этого услови  импульс формировател  4 совпадает во времени с импульсои с выхода дополнитель ного элемента И 13 и дополнительный $ I триггер 28 через дополнительный элемент И I6 устанавливаетс  в единично состо ние, чем фиксируетс  начало кодовой группы.,При этом закрываетс  дополнительный элемент И 17, закрыва  проход импульсов с выхода дополнительного элемента ИЛИ 7 на перё четную схему 31, и открываетс  допол нительный элемент И 14 дл  прохождени  синхронизирующих импульсов На пересчетную схему 31 через пересчет-г ную схему 30, предварительно установ ленную в исходное состо ние. Если обнаружение начала кодовой группы произведено после срабатывани  перес четной схемы 31, то в регистре 24 находитс  опорный код, согласно значению которого производитс  формирование стробирукщего потенциала воспроизведенного Сигнала. Опорньй код в паузах определ етс  следующим образом. Импульсы с генератора 21 через делитель 22 поступают на счетный вход счетчика 20, который подсчитывает их количество в течение времени, задаваемого пересчетной схемой 31, путем подсчета числа импульсов с выхода дополнительного элемента ШШ 7. При этом каждым воспроизведенным импульсом производитс  передача кода счетчика 20 в регистр 23, а при срабатьгоании пересчетной схемы 31 - передача кода регистра 23 в регистр 24 Таким образом, при каждом срабатывании пересчетной схемы 31 код начала формировани  стробирующего импульса передаётс  в регистр 24, соединенный с дешифратором 25. Аналогично опорный код определ етс  и при воспроизведении кодового сигнала с той разницей , что пересчетиа  схема 31 подсчитывает выходные синхронизирук цие импульсы через пересчетную схему 30, коэффициент пересчета которой равен двум. Синхронизируницие импульсы вьщел ютс  из воспроизводимого сигнала сле дующим- образом. Сформированные из воспроизводимого сигнала импульсы собираютс  допол нительным элементом ИЛИ 7 и ло.ступают на элемент И 10, второй вход торого подключен к триггеру 26. В начале тактового периода триггер 26 находитс  в нулевом состо нии , поэтому импульсы с генератора 21 через делитель 22, элемент И 12 и элемент ИЛИ 6 поступают на счетный вход регистра 24, при этом срабатывает дешифратор 25, импульс с выхода которого опрокидывает триггеры 26 и 27. При этом дополнительньй элемент И 12 закрываетс , а элемент И II открываетс , и далее счетчик 19 подсчитывает импульсы непосредственно с выхода генератора 21. Импульс с дополнительного элемента ИЛИ 7, соответствующий тактовому сигналу, проходит через элемент И 10. производит установку исходного состо ни  счетчика 19 и опрокидывает триггеры 26 и 27. При этом формирователь 3 формирует вькодной синхронизирующий импульс, который через дополнительный элемент И 14 поступает на пересчетные схемы 30 и 31. Таким образом, устройство работает до подсчета пересчетными схемами 30 и 31 количества импульсов, равного числу разр дов кодовой группы. При срабатывании пересчетной схемы 31 дополнительный триггер 28 и счетчик 20 устанавливаютс  в исходное состо ние , а также производитс  прием кода из регистра 23 в регистр 24. Описанньм образом в паузе между кодовыми группами определ етс  новое значение опорного кода, которое при срабатывании пересчетной схемы 31 передаетс  в регистр 24. При выпадени х сигнала производитс  регенераци  синхронизирующих импульсов триггером 27, который срабатывает два раза за тактовый период за счет того, что счетчик 19 подсчитывает импульсы непосредстРвённо с генератора 21. Таким образом, обеспечиваетс  определение начала кодовых групп по частотным, а не амплитудным параметрам сигнала, осуществл етс  непрёрьшное слежение за изменением скорости движени ; носител  путем определени  опорного кода и в паузах между кодовыми группами, что обеспечивает повышение помехоустойчивости.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФАЗОМОДУЛИРОВАННОГО СИГНАЛА, содержащее усилитель воспроизведения, первую пересчетную схему, первый формирователь импульсов и последовательно соединенные первый триггер, первый элемент И, первый элемент ИЛИ и первый счетчик импульсов, генератор импульсов, выход которого подключен к входу делителя частоты и первому входу второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к соответствующему входу первого счетчика импульсов, второй вход второго элемента ИЛИ соединен с выходом третьего 'элемента И, дешифратор, одни входы которого соединены с выходами первого счетчика импульсов, а выход - с первыми входами первого и второго триггеров, отличающееся тем, что, с целью повышения помехоустойчивости, ^; в него введены три дополнительных элемента ИЛИ, вторая пересчетная схема, два дополнительных триггера, два регистра, второй и третий формирователи импульсов, пять дополнительных элементов И, элемент НЕ-И и второй счетчик Импульсов, выходы которого подключены к входам первого регистра, выходы которого соединены с входами второго регистра, выходы которого подключены к другим входам дешифратора, при этом выход усилителя воспроизведения соединен с входом первого формирователя импульсов, выходы которого подключены к входам дополнительного элемента ИЛИ, выход которого соединен с вторым входом первого элемента И и первыми входами первого дополнительного элемента И и элемента НЕ-И, вторые j входы которых соединены с первым входом второго доволнительного элемента И, выходом второго формирова- 9 теля импульсов и вторым входом первого элемента ИЛИ, третий вход которого соединен с первым входом первого триггера, второй вход которого !соединен с вторым входом второго , триггера, выход которого подключен к входу второго формирователя импульсов, выход второго дополнительного элемента И подключен к первому входу :первой пересчетной схемы, выход которой соединен с первым входом второго дополнительного элемента ИЛИ, выход которого подключен к первому входу второй пересчетной схемы, выход которой соединен с первым входом третьего дополнительного элемента И, соответствующим входом второго ’ регистра и первым входом третьего дополнительного элемента ИЛИ, второй вход которого соединен с вторыми входами пересчетных схем, первым входом первого дополнительного триггера и выходом четвертого дополнительного элемента И, к первому входу которого

   SU .,„1117853

   1 117853 подключен выход третьего формирователя импульсов, к входу которого подключен выход второго дополнительного триггера, входы которого соединены с выходами элемента НЕ-И, первого дополнительного элемента И и вторым входом четвертого дополнительного элемента И, третий вход которого соединен; с первым входом пятого дополнительного Элемента и и первым выходом первого дополнительного триггера, второй выход которого подключен к вторым входам второго дополнительного элемента И и третьего дополнительного элемента И, выход которого подключен к второму входу первого дополни тельного триггера, а выход первого дополнительного элемента ИЛИ соединен с соответствующим входом первого регистра и вторым входом пятого дополнительного элемента И, выход которого подключен к второму входу второго дополнительного элемента ИЛИ, причем выход третьего дополнительного элемента ИЛИ подключен к первому входу второго счетчика импульсов, второй вход которого соединен с выходом делителя частоты и первым входом третьего элемента И, к второму входу которого подключен второй выход первого триггера,первый выход которого соединен с вторым входом второго элемента И.