SU1113813A1 - Function generator with analog-to-digital converting unit - Google Patents
Function generator with analog-to-digital converting unit Download PDFInfo
- Publication number
- SU1113813A1 SU1113813A1 SU833593316A SU3593316A SU1113813A1 SU 1113813 A1 SU1113813 A1 SU 1113813A1 SU 833593316 A SU833593316 A SU 833593316A SU 3593316 A SU3593316 A SU 3593316A SU 1113813 A1 SU1113813 A1 SU 1113813A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- outputs
- signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
счетчика, а выходом - к входу управлени реверсом второго счетчика, причем первый сигнальный вход первого мультиплексора соединен с вторьм сигнальным входом второго мультиплексора выход второго тактового генератора подключен к счетному входу третьего счетчика, соединенного выходами разр дов с информационными входами регистра, а входом обнулени - с управл ющим входом второго тактового генератора и-первым выходом триггераthe counter and the output to the control input of the reverse of the second counter; the first signal input of the first multiplexer is connected to the second signal input of the second multiplexer; the output of the second clock generator is connected to the counting input of the third counter connected by the outputs of bits to the information inputs of the register, and the zero input - from the control input of the second clock generator and the first trigger output
1313
управлени , подключенного вторым выходом к стробирующему входу триггера пол рности, соединенного информационным входом с выходом неинвертируюцего операционного усилител , а выход ограничител через третий масштаб й резистор подключен к выходу третьего ключа, соединенного информационным входом с входом инвертирующего интегратора, а утфавл кхц м входом - с входом порогового блока .control connected to the gate input of the polarity trigger connected to the information input to the output of a non-inverting operational amplifier, and the output of the limiter through the third scale resistor connected to the output of the third key connected to the input of the inverting integrator, and the output of the inverter integrator input threshold block.
Изобретение относитс к автоматике и вычислительной технике, в частности к преобразовател м аналоговой величины в код, предназначенным дл компенсации нелинейности измерительных датчиков. Известен функциональный аналогоцифровой преобразователь, содержащий интегратор, ключи, источники опорных напр жений, компаратор, логический блок, сумматоры переключатель, инвертор , и масштабный блок tl3. Известен также функциональный ана лого-цифровой преобразователь, содер жащий интегратор, ключи, масштабные резисторы, источник опорного напр же ни , триггер, токовый генератор, счетчик и компаратор 2. . Общие недостатки зтих преобразователей - пониженна точность и ограни ченна область применени . Наиболее близким к изобретению вл етс функциональный аналого-цифровой преобразователь, содержащий регистр, выходы которого вл ютс вы ходами преобразовател , а вход-управ лени записью соединен с выходом порогового блока, подключенного входом к входу ограничител и выходу неинвертирующего операционного усилител , соединенного входом с выходом инвертирующего интегратора, вход которого подключен к выходам первого и второго ключей, информационный вход первого ключа через первый масштабный резистор соединен с входом преобразовател , информационный вход второго клю(ча подключен к первому выводу второго масштабного резистора , а управл ющие входы первого и второго ключей соединены соответственно с первым и вторым выходами триггера управлени , подключенного счетным входом к выходу старшего разр да первого счетчика, соединенного счетным входом с выходом переноса второго счетчика, подключенного счетным входом к выходу первого тактового генератора, и источник опорного сигнала, содержащий узел формировани производной, группу потенциометров и два мультиплексора, причем узел формировани производной выходом соединен с вторым выводом второго масштабного резистора, управл ющими входами - с выхода| б1 разр дов второго счетчика , а аналоговыми входами - с выходами первого и второго мультиплексоров , управл ющие входы которых подключены к выходам разр дов первого счетчика, причем каждый потенциометр группы соединен первым и вторым выводами с выходом ограничител и шиной общего потенциала преобразовател соответственно, вывод подвижного контакта каждого i-го (1 i 4 п -1. где п- количество потенциометров в труппе) потенциометра группы подключен к (i + 1)-му сигнальному входу первого мультиплексора и к i -му сигнальному входу второго мультиплексора , а вывод подвижного контакта 1 -го потенциометра группы соединен с 1 -м сигнальным входом второго мультиплексора, причем информационные 3 входы регистра соединены с выходами первого и второго счетчиков ЗЗ. Недостаток преобразовател - пониженна точность из-за невозможности автоматической установки значени параболической составл ющей на первом интервале аппроксимации, а также из-за включени между выходом ограни чител и входом неинвертирующего интегратора источника опорного сигнала коэффициент передачи которого может быть существенно меньше единицы,что снижает глубину отрицательной обратной св зи в уравновешенном режиме. Кроме этого, преобразователь не позвол ет осу чествить вывод информации непосредственно в единицах измере .ни и не имеет индикации пол рности преобразуемого сигнала, что ограничи вает область его применени . Цель изобретени - повышение точ . ности преобразовател и расширение области его применени . Поставленна цель достигаетс тем что в функциональный аналого-цифрово преобразователь, содержащий регистр выходы которого вл ютс выходами преобразовател , а вход управлени записью соединен с выходом порогово го блока, .подключенного входом к вхо ду ограничител и выходу неинверти рующего операционного усилител , сое диненного входом с выходом инвертирующего интегратора, вход которого подключен к выходам первого и второго ключей, информационный вход перво го ключа через первый масштабный резистор соединен с входом преобразова тел , информационр1ый вход второго ключа подключен к первому выводу вто рого масштабного резистора, а управл ющие входы первого и второго ключей соединены соответственгю с первы и вторым выходами триггера управле-. ни , подключенного счетным входом к выходу старшего разр да первого счет чика, соединенного счетнь(м входом с выходом переноса второго счетчика, подключенного счетным входом к выходу , первого тактового генератора, и источник опорного сигнала, содержащий узел формировани производной, группу потенциометров и два мультиплексора , причем узел формировани производной выходом соединен с вторы выводом второго масштабного резистора , управл ющими входами - с выходам 13 разр дов второго счетчика, а аналоговыми входами - с выходами первого и второго мультиплексоров, управл ющие входы которых подключены к выходам разр дов первого счетчика, причем каждый потенциометр группы соединен первым и вторым выводами с выходом ограничител и шиной общего потенциала преобразовател соответственно, вывод подвижного контакта каждого i-ro (1 1 п - 1, где п - количестЬо потенциометров в группе) потенциометра группы подключен к (i + 1)-му сигнальному входу первого мультиплексора и к i-му сигнальному входу второго мультиплексора, а вывод подвижного контакта п -го потенциометра группы соединен с п-м сигнальным входом второго мультиплексора, дополнительно введены третий счетчик, второй тактовый генератор, третий ключ, триггер пол рности, третий масштабный резистор и дешифратор, подключенный входами к выходам разр дов первого счетчика, а выходом - к входу управлени реверсом второго счетчика, причем первый сигнальный вход первого мультиплексора соединен с вторым сигнальным входом второго мультиплексора , выход второго тактового генератора подключен к счетному входу третьего счетчика, соединенного вькодами разр дов с информационными входами регистра, а входом обнулени - с управл ющим входом второго тактового генератора и первым выходом триггера управлени подключенного вторым выходом к стробируюшему входу триггера пол рности, соединенного информационным входом с выходом, неинвертирующего операционного усилител , а выход ограничител через третий масштабный резистор под ключен к выходу третьего ключа, соединенного информационным входом с входом инвертирующего интегратора, а управл ющим входом - с выходом порогового блока. На фиг. 1 изображена блок-схема предлагаемого функционального аналого-цифрового преобразовател ,на фиг. 2 - функциональна схема источника опорного сигнала, на фиг. 3 - схема второго тактового генератора. Функциональный аналого- цифровой преобразователь (фиг. 1) содержит первый и второй масштабные резисторы 1 и 2, первый и второй ключи 3 s t и 4, инвертирующий интегратор 5. третий ключ 6, третий масштабнь резистор 7, неинвертирующий операционный усилитель 8, пороговый блок 9, триггер 10 управлени , ограничитель 11, источник 12 опорного сигнала, первый и второй счетчики 13 и 14, дешифратор 15, первый тактовый генератор 16, третий счетчик 17, второй тактовый генератор 18, триггер 19;пол рности и регистр 20. Источник 12 опорного сигнала (фиг.. 2) содержит первый мультиплексор 21, группу 22 потенциометров, второй мультиплек сор 23 и узел 24 формировани производной . Регистр 20, выходы которого вл ютс выхода1«1 преобразовани , соединен входом управлени записью с выходом порогового блока 9, подклю ченного входом к входу ограничител 11 и выходу операционного усилител 8. Вход усилител 8 соединен с выходом интегратора 5, вход которого под ключен к выходам ключей 3 и 4, инфор мационный вход ключа 3 через масштаб ньй резистор 1 соединен с входом пре образовател информационный вход ключа 4 подключен к первому -выводу масштабного резистора 2, а управл ющие входы кJвoчeй 3 и 4 соединены соответственно с первым и вторым выходами триггера 10. Счетный вход триггера 10 подключен к выходу старшего разр да счетчика 13, соединенного счётнь входом с выходом переноса счетчика 14, подключенного счетным входом к выходу тактового генератора 16. Узел 24 формировани производной соединен выходом с вторым выводом масштабного резистора 2, управл ющими входами - с выходами разр до счетчика 14, а аналоговыми входами с выходами мультиплексоров 21 и 23, управл кмцие входы которых подключены к выходам разр дов счетчика 13. Каждый потенциометр группы 22 соединен первым и вторым вьшодами с выходом ограничител 11 и шиной общего потенциала преобразовател соответственно . подвижного контакта каждого i-го (1 i i ч - 1, где п - количество потенциометров в груп- пе потенциометра группы 22 подключен к (i + 1)-му сигнальному входу мультиплексора 21 и к i-му сигнально му входу мультиплексора 23, вывод подвижного контакта л-го потенциометра группы 22 соединен с п-м сигмощью ограничител 11 сформировать опорное напр жение необходимой пол рности , которое подаетс на вход источника 12 опорного сигнала. Счетчики 13 и 14 непрерывно производ т.подсчет импульсов тактового генератора 16, а в момент возвращени в нулевое состо ние - переключают триггер 3 нальным входом мультиплексора 23, а первый сигнальный вход мультиплексора 21 соединен с вторым сигнальным входом мультиплексора 23. Дешифратор 15 подключен входами к выходам разр дов счетчика 13, а выходом - к входу управлени реверсом счетчика 14. Выход тактового генератора 18 подключен к счетному входу счетчика 17, соединенного выходами разр дов с информационными входами регистра 20, а входом обнулени - с управл юпщм входом тактового генератора 18 и с первым выходом -триггера 10, второй триггера 10 подключен к строби рующему входу триггера 19, соединенного информационньш входом с вьпсодом усилител 8. Выход ограничител 11 через резистор 7 подключен к выходу ключа 6, соединенного информационным входом с входом интегратора 5, а управл ющим входом - с выходом порогового блока 9. Тактовый генератор 18 с управл ющим входом (фиг. 3), по которому осуществл етс фиксаци фазы, содержит резистор 25, вкгаоченный между управ- л юищми входом и базой транзистора 26, источник 27 смещени , врем задающий конденсатор 28, переменньй резистор 29, резисторы 30 и 31 положительной обратной св зи и операционынй усилитель 32. В первом такте интегрируетс входное напр жение, приложенное к входу интегратора через резистор 1 и ключ 3. Этому способствует соответствуюЩее состо ние триггера 10 управлени . Поскольку усилитель 8 обладает большим коэффициентом усилени , то практически вместе с поступлением тока на вход интегратора 5 он попадает в режим насыщени , при этом фазы передачи сигнала интегратором 5 и усилителем 8 выбраны таким образом, что напр жение насьвцени на выходе усилител 8 всегда имеет противоположную пол рность по отношению к пол рности входного напр жени преобразовател . Это позвол ет с по71 10 управлени . При этом размыкаетс ключ 3 и замыкаетс ключ 4, подключа тем самым к входу интегратора 5 через резистор 2 выход источника 12 опорного сигнала. Источник 12 опорно го сигнала не мен ет пол рность напр жени , поступающего от ограничител 11, поэтому интегратор начинает разр жатьс . Разр д продолжаетс до тех пор, пока интегратор 5 не возвра титс в исходное состо ние, после че го интегратор 5 и усилитель 8 оказываютс охваченньвда обратной отрицательной св зью через ограничитель 1 и источник 12 опорного сигнала, что позвол ет исключить разр дный ключ дп емкости интегратора 5 и устра- нить погрешность преобразовани , св занную со сдвигом на входе усилител 8. Выходное напр жение источника 12 опорного сигнала вл етс функцией ВЫХОДНОГО кода счетчиков 13 и 14, поэтому функци разр да интегратора вл етс нелинейной, что позвол ет осуществить функциональное преобразование значений входного сигнала. Источник 12 опорного сигнала фун ционирует в соответствии с выражени ем и,,.„4.1,ц-к,,,. где Ug- выходное напр жение ограни чител , 1,, коэффициенты делени поте циометров группы 22, испол зуемых на i -м участке аппроксимации , mat кодовый интервал, соответст вующий каждому участку аппроксимации , - текущее значение кода внутри интервала О, ). После интегрировани это выражение преобразуетс в первую интерпол .ционную формулу Ньютона, вычисленну до вторых разностей, котора позвол ет определить значение параболической составл ющей на всех участка аппроксимации, кроме первого. Определение параболической составл ющей на этом участке можно осуществить, использу вторую интерпол ционную формулу Ньютона, при этом функци 38 передачи источника 12 опорного сигнала имеет вид fliib пни- ( (4-КИ L 5 Таким образом, значение Btopoft разности в данном случае наход т по известным значени м первых разностей . При зтом значение выходного напр жени источника 12 опорного сигнала дл первого и второго участков аппроксимации в их общей узловой точке составл ет U ( К, К j )/2. Следовательно , перва производна функции линеаризации на обоих участках не Имеет разрывов и вл етс (без учета квантового характера) пр мой линией. Поэтому выходное напр жение интегратора 5 дл этих двух участков аппроксимации вл етс точной параболой. При сокращении числа узлов функции линеаризации до двух устройство реализует степенную функцию второго пор дка , программируемую по трем точкам (нуль, максимум и одно промежуточное значение), преобразу сь в параболический аппроксиматор. Дл реализации рассмотренного алгоритма первый сигнальный вход мультиплексора 21 соединен с вторым сигнальным входом мультиплексора 23, что позвол ет на первом и втором участках аппроксимации использовать одно значение второй разности, а дл формировани кодовой последовательf K ./v. f в счетчике 14 ности вида использован реверсивный режим работы. Дл включени реверса на первом участке аппроксимации используетс дешифратор 15, подключенный к выходам разр дов счетчика 13. Очевидно, что использование реверса на первом участке аппроксимации приводит к нарушению однозначной св зи между значени ми входного напр жени и выходным кодом счетчиков 13 и 14 Поэтому в устройство введен счет- чик 17, наличие которого позвол ет не только обеспечить необходимое функциональное соответствие между входным напр жением и индицируемым результатом , но и осуществить индикацию результата преобразоварш непосредственно в единицах измер емого параметра, что достигаетс путем установки необходимой частоты тактового генератора 18 при программировании с- по91The invention relates to automation and computing, in particular, to analog-to-digital converters for code to compensate for the non-linearity of measuring sensors. A functional analog-to-digital converter is known, comprising an integrator, keys, sources of reference voltages, a comparator, a logic unit, adders, a switch, an inverter, and a scale unit tl3. Also known is a functional analog-to-digital converter containing an integrator, keys, large-scale resistors, a reference voltage source, a trigger, a current generator, a counter, and a comparator 2.. The common disadvantages of these converters are reduced accuracy and limited scope. Closest to the invention is a functional analog-to-digital converter containing a register whose outputs are outputs of the converter, and recording input controls are connected to the output of a threshold unit connected by input to the input of the limiter and the output of a non-inverting operational amplifier connected by input to output inverting integrator, the input of which is connected to the outputs of the first and second keys, the information input of the first key through the first scale resistor is connected to the input of the transform Ate, the information input of the second key (cha is connected to the first output of the second scale resistor, and the control inputs of the first and second keys are connected respectively to the first and second outputs of the control trigger connected to the counting input to the high-resolution output of the first counter connected by the counting input to the output transferring the second counter, connected by a counting input to the output of the first clock generator, and the source of the reference signal, which contains the node forming the derivative, a group of potentiometers and two multiplexes pa, and the node forming the derivative output is connected to the second output of the second large-scale resistor, the control inputs from the output | B1 bits of the second counter, and analog inputs - with the outputs of the first and second multiplexers, the control inputs of which are connected to the outputs of the bits of the first counter, each group potentiometer connected to the first and second terminals to the output of the limiter and the bus potential of the converter, respectively, the output of the movable contact of each i-th (1 i 4 p -1. where p is the number of potentiometers in the troupe) of the group potentiometer connected to the (i + 1) th signal input of the first multiplexer and to the i th signal input of the second multiplex eksora, and the output of the moving contact 1 -th group of the potentiometer connected to one input of the second signal -th multiplexer, the information register 3 inputs connected to the outputs of the first and second counters PO. Converter lack is reduced accuracy due to the impossibility of automatically setting the value of the parabolic component in the first approximation interval, as well as due to the inclusion of a limiter and an input of a non-inverting reference source integrator between the output, the transfer coefficient of which can be significantly less than one, which reduces the depth to negative feedback in balanced mode. In addition, the converter does not allow output of information directly in units of measurement and does not have an indication of the polarity of the signal being converted, which limits its scope. The purpose of the invention is to increase the points. transducer and its extension. This goal is achieved by the fact that a functional analog-to-digital converter containing a register whose outputs are outputs of a converter, and a record control input is connected to the output of a threshold unit connected to the input of a limiter and an output of a non-inverting operational amplifier connected to the input the output of the inverting integrator, the input of which is connected to the outputs of the first and second keys, the information input of the first key through the first scale resistor is connected to the input of the transducer He was there, the information input of the second key is connected to the first output of the second large-scale resistor, and the control inputs of the first and second keys are connected to the first and second outputs of the control trigger. No, connected by a counting input to the output of the higher bit of the first counter, connected by a counting (m input with a transfer output of the second counter, connected by a counting input to the output, the first clock generator, and a source of reference signal containing a node forming a derivative, a group of potentiometers and two multiplexers and the node forming the derivative output is connected to the second by the output of the second large-scale resistor, the control inputs to the outputs of 13 bits of the second counter, and the analog inputs to the outputs of the first and multiplexers, the control inputs of which are connected to the outputs of the bits of the first counter, each group potentiometer connected by the first and second pins to the output of the limiter and the common potential bus of the converter, respectively, the moving contact of each i-ro (1 1 p - 1, where n - the number of potentiometers in the group) of the group potentiometer is connected to the (i + 1) -th signal input of the first multiplexer and to the i-th signal input of the second multiplexer, and the output of the moving contact of the n-th potentiometer of the group is connected to The nth signal input of the second multiplexer, additionally introduced a third counter, a second clock generator, a third key, a polarity trigger, a third large-scale resistor and a decoder connected by inputs to the bits of the first counter, and an output to the reverse control input of the second counter the first signal input of the first multiplexer is connected to the second signal input of the second multiplexer, the output of the second clock generator is connected to the counting input of the third counter connected to the codes of bits from the information the register inputs, and the zeroing input with the control input of the second clock generator and the first control trigger output connected to the gate input of the polarity trigger connected by the information input with the output of the noninverting operational amplifier, and the output of the limiter through the third scale resistor is connected to the output of the third key connected by the information input to the input of the inverting integrator, and the control input to the output of the threshold unit. FIG. 1 shows a block diagram of the proposed functional analog-to-digital converter; FIG. 2 is a functional diagram of the reference source; FIG. 3 is a diagram of the second clock generator. The functional analog-to-digital converter (Fig. 1) contains the first and second scale resistors 1 and 2, the first and second keys 3 st and 4, the inverting integrator 5. the third key 6, the third scale resistor 7, the non-inverting operational amplifier 8, the threshold unit 9 , control trigger 10, limiter 11, reference signal source 12, first and second counters 13 and 14, decoder 15, first clock generator 16, third counter 17, second clock generator 18, trigger 19; polarity and register 20. Reference source 12 signal (Fig. 2) contains the first ipleksor 21, a group of potentiometers 22, a second litter 23 Multiplexing and 24 forming derivative node. Register 20, the outputs of which are conversion output 1 1, is connected by a recording control input to the output of a threshold unit 9 connected by an input to an input of a limiter 11 and an output of an operational amplifier 8. The input of an amplifier 8 is connected to an output of an integrator 5 whose input is connected to the outputs keys 3 and 4, the information input of the key 3 through the scale of the resistor 1 is connected to the input of the converter information input of the key 4 is connected to the first output of the scale resistor 2, and the control inputs of junction 3 and 4 are connected respectively to the first and the second trigger outputs 10. The counting trigger input 10 is connected to the high-end output of the counter 13 connected by the counter input to the transfer output of the counter 14 connected by the counting input to the output of the clock generator 16. The derivative-forming node 24 is connected to the second output of the scale resistor 2, controlled by the inputs are with the outputs of the discharge to counter 14, and the analog inputs with the outputs of multiplexers 21 and 23, the control of which inputs are connected to the outputs of the bits of the counter 13. Each potentiometer of group 22 is connected first and second Ring with the output of the limiter 11 and the bus potential of the total converter, respectively. the moving contact of each i-th (1 ii h - 1, where n is the number of potentiometers in the group 22 group potentiometer connected to the (i + 1) th signal input of multiplexer 21 and the i-th signal input of multiplexer 23, output The movable contact of the lth potentiometer of group 22 is connected to the nth signal through the limiter 11 to form the reference voltage of the required polarity, which is fed to the input of the reference signal source 12. Counters 13 and 14 continuously produce so-called pulse generator clock 16, and at return to zero state - ne the trigger is switched by the 3 input of the multiplexer 23, and the first signal input of the multiplexer 21 is connected to the second signal input of the multiplexer 23. The decoder 15 is connected by inputs to the bits of the counter 13 and the output to the input of the control of the counter reverse 14. The clock generator 18 is connected to the counter the input of the counter 17, connected by the outputs of the bits to the information inputs of the register 20, and the zeroing input - from the control input of the clock generator 18 and with the first output of the trigger 10, the second trigger 10 is connected to the strobe to the trigger input 19, connected by the information input to the amplifier amplifier 8. The output of the limiter 11 through a resistor 7 is connected to the output of the key 6 connected by the information input to the input of the integrator 5, and the control input - to the output of the threshold unit 9. The clock generator 18 with the control input (FIG. 3) where phase fixation is carried out, contains a resistor 25 that is connected between the control input and the base of the transistor 26, the bias source 27, the time specifying the capacitor 28, the variable resistor 29, the positive feedback resistors 30 and 31 32. In the first cycle, the input voltage applied to the integrator input through resistor 1 and key 3 is integrated. This is facilitated by the corresponding state of control trigger 10. Since the amplifier 8 has a high gain factor, then practically with the arrival of current at the input of the integrator 5 it falls into the saturation mode, while the phases of signal transmission by the integrator 5 and amplifier 8 are chosen so that the voltage at the output of the amplifier 8 always has the opposite field polarity relative to the polarity of the input voltage of the converter. This allows 71 to 10 controls. In this case, the key 3 is opened and the key 4 is closed, thereby connecting to the input of the integrator 5 through the resistor 2 the output of the source 12 of the reference signal. The source 12 of the reference signal does not change the polarity of the voltage coming from the limiter 11, so the integrator begins to discharge. The discharge continues until the integrator 5 returns to its original state, after which the integrator 5 and the amplifier 8 are covered by a negative feedback connection through the limiter 1 and the source 12 of the reference signal, which eliminates the bit dp capacitance integrator 5 and eliminate the conversion error associated with the input shift of the amplifier 8. The output voltage of the reference source 12 is a function of the OUTPUT code of counters 13 and 14, therefore the integrator discharge function is nonlinear, which is allows functional conversion of input signal values. The source 12 of the reference signal functions in accordance with the expression and ,,. „4.1, ck,,. where Ug is the output voltage of the reader limit, 1 ,, dividing coefficients of the group 22 gauges used in the i -th approximation area, mat the code interval corresponding to each approximation area is the current code value within the O interval,). After integration, this expression is transformed into Newton's first interpolation formula, calculated to the second difference, which allows determining the value of the parabolic component on all parts of the approximation, except the first one. Determining the parabolic component in this area can be done using Newton's second interpolation formula, whereby the transfer function 38 of the source 12 of the reference signal has the form fliib stun- ((4-KI L 5 Thus, the Btopoft difference of the difference in this case is The known values of the first differences. At this, the value of the output voltage of the source 12 of the reference signal for the first and second approximation sections at their common nodal point is U (K, K j) / 2. Therefore, the first derivative of the linearization function on both The sections have no discontinuities and are (without quantum nature) a straight line. Therefore, the output voltage of the integrator 5 for these two approximation areas is an exact parabola. When reducing the number of nodes of the linearization function to two, the device implements a power function of the second order programmed by three points (zero, maximum and one intermediate value), transformed into a parabolic approximator. To implement the considered algorithm, the first signal input of multiplexer 21 is connected to the second signal th input of the multiplexer 23 that allows the first and second portions approximation use one value of the second difference, and for generating code posledovatelf K ./v. f in the counter 14 of the type is used reversible mode of operation. To enable the reverse in the first section of the approximation, a decoder 15 is used, connected to the outputs of the bits of the counter 13. Obviously, the use of the reverse in the first section of the approximation breaks the unambiguous connection between the input voltage values of the counters 13 and 14. counter 17 was introduced, the presence of which allows not only to provide the necessary functional correspondence between the input voltage and the displayed result, but also to display the result of the conversion pw directly in units of the measured parameter, which is achieved by setting the required frequency clock generator 18 during programming c po91
мощью потенциометра 22. Дл обеспечени точного фазового соотношени между кодами, счетчиков 13, 14 и 17 в первом такте интегрировани с соответствующего выхода триггера 10 управлени на вход обнулени счетчика 17 поступает сигнал -сброса, который снимаетс одновременно с началом второго такта интегрировани .by the potentiometer 22. In order to provide an accurate phase relation between the codes, the counters 13, 14 and 17 in the first integration cycle from the corresponding output of the control trigger 10 to the zeroing input of the counter 17 receive a reset signal, which is removed simultaneously with the beginning of the second integration cycle.
В процессе ввода значений К i при программировании в программный блок 22 с помощью соответствующих коммутирующих устройств вход счетчика 17 подключаетс к выходу тактового генератора 16, при этом обеспечиваетс абсолютна согласованность кодовых последовательностей счетчиков во втором такте интегрировани .In the process of inputting K i values while programming into program block 22, the input of counter 17 is connected to the output of clock generator 16 with the help of appropriate switching devices, while ensuring that the code sequences of counters are absolutely consistent in the second integration cycle.
В рабочем режиме, когда входы , счетчиков 14 и 17 подключены соответственно к выходам тактовых генераторов 16 и 18, возникает фазова погрешность за счет фазовой несог-ласованности импульсных последовательностей обоих тактовых генераторов , что про вл етс в неустойчивости отсчета в младшем разр де выводимого результата. Дл устранени этой неустойчивости в структуре тактового генератора 18 предусмотрена цепь фиксации фазы, содержаща резистор 25, транзистор 26 и источник 27 смещени , котора управл етс с соответствующего выхода триггера 10 управлени и позвол ет обеспечить посто нную фазу выходного напр жени тактового генератора 18 с начала второго такта интегрировани .In the operating mode, when the inputs of the counters 14 and 17 are connected to the outputs of the clock generators 16 and 18, respectively, a phase error occurs due to the phase mismatch of the pulse sequences of both clock oscillators, which manifests itself in the instability of the output in the lower order. To eliminate this instability, the phase latch circuit 18 containing a resistor 25, a transistor 26 and a bias source 27 is provided in the structure of the clock generator 18, which is controlled from the corresponding output of the control trigger 10 and allows a constant phase of the output voltage of the clock generator 18 from the beginning of the second tact of integration.
11eleven
3813Р3813P
В момент установлени начального режима в интеграторе 5 на выходе порогового блока 9 формируетс импульс, п.о переднему фронту которого осу5 ществл етс запись кода счетчика 17 в регистр 20, откуда информаци следует к устройствам индикации результата . Кроме того, выходной импульс порогового блока 9 замыкает ключ 6, при этом сигнал обратной св зи с выхода ограничител 11 поступает на вход интегратора 5, мину источник 12 опорного сигнала.At the moment of establishing the initial mode in the integrator 5, at the output of the threshold block 9 a pulse is generated, the leading edge of which is written to the counter code 17 in the register 20, from which information follows to the result indication devices. In addition, the output pulse of the threshold unit 9 closes the key 6, while the feedback signal from the output of the limiter 11 is fed to the input of the integrator 5, the reference signal source 12 is mine.
Использование ключа 6 и резистора 7 позвол ет исключить вли ние коэффициентов передачи группы 22 потент иометров на точность установки начальных условий интегратора 5, особенно при наличии сдвигл на его входе, и повысить точность преобразовани .The use of a key 6 and a resistor 7 makes it possible to eliminate the influence of the transfer coefficients of the group of 22 potent meters on the accuracy of setting the initial conditions of the integrator 5, especially if there are shifts at its input, and to improve the accuracy of the conversion.
Дл расширени области применени преобразовател и упрощени процесса программировани в нем используетс триггер 19 пол рности, запись информации о пол рности входного сигнала в который осуществл етс в момент окончани первого такта интегрировани , что обеспечивает максимальную помехозащищенность записи информации о пол рности входного сигнала.To expand the field of application of the converter and simplify the programming process, it uses a polarity trigger 19, recording the information about the polarity of the input signal at the time of the end of the first integration cycle, which ensures maximum noise immunity of the recording of information about the input signal.
Таким образом, введение новых.узлов и элементов позвол ет повысить точность предлагаемого преобразовател и расширить область его применени а также сократить объем операций программировани и исключить использование квалифицированного труда при эксплуатации устройства.Thus, the introduction of new nodes and elements allows us to increase the accuracy of the proposed converter and expand its area of application, as well as reduce the amount of programming operations and eliminate the use of skilled labor in operating the device.
ивылwilted
Фиг.22
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833593316A SU1113813A1 (en) | 1983-05-19 | 1983-05-19 | Function generator with analog-to-digital converting unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833593316A SU1113813A1 (en) | 1983-05-19 | 1983-05-19 | Function generator with analog-to-digital converting unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1113813A1 true SU1113813A1 (en) | 1984-09-15 |
Family
ID=21064156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833593316A SU1113813A1 (en) | 1983-05-19 | 1983-05-19 | Function generator with analog-to-digital converting unit |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1113813A1 (en) |
-
1983
- 1983-05-19 SU SU833593316A patent/SU1113813A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР 706924, кл. Н 03 К 13/02, 1977. 2.Патент US № 4110746, кл. Н 03 К 13/02, опублик. 1978. 3.Авторское свидетельство СССР по за вке № 3496095, кл. G, 06 G 7/26, 1982 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6116625A (en) | Analog-to-digital converter | |
| SU1113813A1 (en) | Function generator with analog-to-digital converting unit | |
| SU919076A1 (en) | Analogue-digital converter with automatic calibration | |
| US3713023A (en) | Analog-to-digital converter utilizing different feedback effects to obtain accuracy and resolution | |
| SU783987A1 (en) | Precision voltage-to-code converter | |
| SU246115A1 (en) | DIGITAL TEMPERATURE METER | |
| RU2074416C1 (en) | Device which provides linear characteristics of transducers | |
| SU1072066A1 (en) | Function/analog digital generator | |
| SU1654657A1 (en) | Device for measurement errors correction | |
| SU970134A1 (en) | Digital temperature meter | |
| SU752366A1 (en) | Analogue signal dividing device | |
| SU1418689A1 (en) | Data input device | |
| SU1698813A1 (en) | Integrating digital voltmeter | |
| SU762167A1 (en) | A-d converter | |
| SU858207A1 (en) | Reversible analogue-digital converter | |
| SU1364999A1 (en) | Device for measuring parameters of sub x c sub x two-terminal networks incorporated in tri-pole closed electric circuit | |
| GB2120481A (en) | Improvements in or relating to analogue to digital converters | |
| SU1541635A1 (en) | Device for determining integral value of measuring signal varying in time | |
| SU1013869A1 (en) | Device for forming voltage proportional to time interval logarithm | |
| SU840947A1 (en) | Logarithmic analogue-digital converter | |
| SU1439568A2 (en) | Information input device | |
| SU920766A1 (en) | Function generator | |
| SU839006A1 (en) | Single-channel device for control of thyristorized converter | |
| SU1377612A1 (en) | Device for multipoint measurement of temperature | |
| SU983578A1 (en) | Digital phase meter |