SU1104438A1

SU1104438A1 - Converter of phase shift to digital code

Info

Publication number: SU1104438A1
Application number: SU833583839A
Authority: SU
Inventors: Виталий Николаевич Данилов
Priority date: 1983-04-26
Filing date: 1983-04-26
Publication date: 1984-07-23

Abstract

ПРЕОБРАЗОВАТЕЛЬ ФАЗОВОГО СДВИГА В ЦИФРОВОЙ КОД, содержащий формирователи опорного и измер емого сигналов, кварцевый генератор, соединенный с входами блока измерени периода входного сигнала и управл емого делител с переменным дробным коэффициентом делени , узел задани коэффициента усилени , последовательно соединенные ключ, счетчик, регистр и схему управлени , отличающийс тем, что, с целью повышени точности и расширени функциональных возможностей, в него введены делитель частоты и триггер, причем выход кварцевого генератора соединен с первым входом ключа, выход формировател измер емого сигнала подключен к второму входу блока измерени . периода входного сигнала, выход которого соединен с вторым входом управл емого делител с переменным дробным коэффициентом делени , третий вход которого подключен к выходу узла задани коэффициента усилени , а выход через делитель частоты и 0} триггер св зан с вторым входом ключа при этом первый выход схемы управлени соединен с установочными входами делител частоты триггера и регистра , ее второй выход соединен с выходом2 Сброс счетчика, а вход - с формирователем опорного сигнала.CONVERTER OF PHASE SHIFT IN DIGITAL CODE, containing shapers of the reference and measured signals, crystal oscillator connected to the inputs of the input period measuring unit and controlled divider with variable fractional division factor, gain setting node, serially connected key, counter, register and circuit control, characterized in that, in order to increase accuracy and enhance functionality, a frequency divider and a trigger are introduced into it, with the output of a quartz oscillator ra is connected to a first input key, the output of the measured signal is connected to the second input of the measuring unit. period of the input signal, the output of which is connected to the second input of a controlled splitter with a variable fractional division factor, the third input of which is connected to the output of the gain setting node, and the output through a frequency divider and 0} trigger connected to the second key input; control is connected to the setup inputs of the frequency divider of the trigger and the register, its second output is connected to the output2 Reset of the counter, and the input to the driver of the reference signal.

Description

4 44 4

СОWITH

оо Изобретение относитс к вычислительной технике, в частности к цифровым системам измерени и регулировани и может быть использовано в высокочастотных системах иэмерен 1 и автоматического регулировани испапн тельных механизмов с фазовыми датчиками положени . Известны преобразователи фазового сдвига, заданного двум последовательност ми сигналов, в цифровой код, содержаище формирователи опорного и измер емого сигналов, фазовый дискриминатор, ключи, генератор, счетчик, регистр и блок управлени | Однако преобразователи сложны, не обеспечивают измерени при фазовых Сдвигах, превышаюпдах t27f, не облада ют универссшьностью как по типу фазо вращател , так и по виду измерени . Наиболее близким к изобретению по технической сущности вл етс пре образователь фазового сдвига в цифровой код, содержащий формирователи управл ющих импульсов опорного и измер емого сигналов, генератор квантующих импульсов, соединенный с входом делител частоты, ключи, счетчик схему управлени , блок измерени периода входного сигнала, регистр и узел задани коэффициента усилени , а делитель частоты выполнен управл е мым с дробным переменным коэффициентом делени , причем выходы генератора квантующих импульсов и формировател управл ющих импульсов опорного сигнала подключены к входам блока из мерени периода входного напр жени , выход которого соединен с первым управл ющим входом делител частоты, второй управл ющий вход которого под ключен к выходу узла задани коэффициента усилени , а выход через ключ и счетчик - к регистру 2J. Недостатком известного преобразовател вл етс то, что в нем не предусмотрено измерение скорости фазо вого сдвига. Однако в электроприводах с полностью цифровым управлением необходимо представление скорости фа зового сдвига в цифровом коде. Цель изобретени - расширение функциональных возможностей и повыше ние точности. Указанна цель достигаетс тем, что в преобразователь фазового сдвига в цифровой код, содержащий форг-мрователи опорного и измер емого сигналов, кварцевый генератор, соединенный с входами блока измерени пе риода входного сигнала и управл емог делител с переменным дробным коэффициентом делени , узел задани коэффициента усилени , последовательно соединеаные ключ, счетчик, регистр и схему управлени , введены делитель частоты и триггер, причем выход квар цевого генератора соединен с первым входом ключа, выход формировател измер емого сигнала подключен к второму входу блока измерени периода входного сигнала, выход которого соединен с вторым входом управл емого делител с переменным дробным коэффициентом делени , третий вход которого подключен к выходу узла задани коэффициента усилени , а выход через делитель частоты и триггер св зан с вторым входом ключа, при этом первый выход схекы управлени соединен с установочными входами делител частоты триггера и регистра, а ее второй выход соединен с входом Сброс счетчика, а вход - с формирователем опорного сигнала. На чертеже представлена структурна схема предлагаемого преобразовател . Преобразователь содержит кварцевый генератор 1, формирователи 2 и 3 импульсов опорного и измер емого сигНёшов соответственно, блок 4 измерет ни периода входного напр жени , уп- равл е№лй делитель 5 с переменным дробным коэффициентом делени , узел 6 Зсщани коэффициента усилени , последовательно соединенные ключ 7, счетчик 8 и регистр 9, схема 10 управлени , счетчик 11, регистр 12, ключ 13, логический элемент 14, последовательно соединенные накапливаю ,щий сумматор 15 и формирователь 16, две группы ключей 17 и 18, последовательно соединенные делитель 19 частоты и триггер 20, соединенный со схемой 10 управлени . Счетчик 8 работает на сложение импульсов и в зависимости от требований к выходному Коду может быть выполнен двоичным, либо двоично-дес тичным. Узел 6 задани коэффициента усилени представл ет собой коммутационное устройство, выполненное, например, на тумблерах, причем число Ng задаетс в дополнительном коде. Счетчик 11 блока 4 выполнен двоичным и работает на сложение импульсов. Преобразователь работает следующим образом, В исходном положении счетчики 8 и 11 наход тс в нулевом состо нии, В момент перехода напр жени Цф через ноль на выходе формировател 3 возникает сигнал, поступающий на вход блока 4 измерени периода, который преобразует код периода опорного сигнала в код числа N, пропорциональный измер емому периоду Т, который управл ет коэффициентом делени Кд г управл емого делител с переменным дробным коэффициентом делени , при этом его выходна астота .через ключ 13 оступает на счетчик в течение промежутка времени,t, соответствующего .фазовому сдвигу измер емого напр же- ни относительно опорного напр жени . Число, зафиксированное в счетчике, по сигналу схемы 10 управлени , записываетс в регистр 12, на вход сумматора 15 через группу ключей 17 с выхода регистра 12 с частотой f пос тупает число N,, соответствующее периоду Тд входных сигналов, а в момент , переполнени сумматора-15 по импульсу формировател 16 с внхода узла 6 задани коэффициента усилени на вход сумматора поступает число N в дополнительном коде, что соответствует вычитанию из содержимого сумматора числа Np.The invention relates to computing, in particular, to digital measurement and control systems and can be used in high-frequency systems and is measured 1 and automatically regulates evaporation mechanisms with phase position sensors. Phase shift transducers defined by two sequences of signals are known, into a digital code, containing shapers of the reference and measured signals, phase discriminator, keys, generator, counter, register, and control unit | However, the transducers are complex, they do not provide measurements at phase shifts, exceeding t27f, they do not have universality both by the type of phase of the rotator and by the type of measurement. The closest to the invention according to the technical essence is a phase shift transducer into a digital code containing shapers of control pulses of the reference and measured signals, a quantizing pulse generator connected to the input of a frequency divider, keys, a control circuit counter, a unit for measuring the period of an input signal, a register and a gain setting node, and a frequency divider is made controllable with a fractional variable division factor, with the outputs of a quantizing pulse generator and a former The reference pulse signals are connected to the inputs of the unit for measuring the input voltage period, the output of which is connected to the first control input of the frequency divider, the second control input of which is connected to the output of the gain setting node, and the output through the key and counter to the register 2J. A disadvantage of the known converter is that it does not provide for the measurement of the phase shift velocity. However, in fully digitally controlled electric drives, it is necessary to represent the phase shift speed in a digital code. The purpose of the invention is to enhance the functionality and increase accuracy. This goal is achieved by the fact that the crystal oscillator connected to the inputs of the measuring unit of the input signal period and the control of the divider with a variable fractional division factor, the node setting the gain factor, contains a phase shift converter into a digital code containing forgammers of the reference and measured signals. , a serial key, a counter, a register, and a control circuit, a frequency divider and a trigger are entered, the output of the quartz oscillator is connected to the first key input, the output of the driver is measured This signal is connected to the second input of the measuring unit of the input signal period, the output of which is connected to the second input of the controlled divider with a variable fractional division factor, the third input of which is connected to the output of the gain setting node, and the output is connected to the second input through the frequency divider key, while the first output of the control circuit is connected to the installation inputs of the frequency divider of the trigger and the register, and its second output is connected to the Reset input of the counter, and the input to the driver of the reference signal . The drawing shows a structural diagram of the proposed Converter. The converter contains a crystal oscillator 1, shapers 2 and 3 of the pulses of the reference and measured signals, respectively, unit 4 measures the input voltage period, controls the divider 5 with a variable fractional division factor, node 6 Zsschshan gain, sequentially connected key 7, a counter 8 and a register 9, a control circuit 10, a counter 11, a register 12, a key 13, a logic element 14 connected in series to an accumulating accumulator 15 and a driver 16, two groups of keys 17 and 18 connected in series by a divider 19 and a trigger 20 connected to the control circuit 10. Counter 8 works on the addition of pulses and, depending on the requirements for the output code, can be made binary or binary-decimal. The gain setting node 6 is a switching device made, for example, on toggle switches, the number Ng being specified in the additional code. The counter 11 of block 4 is binary and works on the addition of pulses. The converter operates as follows. In the initial position, the counters 8 and 11 are in the zero state. At the moment when the voltage Zf passes through zero, the output of the former 3 generates a signal at the input of the period measurement unit 4, which converts the period code of the reference signal to the code N, proportional to the measured period T, which controls the division factor Kd g of the controlled divider with a variable fractional division factor, while its output frequency. Through the key 13 it stops at the counter during time, t, corresponding to the phase shift of the measured voltage relative to the reference voltage. The number recorded in the counter, according to the signal of the control circuit 10, is written to the register 12, the input of the adder 15 through the key group 17 from the output of the register 12 with the frequency f is the number N ,, corresponding to the period Td of the input signals, and at the instant of overflow of the adder -15 The pulse shaper 16 from the input of the node 6 setting the gain factor to the input of the adder receives the number N in the additional code, which corresponds to subtracting from the contents of the adder the number Np.

Импульсы переполнени с выхода сумматора 15 подаютс на вход делител 19. Его коэффициент делени Кд выбираетс таким, чтобы при неподвижном фазовращателе частота fl на выходе делител 19 была равна опорной f р . Импульсы с выхода лелител 19 по переднему фронту устанавливают триггер 20 в единичное состо ние и импульсы с выхода генератора 1 через ключ 7 начинают поступать на вход счетчика 8. Через промежуток времени t соответствующий фазовому сдвигу измер емого напр жени U относительно опорного напр жени U за период Чд опорной частоты f, в момент перв хода напр жени Оо через нуль на вы-i ходе формировател 2 возникает импульс при помощи которого делитель 19 и , триггер 20 устанавливаютс в нулевое состо ние, и число N , за«1«ксированное в счетчике 8, записываетс в регистр 9, Далее на втором выходеThe overflow pulses from the output of the adder 15 are fed to the input of the divider 19. Its division factor Cd is chosen such that with a stationary phase shifter the frequency fl at the output of the divider 19 is equal to the reference f p. The pulses from the output of the 19th generator on the leading edge set the trigger 20 to one state and the pulses from the output of the generator 1 through the switch 7 begin to flow to the input of the counter 8. After a time t corresponding to the phase shift of the measured voltage U relative to the reference voltage U over a period The chd of the reference frequency f, at the time of the first stroke of the voltage Oo, through zero on you – i, the driver 2 generates a pulse with the help of which the divider 19 and the trigger 20 are set to the zero state, and the number N, for “1” is set at the counter 8 zap is in the register 9, Further on the second exit

схемы 10 управлени , подключенном к установочному входу счетчика 8, образуетс импульс, устанавливающий последний в нулевое состо ние.the control circuit 10 connected to the installation input of the counter 8, a pulse is generated which sets the latter to the zero state.

Процесс измерени фазового сдвига происходит циклически с частотой f входного сигнала U, .The process of measuring the phase shift occurs cyclically at a frequency f of the input signal U,.

Число NO выбирают таким, чтобы при заданной точности измерени периода входного напр жени Оф в рабочем диапазоне изменени частоты входных напр жений и,, и U выполн лось соот- нетдение 1.The number NO is chosen such that for a given accuracy of measurement of the period of the input voltage OF in the working range of the change in the frequency of the input voltages and ,, and U, correlation 1 is fulfilled.

Таким образом, поскольку цифровой код NO на выходе регистра 9 пр мо пропорционален промежутку времени t между переходами напр жений U и U через ноль за период Т и скорости вращени п вала фазовращател , характеристика преобразовател линейна и симметрична, а период преобразовани посто нный и равен Т. При этом инерционность преобразовател не превышает периода Т,, входного напр жени Од, что позвол ет использовать его дл измерени скорости изменени фазового сдвига, а включение на выход регистра 9 накапливающего сумматора 21 фазового сдвига Nj в диапазоне t2Fm, где m 1, 2, 3,,.. позвол ет выполн ть на основе предлагаемого преобразовател быстродействующие цифровые позиционные регул торы и регул торы скорости.Thus, since the digital code NO at the output of register 9 is directly proportional to the time interval t between transitions of voltage U and U through zero over a period T and the rotational speed of the shaft of the phase shifter, the characteristic of the converter is linear and symmetrical, and the conversion period is constant and equal to T In this case, the inertia of the converter does not exceed the period T ,, of the input voltage Od, which makes it possible to use it to measure the rate of change of the phase shift, and switching on the output of the register 9 of the accumulating adder 21 of the phase shift nj in the range t2Fm, where m 1, 2, 3 ,, .. allows you to perform high-speed digital position controllers and speed controllers based on the proposed converter.

Измен число N;,, можно задавать скорость измерени фазового сдвига и его величину в пределах i:25fm, т.е. преобразователь позвол ет не толькоизмер ть фазовый сдвиг, но и задавать его.By changing the number N ;, you can set the measurement rate of the phase shift and its value within i: 25fm, i.e. The converter allows not only measuring the phase shift, but also setting it.

U0U0

01.-01.-

0 :0:

Claims

A PHASE-SHIFT CONVERTER TO A DIGITAL CODE, containing the shapers of the reference and measured signals, a crystal oscillator connected to the inputs of the period measuring unit of the input signal and a controlled divider with a variable fractional division coefficient, a gain setting unit, a key, counter, register, and circuit connected in series control, on the basis of the fact that, in order to improve accuracy and expand the functionality, a frequency divider and a trigger are introduced into it, with-. than the output of the crystal oscillator is connected to the first input of the key, the output of the shaper of the measured signal is connected to the second input of the measurement unit. the period of the input signal, the output of which is connected to the second input of the controlled divider with a variable fractional division coefficient, the third input of which is connected to the output of the gain setting unit, and the output through the frequency divider and trigger is connected to the second key input, while the first output of the control circuit is connected to installation inputs of the trigger frequency divider and register, its second output is connected to the counter '' Reset '' output, and the input is connected to the reference signal shaper.

T ¹ · ^ neither hU CaO 00