СО 4 Изобретение относитс к измерител ной технике и может быть использовано в pajaHOTexHH4ecKHX устройствах дл измерени девиации частоты элек рических колебаний при частотной ма нипул ции .или модул ции исследуемог сигнала, Известен измеритель девиации час тоты, содержащий формирователь импульсов и генератор опорной частоты первые выходы которых подключены че рез элемент совпадени к счетчику: импульсов, а вторые выходы соединен с входами блока управлени , первый выход которогоподключен к второму входу счетчика импульсов, блок инди кации, вычислительное устройство, . . два регистратора, два блока сравнени кодов, первые и вторые входы ко торых подключены соответственно к .первым выходам регистров и к первом и вт.орому выходам счетчика импульсо третий и четвертый выходы которого соединены соответственно с Первыми входами pfeгиcтpoв, вторые входы которых подключены к второму выходу блока управлени , -третий, четвертый и п тый выходы которого соединены с ответственно с первым входом блока индикации, с первым входом вычислительного устройства и с третьими входами блоков сравнени кодов, выходы которых подключены соответственно к третьим входам регистров, вторые выходы которых соединены соответственно с вторым и третьим вхо дами вычислительного устройства, выход которого подключен к второму входу блока индикации l3. Недостатком устройства вл етс его довольно больша сложность, . Наиболее близким по технической сущности к изобретению вл етс уст ройство, содержащее сдвиговый регис с индикатором отсчета на оптронных чейках с двум устойчивыми состо ни ми , одна из шин питани чеек ко торого соединена с выходом электронного Ключа, а выход последней i чейки св зан с управл ющим входом блока выбора масштаба преобразовани частоты измер емого сигнала, выход кото рого св зан с управл ющим входом ука занного ключа, а также управл емый генератор, тактовых импульсов, вход возбуждени которого соединен с выходом блока выбора масштаба преобра зовани частоты и с нулевыми входами первого и второго триггеров, выход первого триггера св зан с нулевой чейкой сдвигового регистра, а единичный вход первого триггера - с выходом генератора тактовых импульсов и счетным входом второго триггера, к нулевому выходу которого подключен все четные чейки сдвигового регистра , а к единичному выходу второго триггера подключены все нечетные чейки сдвигового регистра. Известное устройство, работающее на принципе измерени длительности периода путем заполнени его счетными импульсами точно известной частоты , может быть использовано дл измерени девиации -частоты. Отсчет величины девиации частоты осуществл етс по удлинению свет щегос столбика от своего номинального значени , определ емого при подаче на вход частотомера средней частоты частотно-модулированного колебани f 2 , Однако с помощью известного устройства можно измерить только девиацию частоты Af (девиацию частотывниз) Изменение длины свет щегос столбика происходит с частотой модулирующего сигнала и, если эта частота больше, например, 24 Гц, то за счет пам ти зрени будет казатьс , что светитс большее число светодиодов, т,е, будет фиксироватьс только удлинение свет щегос столбика от номинального значени , В процессе измерени девиации частоты при низкой модулирующей частоте/ (менее 24 Гц) изменение длины свет щегос столбика будет мерцающим , что затрудн ет фиксацию крайних положений измен ющейс длины свет щегос столбика на фоне неизменной части свет щегос столбика и приводит к ошибке в отсчете. Целью изобретени вл етс повышение точности измерени девиации частоты при низких модулирующих частотах и обеспечение контрол симметрии частотной модул ции. Поставленна цель достигаетс тем, что в устройство дл измерени девиации частоты, содержащее генератор тактовых импульсов, регистр сдвига, триггеры, выход каждого из которых соединен с соответствующими злементами индикатора отсчета, введены последовательно соединенные формирователь . импульсов, блок прив зки, первый и второй элементы И, счетчик, детиифратор , инверторы, при этом выход генератора тактовых импульсов подключен к второму входу блока прив зки и к первым входам первого и второго элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами дешифратора, вход которого подключен к выходу счетчика, счетный вход которого соединен с выходом первого элемента И, а выход второго элемента И соединен с входом синхронизации регистра сдвига, причем первый выход блока прив зки соединен с входами синхронизации триггеров , а второй выход - с входами сброса в О счетчика и регистра сдвига , выход каждого каскгща которого соединен непосредственно с информационным входом соответствующего триг гера и через инвертор с входом установки в О предыдущего триггера. На фиг. 1 показана структурна схема устройства; на фиг. 2 - времен ные диаграммы, по сн ющие работу устройства; на фиг. 3 и 4 - возможные варианты выполнени индикатора отсчета. Устройство содержит формирователь 1 импульсов, блок 2 прив зки, триггеры 3, регистр 4 сдвига, счетчик 5 генератор 6 тактовых импульсов, элементы И 7 и 8, дешифратор 9, инверто ры 10, индикатор 11 отсчета с диодам 12 I Выход формировател 1 импульсов соединен с первым входом блока 2 при в зки, первый выход которого соедине с входами синхронизации триггеров 3 а второй выход - с входами сброса в О, регистра 4 сдвига и счетчика 5, при этом выход генератора 6 тактовых импульсов подключен R второму входу блока 2 прив зки и первым входам первого 7 и второго 8 элементов И, вторые входы которых соеди нены соответственно с пр мым и инверсным выходами дешифратора 9, вход которого подключен к выходу счетчик 5, счетный вход которого соединен с выходом первого элемента И 7, а выход второго элемента И 8 соединен с входом синхронизации регистра 4 сдви га, выход каждого каскада которого соединен непосредственно с информационным входом соответствующего три гера 3 и Ч;ерез инвертор 10 с входом установки в предыдущего триггера 3, а выходы триггеров 3 соединены с соответствующими элементами индикатора 11 отсчета. Устройство работает следующим об разом. В исходном состо нии, при отсутствии сигнала на входе формировател 1 импульсов, первый элемент И 7 блокирован низким уровнем, поступаю щим с пр мого выхода дешифратора 9, а второй элемент И 8 разблокирован высоким уровнем, поступающим с инверсного выхода дешифратора 9. Во всех каскадс1х регистра 4 сдвига записана логическа единица, триггеры 3 удерживаютс инверторами 10 в нулевом состо нии, светоизлучающие диоды 12 погашены. Частотно-модулированный сигнал 1 ( фиг. 2) поступает на формирователь 1 импульсов, преобразующий его в пр моугольные импульсы 14. В блоке 2 прив зки по каждому переднему фронт пр моугольных импульсов 14 формируютс два коротких импульса 15 и 16, причем импульсы 15 на первом выходе блока 2 прив зки (импульсы считывани ) опережают на полпериода частоты генератора 6 тактовых импульсов импульсы 16 на втором выходе блока 2 прив зки (импульсы сброса), Период следовани импульсов 15 и 16 равен периоду частотно-модулированного сигнала промежуточной частоты (фиг, 2) . Первый импуЛьс 15 считывани воздействует на входы синхронизации триггеров 3, но так как триггеры 3 блокированы инверторами 10, то их состо ние не измен етс . Начало процесса измерени кгикдого периода частотно-модулированного сигнала промежуточной частоты определ етс моментом поступлени импульса 16 сброса на счетчик 5 и регистр 4 сдвига, по которому счетчик 5 и регистр 4 сдвига устанавливаиотс в нулевое состо ние. Высокий уровень, по вл нхцийс на пр мом выходе дешифратора 9, разрешает-поступление импульсов с генератора б тактовых импульсов через первый элемент И 7 на счетный вход счетчика 5. Одновременно низкий уровень , поступающий с инверсного выхода дешифратора 9, блокирует вторйй элемент И 8. Число импульсов N, подсчитываемое счетчиком 5, равно N, J где fg - частота генератора 6 тактовых импульсов; fpp- среднее значение промежуточной частоты; af - максимальное значение измер емой девиации частоты.Состо ние счетчика 5, соответствующее сосчитанным N импульсам, фикси руетс дешифратором 9, который блокирует первый элемент И 7, запреща поступление импульсов с генератора 6 тактовых импульсов на счетный вход счетчика 5. На пр мом выходе деишфратора 9 формируетс сигнал 17. Совокупность блоков 5 и 7-9, форкмру посто нный временной интервал, как бы исключает посто нную составл ющую периода частотно-модулированного колебани промежуточной частоты, а регистр 4 сдвига фиксирует измен ющуюс часть этого периода, характеризующую девиацию частоты. Одновременно высокий уровень на инверсном выходе дешифратора 9 разрешает поступление импульсов с генератора 6 тактовых импульсов через второй элемент И 8 на вход синхронизации регистра 4 сдвига, в каскады которого начинает записыватьс логическа единица. Форма сигналов на выходах первого, второго, третьего, четвертого , п того, К-го, (К+1)-го, (п-1)го и п-го каскадов регистрасдвига показана соответственно кривыми 1826 (фиг. 2). Так, если частотно-модулированны сигнал промежуточной частоты имеет период Т1 (фиг, 2), то логическа единица успеет записатьс до по вле ни очередного импульса 15 счи1ывани в каскады с первого по четвертый регистра 4 сдвига.-По приходу импульса 15 считывани триггер 3, с диненный информационным входом с че вертым каскадом регистра 4 сдвига, устанавливаетс в единичное состо ние . Т риггеры 3, информационные входы которых подключены к предыдущим кас калам регистра 4 сдвига,(т.е. с пер вого по третий), блокированы инверт pafOj 10 и сохран ют нулевое состо ние , а в триггеры 3, информационные входы которых подк/гючены к последую щим каскадам регистра 4 сдвига (т.е с п того до п-го), имеющие логичес кий нуль, записываетс нулевое состо ние , Триггер 3, в котором записана ло гическа единица,вызывает свечение соответствующего светоизлучающего диода 12 индикатора 11 отсчета. Свечение сохран етс до поступле ни следующего импульса считывани . Остальные светоизлучающие диоды 12 погашены. По импульсу 16 сброса счетчИк 5 и регистр 4 сдвига устанавливаютс нулевое состо ние, измерение ..перио да Т1 заканчиваетс и начинаетс измерение последующего периода Т2 (фиг. 2), Если частотно-модулированный сигнал промежуточной частоты имеет период Т2 Т1, то логическа единица запишетс в каскады с первого по К-й регистра 4 сдвига, а светитьс будет соответствующий светоизлучающий диод Если частотно-модулированный сигнгш промежуточной частоты имеет период ТЗ Т2 Т1, то логическа единица запишетс в каскады с первого по п-й регистра 4 сдвига. Таким образом, длительность измер емого периода частотно-модулирован ного сигнала промежуточной частоты определ етс номером каскада регистра 4 сдвига, вл ющегос последним с записанной в него логической единицей на момент поступлени импульса 15 считывани . Определение этого каскада осуществл етс инверторами 10 и триггерами 3 и индицируетс свечением соответствующего светоизлучающего диода 12. Число каскадой N g регистра 4 сдвига равно NZ fo Так как период частотно-модулированного сигнала измен етс в соответствии с законом модул ции, то заполнение каскадов регистра 4 сдвига логической единицей тоже измен етс , и после каждого поступлени импульса 15 считывани светитс соответствующий светоизлучающий диод 12, а так как промежуточна частота достаточно высока , то свечелие светоизлучающих диодов 12 -кажетс непрерывным и представл ет, собой свет щийс столбик, который в зависимости от величины девиации частоты измен ет свою длину. Концы свет щегос столбика указывают на величину девиащии частоты вверх и вниз, отсчитываемой от нулевого значени , за кото рое принимают тот светоизлучающий диод 12 индикатора 11 отсчета, который светитс при подаче на вход формировател 1 импульсов средней частоты частотно-модулированного колебани . В зависимости от целей использова ни устройства, варианты исполнени индикатора 11 отсчета могут быть различными. Так, дл контрол симметрии частотной модул ции или манипул ции желательно изготовить индикатор 11 отсчета в виде латинской буквы V (фиг. 3). В других случа х индикатор 11 отсчета может быть выполнен так, как показано на фиг,4. Таким образом, предлагаемое устройство позвол ет исключить отображение на индикаторе отсчета неиз/мен ющейс части периода частотномодулированного сигнала, что исключа ет ошибки в отсчете в процессе измерени девиации частоты при низкой модулирующей частоте, повьвиает точность измерени на 10% по сравнению с известным устройством. Отображение на индикаторе отсчета только измен ющейс части периода частотномодулированного сигнала в виде свет щегос столбика, длина которого измен етс от значени , прин того за нуль, и его концы указывают на величину девиации частоты вверх и вниз, позвол ет в отличии от известного устройства осуществить контроль симметрии частотной модул ции, манипул ции и обес -печить удобство эксплуатации предла.- гаемого устройства.CO 4 The invention relates to a measuring technique and can be used in pajaHOTexHH4ecKHX devices for measuring the deviation of the frequency of electric oscillations during frequency control or modulation of the signal under investigation. A frequency deviation meter is known that contains a pulse shaper and a reference frequency generator whose first outputs connected via a matching element to the counter: pulses, and the second outputs are connected to the inputs of the control unit, the first output of which is connected to the second input of the pulse counter, the display unit, computing device. . two registrars, two blocks of comparison of codes, the first and second inputs of which are connected respectively to the first register outputs and to the first and second outputs of the counter pulse; the third and fourth outputs of which are connected respectively to the First inputs of the register, the second inputs of which are connected to the second output control unit, the third, fourth and fifth outputs of which are connected responsibly with the first input of the display unit, with the first input of the computing device and with the third inputs of the code comparison blocks, the outputs of which are connected These are respectively to the third inputs of the registers, the second outputs of which are connected respectively to the second and third inputs of the computing device, the output of which is connected to the second input of the display unit l3. The disadvantage of the device is its rather large complexity,. The closest to the technical essence of the invention is a device containing a shear regis with a count indicator on optocoupler cells with two stable states, one of the power lines of the cell of which is connected to the output of the electronic key, and the output of the last i cell is controlled The scaling frequency selection block of the measured signal, the output of which is connected to the control input of the specified key, as well as the controlled oscillator, clock pulses, whose excitation input is connected to the output of the block the selection of the frequency conversion scale and with the zero inputs of the first and second triggers, the output of the first trigger is connected to the zero cell of the shift register, and the single input of the first trigger is connected to the output of the clock generator and the counting input of the second trigger, to the zero output of which all even shift register cells, and all odd shift register cells are connected to a single output of the second trigger. A known device operating on the principle of measuring the duration of a period by filling it with counting pulses of exactly known frequency can be used to measure the deviation of the frequency. The frequency deviation is counted by lengthening the light of the column from its nominal value, which is determined when the mid-frequency frequency meter supplies the frequency-modulated oscillation f 2 to the input of the center frequency meter. However, only the frequency deviation Af can be measured using a known device (frequency deviation down) Now a bar occurs with the frequency of the modulating signal and, if this frequency is greater, for example, 24 Hz, then due to the memory of the view, it will appear that a greater number of LEDs, t, e, will be fi Only the elongation of the light of the pole from the nominal value can be detected. In the process of measuring the frequency deviation at a low modulating frequency / (less than 24 Hz), the change in the length of the light of the pole can flicker, making it difficult for the extreme positions of the changing length of the pole to light on the background A good bar and leads to an error in the readout. The aim of the invention is to improve the accuracy of measurement of frequency deviation at low modulating frequencies and to ensure control of the frequency modulation symmetry. The goal is achieved by the fact that a sequentially connected driver is inserted into a device for measuring the frequency deviation, which contains a clock pulse generator, a shift register, triggers, the output of each of which is connected to the corresponding elements of the count indicator. pulses, an anchor block, the first and second And elements, a counter, an inverter, and inverters; the output of the clock generator is connected to the second input of the anchor block and to the first inputs of the first and second And elements, the second inputs of which are connected respectively to the right and inverse outputs of the decoder, the input of which is connected to the output of the counter, the counting input of which is connected to the output of the first element I, and the output of the second element I connected to the synchronization input of the shift register, the first output of the anchor block connected to odes synchronization flip-flops, and the second output - with an input to reset the counter and O shift register, the output of each kaskgscha which is connected directly to the respective data input trig ger and through an inverter to a setting input of a previous flip-flop. FIG. 1 shows a block diagram of the device; in fig. 2 - timing diagrams explaining the operation of the device; in fig. 3 and 4 - possible options for the implementation of the reference indicator. The device contains a shaper 1 pulses, a block 2 bindings, triggers 3, a shift register 4, a counter 5 generator 6 clock pulses, elements 7 and 8, a decoder 9, inverters 10, a count indicator 11 with diodes 12 I The output of the pulse shaper 1 is connected with the first input of block 2 with viscous, the first output of which is connected to the synchronization inputs of the flip-flops 3 and the second output - with the reset inputs in O, the shift register 4 and the counter 5, while the generator output 6 clock pulses are connected R to the second input of the lock 2 and the first inputs of the first 7 and second 8 ale And the second inputs of which are connected respectively to the direct and inverse outputs of the decoder 9, the input of which is connected to the output of counter 5, the counting input of which is connected to the output of the first element And 7, and the output of the second element And 8 is connected to the synchronization input of the register 4 shift hectare, the output of each stage of which is connected directly to the information input of the corresponding three hera 3 and Ч; through the inverter 10 to the installation input to the previous trigger 3, and the outputs of the trigger 3 are connected to the corresponding elements of the indicator 11 of the reference. The device works as follows. In the initial state, in the absence of a signal at the input of the pulse former 1, the first element I 7 is blocked by a low level coming from the direct output of the decoder 9, and the second element I 8 is unblocked by a high level coming from the inverse output of the decoder 9. In all cascade the shift register 4 is written to the logical unit, the triggers 3 are held by the inverters 10 in the zero state, the light emitting diodes 12 are extinguished. The frequency-modulated signal 1 (Fig. 2) is fed to the pulse shaper 1, which converts it into square pulses 14. In block 2, bindings along each leading edge of the square pulses 14, two short pulses 15 and 16 are formed, with pulses 15 on the first the output of the lock block 2 (read pulses) is half a cycle of the frequency of the generator 6 clock pulses 16 at the second output of the lock block 2 (reset pulses). The pulse period 15 and 16 is equal to the period of the frequency-modulated signal of the intermediate frequency ( Fig, 2). The first impulse 15 readout affects the synchronization inputs of the flip-flops 3, but since the flip-flops 3 are blocked by the inverters 10, their state does not change. The beginning of the measurement process of the gig-dy period of the frequency-modulated intermediate frequency signal is determined by the moment of arrival of the reset pulse 16 to the counter 5 and the shift register 4, according to which the counter 5 and the shift register 4 are set to zero. A high level, observed at the direct output of the decoder 9, allows the arrival of pulses from the generator of clock pulses through the first element And 7 to the counting input of counter 5. At the same time, the low level coming from the inverse output of the decoder 9 blocks the second element And 8. The number of pulses N, counted by the counter 5, is equal to N, J where fg is the frequency of the generator 6 clock pulses; fpp is the average of the intermediate frequency; af is the maximum value of the measured frequency deviation. The state of the counter 5, corresponding to the counted N pulses, is fixed by the decoder 9, which blocks the first element And 7, prohibiting the arrival of pulses from the generator 6 clock pulses to the counting input of the counter 5. On the direct output of the deshifter 9, a signal 17 is generated. A set of blocks 5 and 7-9, fork a constant time interval, as if excludes the constant component of the period of the frequency-modulated intermediate frequency oscillation, and the shift register 4 fixes the variation Us is the part of this period, which characterizes the frequency deviation. At the same time, a high level at the inverse output of the decoder 9 permits the arrival of pulses from a generator of 6 clock pulses through the second element I 8 to the synchronization input of the shift register 4, the logical unit begins to be recorded in the cascades. The waveforms at the outputs of the first, second, third, fourth, fifth, K-th, (K + 1) -th, (n-1) th and n-th registers of the register shift are shown respectively by curves 1826 (Fig. 2). So, if the frequency-modulated signal of the intermediate frequency has a period T1 (FIG. 2), then the logical unit will have time to write before the next read pulse 15 in cascades from the first to the fourth shift register 4.-Upon arrival of the pulse 15 read trigger 3, With the information input with the four-stage cascade of the shift register 4, it is set to one. T riggers 3, the information inputs of which are connected to the previous cascades of the shift register 4 (i.e., from the first to the third), are blocked by the inverted pafOj 10 and retain the zero state, and the triggers 3, the information inputs of which are connected to the subsequent cascades of the shift register 4 (i.e. from the fifth to the nth), having a logical zero, a zero state is written, Trigger 3, in which the logical unit is written, causes the corresponding light-emitting diode 12 to glow in the reference indicator 11. The glow remains until the next read pulse is received. The remaining light-emitting diodes 12 are extinguished. By the reset pulse 16 of the counter 5 and the shift register 4, the zero state is set, the measurement .. of the T1 period ends and the measurement of the subsequent period T2 begins (Fig. 2). If the frequency-modulated intermediate frequency signal has a period T2 T1, the logical unit will be written in cascades from the first to the K-th register 4 of the shift, and the corresponding light-emitting diode will be illuminated. If the frequency-modulated intermediate frequency sig- nal has a period of ТЗ Т2 Т1, then the logical unit will be written in the cascades of the first to the n-th shift register 4 . Thus, the duration of the measured period of the frequency-modulated intermediate frequency signal is determined by the cascade number of the shift register 4, which is the last with the logical unit written to it at the moment of arrival of the read pulse 15. This cascade is detected by inverters 10 and triggers 3 and is indicated by the corresponding light emitting diode 12. The number of cascade N g shift register 4 equals NZ fo Since the period of the frequency-modulated signal changes in accordance with the modulation law, the filling of the cascades of the shift register 4 the logical unit also changes, and after each arrival of the pulse 15 of the reading, the corresponding light-emitting diode 12 shines, and since the intermediate frequency is high enough, the luminescent light emit -kazhets their diodes 12 and is continuous, a light schiys column, which, depending on the magnitude of the frequency deviation changes its length. The ends of the light of the pole indicate the deviating frequency up and down, measured from zero, for which the light-emitting diode 12 of the indicator 11 is counted, which is lit when the frequency-modulated oscillation pulse is fed to the input of the former 1. Depending on the purpose of using the device, the versions of the indicator 11 of reference may be different. Thus, in order to control the symmetry of frequency modulation or manipulation, it is desirable to fabricate a reference indicator 11 in the form of a Latin letter V (Fig. 3). In other cases, the indicator 11 of reference may be made as shown in FIG. 4. Thus, the proposed device eliminates the display of a fixed / changing part of the period of the frequency-modulated signal on the sample indicator, which eliminates errors in the measurement in the process of measuring the frequency deviation at a low modulating frequency, increasing the measurement accuracy by 10% compared with the known device. The display on the reference indicator only of the changing part of the period of the frequency-modulated signal in the form of a light column, the length of which varies from the value taken as zero, and its ends indicate the magnitude of the frequency deviation up and down, makes it possible to control symmetry of frequency modulation, manipulation and maintenance of the convenience of operating the proposed device.