юYu
о ооLtd
00 Изобретение относитс к электронной коммутационной технике, в частности к матричным коммутаторам с запоминанием сигналов управлени , и может быть использовано в автоматике и вычислительной технике. Известен коммутатор, состо щий из матрицы аналоговых ключей на 1ОД1П транзисторах, управл емых устройство хранени программы настройки fOНедостатком этого коммутатора вл етс невозможность передачи информахщи во врем настройки. Наиболее близким к предложенному вл етс матричный коммутатор, содержащий N горизонталъньк и Л вертикальных коммутируемых шин,.в каждой точке пересечени которых расположен ) -триггер и ключевой транзистор , включенный между соответствуюпщми горизонтальной и вертикальной шинами, систему N горизонтальных и М вертикальных управл ющих шин, причем кажда горизонтальна управл юща шина подключена к D -входам D-триггеров соответствующей строки, а кажда вертикальна управл юща шина - к С-входам D -триггеров соот ветствующего столбца 2. Недостатком известного коммутатор вл етс низка производительность устройства в св зи с многотактным ложным состо нием во врем настройки Цель изобретени - повышение производительности коммутатора путем уменьшени времени настройки. Цель достигаетс тем, что в матри ный коммутатор, содержаш 1й N горизон тальных и /Л вертикальных коммутируемых шин, в каждой точке пересечени которых расположен D -триггер и клю чевой транзистор, включенный между соответствующими горизонтальной и вертикальной шинами, систему N горизонтальных и № вертикальных управ л ющих шин, причем кажда горизонтальна управл юща шина подключена к D -входамD-триггеров соответствую щей строки, а кажда вертикальна управл юща шина - кС-входам Т -триг геров соответствуюшего столбца, межд D -триггером и соответствующи ему ключевым транзистором введен дополнительный Г -триггер, D -вход кот рого подключен к выходу основного D-триггера5 выход подключен к управл ющему электроду .-ключевого -транзистора , а С-входы всех дополнительных 5-триггеров коммутатора соединены,, с шиной разрешени перезаписи информации. На чертеже представлена.функциональна схема предлагаемого коммутатора .. Матричный коммутатор состоит из М вертикальных 1. и N горизонтальных 2 коммутируемых шин, в каждом перекрестьи которых помещен ключевой транзистор 3, соединенньй с выходом Q дополнительного D -триггера 4, вход С которого соединен с шиной 5 перезаписи, вход Р соединен с выходом ОБ-триггера 6. Вход CD -тригirepa 6 соединен с вертикальной управ л ющей шиной 7, вход D соединен с горизонтальной управл ющей шиной &. Матричный коммутатор работает следующим образом, В режиме установлени соединений последовательно выбираютс управл ю|Щие шины 7, одновременно выбираетс одна из шин 8. При этом в D -триг гер 6, св занный с выбранной вертикальной управл ющей шиной 7, записываютс коды, поступившие на соответствующие горизонтальные управл ющие, шины 8. После М тактов, когда во все столбцы матрицы записана.информаци о настройке, на шину 5 посргупает сигнал разрешени перезаписи. По этому сигналу информаци из В -триггера 6 переписываетс в дополнительный Р -триггер 4 за врем , равное одному такту. Ключевые транзисторы 3 коммутатора принимают состо ни , со-, ответствуюш ссе кеду настройки, и коммутатор готов к передаче информации. Во врем записи новой программы настройки в Б -триггеры 6 матричного коммутатора, дополнительные D -триггеры 4 хран т старую программу на- стройки и управл ют ключевыми транзисторами 3 матрицы. Поэтому во врем записи новой программы соединений коммутатор может передавать коммутируемые сигналы по старым соединени м . Переход на новую программу соединений осуществл етс за один такт. Технический эффект от использовани предложенного матричного коммутатора заключаетс в повышении производительности путем уменьшени времени настройки при выполнении его в виде большой интегральной микросхемы .00 The invention relates to electronic switching technology, in particular to matrix switches with memory of control signals, and can be used in automation and computer technology. A switch is known, consisting of a matrix of analog switches on 1OD1P transistors, controlled by the storage device of the tuning program. The disadvantage of this switch is the impossibility of transmitting information during the tuning process. The closest to the proposed is a matrix switch containing N horizontal links and L vertical switched buses, at each intersection point of which there is a) trigger and a key transistor connected between the respective horizontal and vertical buses, a system of N horizontal and M vertical control buses, and each horizontal control bus is connected to the D inputs of the D-flip-flops of the corresponding row, and each vertical control bus is connected to the C-inputs of the D-triggers of the corresponding column 2. Ned The remainder of the known switch is low device performance due to a multicast false state during tuning. The purpose of the invention is to improve switch performance by reducing tuning time. The goal is achieved by the fact that the matrix switchboard contains 1 N N horizontal and / L vertical switched buses, at each intersection point of which there is a D-trigger and a key transistor connected between the respective horizontal and vertical buses, the N horizontal system and the No. control buses, each horizontal control bus is connected to the D inputs of the D flip-flops of the corresponding row, and each vertical control bus connects to the KC inputs of the T-trigs of the corresponding column, between the D-triggers and An additional G-trigger, a D-input of which is connected to the output of the main D-trigger5, an output connected to the control electrode of the.-key-transistor, and the C-inputs of all additional 5-triggers of the switch are connected to the resolution bus. rewrite information. The drawing shows a functional diagram of the proposed switch. The matrix switch consists of M vertical 1. and N horizontal 2 switched buses, each of which have a key transistor 3 connected to the output Q of the additional D trigger 4, which is connected to the bus 5 rewriting, the input P is connected to the output of the OB-flip-flop 6. The input of the CD-tripe 6 is connected to the vertical control bus 7, the input D is connected to the horizontal control bus & The matrix switch operates as follows. In the connection establishment mode, the control bus 7 is selected sequentially, one of the bus 8 is simultaneously selected. At the same time, the codes received on the corresponding horizontal control tires, 8. After the M cycles, when all the columns of the matrix are written. Configuration information, bus 5 registers the overwrite enable signal. By this signal, information from the B-trigger 6 is rewritten into an additional P-trigger 4 in a time equal to one clock cycle. The switch key transistors 3 take the state corresponding to the setting, and the switch is ready to transmit information. During the recording of the new setup program in the B-triggers 6 of the matrix switch, the additional D-triggers 4 store the old program of tuning and control the key transistors 3 matrices. Therefore, during the recording of a new connection program, the switch can transmit dial-up signals over the old connections. The transition to the new connection program is carried out in one step. The technical effect of using the proposed matrix switch is to improve performance by reducing the setup time when performing it in the form of a large integrated circuit.