SU1101787A1 - Импульсный регул тор - Google Patents

Abstract

1. ИМПУЛЬСНЫЙ РЕГУЛЯТОР, содержащий последовательно соединенные предварительный усилитель, интегратор , усилитель мощности, трех-позиционный релейный блок и реле времени, подключенное выходом к управл ющему входу интегратора, (Отличающийс  тем, что, с целью повышени  динамической точности и йлстродействи  регул то- ра, в нем установлены одновибратор и пороговый блок, соединённый входом с выходом предварительного усилител , а выходом через одновибратор соединенный с вторым входом реле времени. (Л vj 00

Description

2. Регул тор по п. 1, отлич ающи.й с  тем, что времени содержит элемент НЕ, первый элемент И и первый элемент задержки и последовательно соединенные пороговый элемент, первый RS-триггер, второй элемент И, второй RS-триггер, третий элемент И, второй элемент за,цержки и элемент ИЛИ, соединенный выходом с выходом реле времени, а вторым входом - с выходом первого элемента задержки, соединенного входом с выходом первого элемента и, соединенного первым входом с вторым выходом второго RS -триггера, а вторым входом - с выходом порогового элемента и с вторым входом третьего элемента И, подключенного выходом через элемент НЕ ко второму входу первого элемента И, R-вхбд второго RS-триггера соединен с R-входом первого КЗ-триггера и с вторым входом реле времени, соединенного первым входом с входом порогового элемента.

Изобретение относитс  к автомати ческому управлению, а именно к авто матическим импульсным регул торам, в которых выходной сигнал  вл етс  прерывной импульсной функцией отклонени  входного сигнала от заданной величины, и может быть применено в системах автоматического управлени  различными объектами при использовании в качестве исполнительных устройств электрических исполнитбльных механизмов посто нной скорости. В-том числе имеющих люфты в кинематических передачах. Известен импульсный регул тор, содержащий первый сумматор, первым входом подключенный к выходу задатчика , вторым входом - к выходу датчика и входу дифференциатора, а выходом через последовательно соединенные усилитель, интегратор, трехпозиционный релейный блок и второй сумматор - к усилителю мощности, блок задержки и ключ, сигнальным входом подключенный к выходу дифференциатора , управл ющим входом - к выходу трехпозиционного релейного блока и входу блока задержки, а выходом - к второму входу второго сумматора, выход блока задержки сое динен с управл ющим входом интегратора 1 . Недостатки этого регул тора закл чаютс  в низких точности и быстродействии . Наиболее близким к предлагаемому по технической сущности  вл етс  импульсный регул тор, содержащий по следовательно соединенные предварительный усилитель, интегратор, усилитель мощности, трехпозиционный релейный блок и реле времени, подключенное выходом к управл ющего входу интегратора {2. Недостатками известного регул то ра  вл ютс  его низкие динамическа  точность и быстродействие, которые особенно сильно сказываютс  в том случае, когда регул тор используетс  в системе автоматического регулировани  совместно с исполнительным механизмом постог нной скорости , имеющим нелинейности типа люфт. Цель изобретени  - повышение динамической точности и быстродействи  регул тора. Поставленна  цель достигаетс  тем, что в импульсном регул торе, содержащем последовательно соединенные предварительный усилитель, интегратор, усилитель мощности, трехпозиционный релейный блок и реле времени, подключенное выходом к управл к цему входу интегратора, дополнительно установлены одновибратор и пороговый блок, соединенный в входом с выходом предварительного усилител , а выходом через одновибратор соединенный с вторым входом реле времени. Причем реле времени содержит элеотент НЕ,, первый элемент И и первый элемент задержки и последовательно соединенные пороговый элемент, первый RS-триггер, второй элемент И, второй RS-триггер, третий элемент И, второй элемент задержки и элемент ИЛИ, соединенный выходом с выходом реле времени, а вторым входом - с выходом первого элемента задержки, соединенного входом с выходом первого элемента И, соединенного первым входом с вторым выходом второго FS-триггера, а вторым входом с выходом порогового элемента, и с вторым входом третьего элемента И, подключенного выходом через элемент НЕ ко второму входу первого элемента И, R-вход второго RS-триггера соединен с R-входом первого PS-триггера и с вторым входом реле времени, соединенного первым входом с входом порогового элемента. На фиг.1 приведена функциональHcUit схема регул тора; на фиг. 2 .структурна  схема порогового блока; на фиг. 3 - структурна  схема порогового элeмeнтa на фиг.4 - эпюры напр жений основных функциональных блоков регул тораV на фиг.5 эпюры напр жений-элементов логического блока. Регул тор содержит предварительный усилитель 1, интегратор 2, трех поэиционный релейный блок 3, усилитель 4 мощности, элемент ИЛИ 5, пер вый б и второй 7 элементы задержки пороговый элемент 8, пороговый блок одйовибратор 10, логический блок 11 содержащий второй 12 и первый 13 RS-триггеры, первый 14, третий 15 и второй 16 элементы И, элемент НЕ 17, а также исполнительный механизм 18 посто нной скорости, реле 19 времени,первый 20 и второй 21 двух позиционныерелейные элементы, пер вый 22 и второй 23 инверторы, элементы ИЛИ 24 и 25, первый 26 и второй 27 детекторы, U - выходной сигнал i-ro блока, (1 сигнал на -ом выходе i -го блока. В состав реле 19 времени вход т логический блок 11, пороговый элемент 8, первый б и второй 7 элементы задержки и элемент ИЛИ 5. Регул тор работает следук цим образом . На вход предварительного усилител  1 поступает сигнал UBK равный разности между заданным и дейст вительным значени ми регулируемого параметра. С выхода предварительно -усилител  1 сигнала поступает на входы интегратора 2 и порогового блока 9. В соответствии . с характеристикой порогового блока , (фиг.1) на его выходе возникает кусочно-посто нный сигнал Ug положительной пол рности (фиг.4) при каждом изменении знака сигнала Ц на выходе предварительного усилител  1. По переднему фронту сигнала Ug осуществл етс  запуск одновибратора 10, формирующего короткий импульс (фиг.4), поступающий на R-входы триггеров 12 и 13 логического блока 11, привод  его тем caNbiM в исходное состо ние. Одновременно сигнал U интегрируетс  интегратором 2 и при достижении сигналом и на выходе усилител  4 мощности величины, превышающей порог срабатывани  /J трехпозиционного релейного блока 3, происходит срабатывание последнего. Сигнал Uj с выхода трехпозиционного релейного блока 3 поступает на вход исполнительного механизма 18 система автоматического ре гулировани  и вход порогового элемента 8. Происходит срабатывание порогового элемента В, так как- его зона нечувствительности устанавливаетс  меньше чем величина 4 . и ступенчатый сигнал UQ поступает в блок 11, йа первый вход логического ,т.е. на S-вход первого триггера 13, вызыва  его переключение, и на вторые входы первого 14 и третьего 15 элементов И. Поскольку в исходном состо нии логического блока 11 jHa выходах второго RS-триггера 12 отсутствует сигнал и присутствует сигнал и ТО после восстановлени  исходного состо ни  логического (блока 11 импульсом U с выхода од|новибратора 10, т.е. при первом по влении сигнала U на выходе порогового элемента 8, на выходе третьего элемента И 15 формируетс  сигнал ,проход щий на вход второго элемента 7 задержки, а через элемент НЕ 17 - на второй вход второго элемента И 16, на первый вход которого поступает сигнал с пр мого выхода первого RS-триггера 13. Параметрами элементов логического блока 11 обеспечиваетс  неинвертирование сигнапа на втором входе второго элемента И 16, ранее, чем на его первый вход поступает сигнал с выхода первого RS-триггера 13 после переключени  последнего. После истечени  времени задержки второго элемента 7 задержки по переднему фронту сигнала И выходной, сигнал и элемента ИЛИ 5 осуществл ет сброс интегратора 2 до нул . При этом происходит обратное переключение трехпозиционного релейного блока 3 .и уменьшение до нул  сигнала на выходе регул тора. Таким образом, длительность первого после изменени  пол рности сигнала на входе в интегратор 2 импульса управлени  определ етс  временем задержки второго элемента 7 задержки. В случае, если после первого импульса происходит изменение пол рности сигнала U на входе интегратора 2, то процесс повтор етс  с тем отличием, что на выходе регул тора сформируетс  импульс противоположной пол рности. В случае, если после первого импульса управлени  не происходит изменени  пол рности сигнала на входе интегратора 2, то при последукмцем срабатывании трех- позиционного релейного блока 3 длительность импульса управлени  определ етс  временем задержки первого элемента 6 задержки, так как после окончани  первого импульса происходит переключение второго RS-триггер 12 логического блока 11 и, соответственно, формирование сигнала У-,4. на выходе первого элемента И 14. Процесс повтор етс  до тех пор,, пока в системе автоматического регулировани  не возникнет устойчивый автоколебательный процесс с

числом импульсов на полупериоде, равном 1.

При изменении знака сигнала U-, на входе в интегратор 2 происходит измение пол рности импульса управлени  на выходе регул тора и соответственно , изменение направлени  движени  исполнительного механизма 18 посто нной скорости. .исполнительного механизма 18 при отсутствии люфта в нем и при длительности первого импульса послег изменени  пол рности сигнала |На входе в интегратор 2 в два раза меньше, чем щитeльнocть у- О следующих импульсов. В приведенном примере конструкцией регул тора обеспечиваетс  уменьшение в два раза динамической периодической ошибки регулировани  при одновременном уменьшении времени регулировани . При наличии люфтов в исполнительном механизме длительность -у первого импульса выбираетс  с учетом люфта дл  его компенсации, так как вьаборка происходит при каждом изменении направлени  исполнительного механизма.

Анализ работы регул тора позвол ет установить, что величина динаг-ической периодической ошибки регулировани  может быть уменьшена теоретически до нулевого значени  при одновременном уменьшении времени регулировани  на 10 - 15%.

Claims (2)

1. ИМПУЛЬСНЫЙ РЕГУЛЯТОР, содержащий последовательно соединен ные предварительный усилитель, интегратор, усилитель мощности, трехпозиционный релейный блок и реле времени, подключенное выходом к 'управляющему входу интегратора, отличающийся тем, что, с целью повышения динамической точности и быстродействия регулятора, в нем установлены одновибратор и пороговый блок, соединённый входом с выходом предварительного усилителя, а выходом через одновибратор соединенный с вторым входом реле времени.

2. Регулятор по п. чающий ся тем, мени содержит элемент

1, о т л и что роле врёНЕ, первый элемент И и первый элемент задержки и последовательно соединенные пороговый элемент, первый RS-триггер, второй элемент И, второй RS-триггер, третий элемент И, второй элемент запержки и элемент ИЛИ, соединенный выходом с выходом реле времени, а вторым входом - с выходом первого элемента задержки, соединенного вхо дом с выходом первого элемента и, соединенного первым входом с вторым выходом второго R6 -триггера, а вторым входом - с выходом порогового элемента и с вторым входом третьего элемента И, подключенного выходом через элемент НЕ ко второму входу первого элемента И, R-вход второго RS-триггера соединен с R-входом первого RS-триггера и с вторым входом реле времени, соединенного первым входом с входом порогового элемента.