Изобретение относитс к радиотехнике и может быть использовано в синхронизирующих системах дл коррекции шкалы времени. Известно устройство дл введени поправок в шкалу времени, содержащее генератор, выход которого непосредственно соединен с первыми входами элементов совпадени и через последовательно соединенные фазосдвигакнций блок и коммутатор - с входом делител частоты, выход счетчика через первый триггер соединен с вторым входом первого элемента с овпадени и через второй триггер - с вторым входом второго элемента совпадени , выходы первого и второго элементов совпадени соединены с управл ющими входами коммутатора , выходы третьего и четвертого элементов совпадени подключены к входам первого и второго триггеров соответственно, а вторые входы третье го и четвертого элементов совпадени соединены с выходами третьего и четвертого триггеров соответственно, первые входы которых с выхо дом счетчика, к входам элемента ИЛИ подключены выходы первого и второго элементов совпадени , а выход элемента ИЛИ подключен к входу счетчика L13 Недостатком известного устройства вл етс низка точность коррекции шкалы времени. Наиболее близким к изоб;ретению вл етс устройство дл коррекции шкалы времени, содержащее последовательно соединенные генератор, фазосдвигающий блок и делитель частоты, а также регистр сдвига, счетчик и элемент совпадени , выход которого через счет чик подключен к входу первого триггера , пр мой выход которого подключен к объединенным первым входам элемента совпадени и первого и второго дополнительных элементов совпадени , объединенные вторые входы которых соединены с выходом генератора, третьи вхо ды первого и второго дополнительных элементов совпадени подключены к пр мому и инверсному входам второго триггера, а выходы первого и второго дополнительных элементов совпадени подключены к входам регистра сдвига, выходы разр дов которого подключены к входам фазосдвигающего блока, который выполнен в виде линии задержки, отводы которой через элементы совпадени подключены к входам элемента ИЛИ C2J. Недостатками известного устройства вл ютс низка точность и узкий диапазон коррекции шкалы времени. Цель из(Ъбретени - повышен с тичности коррекции и увеличение диапазона коррекции. Поставленна цель достигаетс тем, что в устройство дл коррекции шкалы времени, содержащее последовательно соединенные генератор, фазосдвигакщий блок и делитель частоты , а также регистр сдвига, счетчик и элемент совпадени , введены последовательно соединенные реверсивный счетчик и формирователь сигнала управлени , последовательно соединенные дешифратор и формирователь одиночных импульсов, а также преобразователь кода коррекции при зтом тактовый и информахщонный выходы преобразовател кода коррекции подключены к тактовому и информационному входам регистра сдвига соответственно, выход мпадшего разр да которого подключен к первому управл ющему входу фазо- сдвигающего блока,а выходы других раз- р дов регистра сдвига подключены к входам записи реверсивного счетчика, выход фазосдвигакнцего блока подключен к первому входу элемента совпадени и к второму входу формировател одиночных импульсов, выход которого подключен к входу предварительной записи реверсивного счетчика и к второму входу формировател сигнала управлени , выход которого подключен к второму управл ющему входу фазосдвигающего блока и к второму входу элемента совпадени , выход которого подключен к счетному входу реверсивного счетчика, тактовый выход преобразовател кода коррекции подключен к счетному входу счетчика, выходы разр дов которого подключены к соответствующим входам дешифратора, при этом вход преобразовател кода коррекции и установленный Bxof счетчика вл ютс входами сиг налов Код коррекции и коррекции. На фиг.1 изображена электрическа схема устройства дл коррекции шкалы времени; на фиг.2 - вариант реализации преобразовател кода коррекции; ,, на фиг.З - временные диаграммы, по сн ющие работу устройства. Устройство дл коррекции шкалы времени содержит генератор 1, фазосдвигакиций блок 2, делитель 3 частоты , реверсивный счетчик 4, регистр 5 сдвига, преобразователь 6 кода коррекции , элемент 7 совпадени , счетчи 8, дешифратор 9, формирователь 10 одиночных импульсов и формирователь 11 сигнала управлени , а преобразователь 6 кода коррекции содержит триггер 12, элемент ИЛИ 13, блок 14 задержки . Устройство дл коррекции шкалы времени работает следующим образом.. Генератор 1 вл етс источником импульсов стабильной частоты дл запуска фазосдвигающего блока 2, выпол ненного в виде управл емого делител частоты, коэффициент делени которого в исходном состо нии равен К , Что определ етс наличием на первом управл ющем входе фазосдвигающего блока 2 логического О независимо о уровн на его втрром управл ющем вхо де. С выхода фазосдвигающего блока 2 импульсы подаютс на вход делител 3 Дл коррекции шкалы времени на вход устройства, соединенньм с устан вочным входом счетчика 8,подаетс сигнал Ввод коррекции (фиг.Зо), по которому происходит сброс счетчика 8, и на выходе дешифратора 9 по вл етс уровень логического О (фиг.ЗВ После подачи сигнала Ввод коррекции на вход преобразовател 6 подаетс N-разр дный последовательный импульс ный двоичный код коррекции старшими разр дами вперед в виде пр мого и инверсного кодов, причем единица в коде коррекции соответствует наличию импульсэв в пр мом коде и отсутствию импульса в инверсном коде, а ноль соответствует отсутствию импульса в пр мом коде и наличию импульса в инверсном коде. В младщ- разр де ко да коррекции содержитс информаци о знаке коррекции. Преобразователь 6 формирует на информационном выходе пр мой код коррекции, а на тактовом выходе из пр мого и инверсного кодов тактовые импульсы сдвига (фиг.35), при этом дл надежного срабатывани регистра 5 длительность импульсов ко да коррекции на информационном выход преобразовател 6 увеличена до перио да следовани ,тактовых импульсов, а тактовые импульсы сдвига на тактовом выходе задержаны относительно фронтов кода коррекции на информационном выходе . Пр мой код коррекцией записываетс в регистр 5. Одновременно счетчик 8 подсчитывает число тактовых импульсов сдвига, т.е. число разр дов кода коррекции, записанного в регистр 5. Как только в регистр 5 запишутс все N разр дов кода коррекции, на.выходе разр дов счетчика 8 по вл етс двоичный код, соответствующий числу разр дов кода коррекции. При этом на выходе дешифратора 9 по вл етс уровень логической 1 (фиг.Зв), который подаетс на первый вход формировател 10. Формирователь 10 вьщел ет второй после по влени уровн логической 1 на первом входе импульс тактовой частоты, поступающий с выхода фазосдвигающего блока 2 на второй вход формировател 10 (фиг.З ). Этот импульс (фиг.33) с выхода формировател 10 поступает на вход формировател 11 и на вход предварительной записи реверсивного счетчика 4, причем по переднему фронту этого импульса производитс перепись информации , хран щейс в регистре 5, в реверсивный счетчик 4. При записи в реверсивный счетчик 4 числа, отличного от нул , на его выходе по вл етс уровень логической 1 (фиг.Зе), который, поступа на другой вход формировател 11, разрешает формирование сигнала управлени на его выходе. Сигнал управлени по вл етс на выходе формировател 11 по заднему фронту импульса, поступающего с выхода формировател 10 (фиг.З). Таким образом, по вление сигнала на выходе формировател 11 прив зано к заднему фронту импульса тактовой частоты на выходе фазосдвигающего блока 2. Сигнал с выхода формировател 11, поступа на второй управл ющий вход фазосдвигакмдего блока 2, измен ет pro коэффициент делени на i1 в зависимости от знака коррекции, поступающего с выхода младшего разр да регистра 5 на первый управл ющий вход фазосдвигакнцего блока 2. Этим же сигналом открываетс элемент 7 совпадени и.импульсы с выхода фазосдвигающего блока 2 поступают на счетный вход реверсивного счетчика 4 (фиг.Зз), который работает в режиме вычитани . Поскольку сигнал управлени на выходе формировател 11 прив зан к зад- . нему фронту импульса тактовой частоты m выходе фазосдвигающего блока 2, то возможность уменьшени длительности первого импульса на счетном входе реверсивного счетчика 4 исключена,что обеспечивает надежное срабатывание реверсивного счетчика 4. Когда информаци , записанна в реверсивный счетчик .4 считаетс , на его выходе по вл етс уровень логического О (г.Зе), который возвращает формирователь 11 в исходное состо ние. На выходе формировател 1f по вл етс Уровень логического О (фиг.Зж), который запирает злемент 7 совпадени и восстанавливает исходньй коэф фшф|ент делени фазосдвигающего блока 2. Величина коррекции Л равна A-fc tTj.«, где Т - период следовани импульсов на выходе генератора 1; п - число, записанное в реверсивном счетчике 4. 10 1 Если же реверсивный счетчик 4 pa.-i ботает в режиме суммировани , то величину коррекции можно вводить в устройство в дополнительном коде. При этом уровень логического О на выходе реверсивного счетчика 4 по вл етс при его переполнении. В предлагаемом устройстве обеспечиваетс повышение точности коррекции путем прив зки сигнала управлени на выходе форм1фовател 11 к импульсам на выходе фазосдвигающего блока 2. В предлагаемом устройстве максимальна величина коррекции определ етс периодом следовани импульсов с выхода генератора 1 и разр дностью реверсивного счетчика 4, регистра 5 и счетчика 8 и |1ичем не ограничена, так как необходимое значение коррекции при большом уходе шкагга времени может быть получена многократным повторением коррекции и накоплением ее величины , что обеспечивает увеличение диапазона коррекф1И шкалы времени.The invention relates to radio engineering and can be used in synchronization systems for correcting the time scale. A device for introducing corrections to a time scale is known, comprising a generator, the output of which is directly connected to the first inputs of the matching elements and through the series-connected phase-shifting unit and switch to the input of a frequency divider, the output of the counter through the first trigger is connected to the second input of the first element from coincidence and through the second trigger — with the second input of the second coincidence element; the outputs of the first and second coincidence elements are connected to the control inputs of the switch; the outputs of the third and fourth the matching elements are connected to the inputs of the first and second triggers, respectively, and the second inputs of the third and fourth elements of the match are connected to the outputs of the third and fourth triggers, respectively, the first inputs of which are from the output of the counter, to the inputs of the OR element, and the output of the element OR is connected to the input of the counter L13. A disadvantage of the known device is the low accuracy of the correction of the time scale. The closest to the image is a device for correcting the time scale, containing a series-connected generator, a phase-shifting unit and a frequency divider, as well as a shift register, a counter and a coincidence element whose output is connected to the input of the first trigger through a counter, whose direct output connected to the combined first inputs of the match element and the first and second additional elements of the match, the combined second inputs of which are connected to the generator output, the third inputs of the first and second complement matching elements are connected to the direct and inverse inputs of the second trigger, and the outputs of the first and second additional matching elements are connected to the inputs of the shift register, the bit outputs of which are connected to the inputs of the phase-shifting unit, which is made in the form of a delay line, whose taps through the matching elements are connected to the inputs of the element OR C2J. The disadvantages of the known device are low accuracy and a narrow range of correction of the time scale. The objective of (c) is to improve the correction and increase the correction range. The goal is achieved by introducing a sequentially connected generator, phase shifting unit and frequency divider, as well as a shift register, counter, and a coincidence element into the device for correcting the time scale. connected reversible counter and control signal generator, serially connected decoder and single pulse generator, as well as a correction code converter at this time clock The first and informational outputs of the correction code converter are connected to the clock and information inputs of the shift register, respectively, the output of which is connected to the first control input of the phase-shifting unit, and the outputs of other bits of the shift register are connected to the inputs of the reversible counter, the output the phase shift block is connected to the first input of the coincidence element and to the second input of the single pulse shaper, the output of which is connected to the preliminary recording input of the reversible counter and to the second input of the control signal generator, the output of which is connected to the second control input of the phase-shifting unit and to the second input of the coincidence element, the output of which is connected to the counting input of the reversible counter, the clock output of the correction code converter is connected to the counting input of the counter, the output of which bits are connected to the corresponding inputs of the decoder, while the input of the correction code converter and the Bxof set counter are signal inputs of the correction and correction code. Fig. 1 shows an electrical diagram of a device for correcting a time scale; FIG. 2 shows an embodiment of a correction code converter; FIG. ,, FIG. 3 are timing diagrams explaining the operation of the device. The device for correcting the time scale contains a generator 1, phase shifting block 2, a frequency divider 3, a reversible counter 4, a shift register 5, a correction code converter 6, a match element 7, a counter 8, a decoder 9, a single pulse driver 10, and a control signal driver 11, and the correction code converter 6 comprises a trigger 12, an OR element 13, a delay unit 14. The time scale correction device operates as follows. Generator 1 is a source of stable frequency pulses for starting phase shifting unit 2, performed as a controlled frequency divider, the division factor of which in the initial state is equal to K, which is determined by the presence of the first control The phase input of the phase-shifting unit 2 of the logic O is independently about the level at its third control input. From the output of the phase-shifting unit 2, pulses are sent to the input of the divider 3. To correct the time scale, the input of the device, connected to the installation input of the counter 8, is given the correction input signal (Fig. Zo), which resets the counter 8, and the output of the decoder 9 to is the logic level O (FIG. 3. After the signal has been input. Input correction to the converter 6 input is given an N-bit serial pulse binary correction code by high bits in the form of forward and inverse codes, and the one in the correction code corresponds to the presence of pulses in the forward code and the absence of a pulse in the inverse code, and zero corresponds to the absence of a pulse in the forward code and the presence of a pulse in the inverse code. The correction code contains information about the sign of the correction in the low-level correction code. direct correction code, and the clock output of the direct and inverse codes shift clock pulses (Fig.35), while for reliable operation of register 5 the duration of the pulses of the correction code to the information output of the converter 6 is increased about the period of the following, clock pulses, and shift clock pulses at the clock output are delayed relative to the fronts of the correction code at the information output. The forward correction code is written to register 5. At the same time, counter 8 counts the number of clock pulses, i.e. the number of bits of the correction code recorded in register 5. As soon as all N bits of the correction code are recorded in register 5, a binary code corresponding to the number of bits of the correction code appears on the output bits of counter 8. At the output of the decoder 9, a logic level 1 (Fig. 3b) appears, which is fed to the first input of the imaging unit 10. The imaging unit 10 outputs the second after the occurrence of the logic level 1 at the first input a clock frequency pulse coming from the output of the phase-shifting unit 2 to the second input of the imaging unit 10 (fig.Z). This pulse (Fig. 33) from the output of the imaging unit 10 is fed to the input of the imaging unit 11 and to the pre-recording input of the reversible counter 4, and on the leading edge of this pulse, information stored in the register 5 is copied to the reversing counter 4. When writing to the reversing a counter 4 of a number other than zero, a logic level 1 appears at its output (FIG. Ze), which, entering the other input of the driver 11, enables the generation of a control signal at its output. A control signal appears at the output of the imaging unit 11 at the trailing edge of the pulse arriving from the output of the imaging unit 10 (Fig. 3). Thus, the appearance of the signal at the output of the imaging unit 11 is connected to the trailing edge of the clock frequency output of the phase-shifting unit 2. The output signal of the imaging unit 11, arriving at the second control input of the phase-shifting unit 2, changes the pro division factor by i1 depending on of the correction sign coming from the low-bit output of the register 5 to the first control input of the phase-shifting unit 2. The same signal opens the coincidence element 7 and the pulses from the output of the phase-shifting unit 2 are fed to the counting input reverse sive counter 4 (fig.Z3), which operates in the subtraction mode. Since the control signal at the output of the driver 11 is tied to the rear. It is possible to reduce the duration of the first pulse at the counting input of the reversing counter 4, which ensures reliable operation of the reversing counter 4. When the information recorded in the reversing counter .4 is considered to be at its output the logical level of O (g. Ze), which returns the driver 11 to its original state. At the output of the imaging device 1f, the Level of logical O (Fig.Zh) appears, which locks the coincidence element 7 and restores the initial division factor of the phase-shifting unit 2. The correction value L is equal to A-fc tTj. ", Where T is the pulse period at the output of the generator 1; n is the number recorded in the reversible counter 4. 10 1 If the reversible counter 4 pa.-i is in the summation mode, then the correction value can be entered into the device in an additional code. The level of logic O at the output of reversible counter 4 appears when it is overflowed. In the proposed device, the correction accuracy is improved by binding the control signal at the output of the form-changer 11 to the pulses at the output of the phase-shifting unit 2. In the proposed device, the maximum correction value is determined by the pulse follow-up period from the generator output 1 and the width of the reversible counter 4, register 5 and counter 8 and | 1 is not limited, since the necessary correction value with a large departure of the time scale can be obtained by repeating the correction multiple times and accumulating its values That provides an increase in range korrekf1I timescale.
/г// g /