SU1095261A1

SU1095261A1 - Врем задающее устройство

Info

Publication number: SU1095261A1
Application number: SU823426812A
Authority: SU
Inventors: Виктор Платонович Бакалинский; Анатолий Григорьевич Хлонь
Original assignee: Предприятие П/Я Р-6292
Priority date: 1982-04-16
Filing date: 1982-04-16
Publication date: 1984-05-30

Abstract

ВРЕМЯЗАДАКЩЕЕ УСТРОЙСТВО, содержащее основной компаратор напр жений , входы которого подключены к вькодам резистивно-емкостных цепей, включенных между шинами источника питани , отличающеес тем, что, с целью повьшени стабильности формируемых интервалов времени, в него введен дополнительный компаратор , идентичный основному, вход которого подключен к общей точке соединени резисторов одной из -резнстивно-емкостных цепей. КЛ о/

Description

Изобретение относитс к импульсной технике и может использоватьс дл формировани интервалов времени повьшенной стабильности.

Известны врем задакицие устройства содержащие компаратор напр жений, входы которого подключены к выходам врем задающей цепи и резистивного ил резистивно-емкостного делител напр жени С1 .

В идеальном случае KotmapaT(4 напр жени не должен нагружать подключенную к нему схему. Реально входной ток смещени компаратора см,необходимый дл установлени соответствующего смещени транзисторов дифференциального каскада компаратора, протекает по резистйвному делителю устройства, вли на ввл11чину порогового напр жени . При изменении напр жени питани компаратора, температуры окружающей среды и при наличи других дестабилизирующих факторов входной ток смещени измен етс . В результате, измен етс напр жение на выходе делител и, следовательно, формируемый интервал . Особенно сильно вли ние йходного тока смещени на стабильность формируе в к интервалов времени, используютс высокоомные резистивные делители.

Наиболее близким к предлагаемому вл етс врем задающее устройство, содержащее основной компаратор напр жени , входы которого Подключены к выходам резистивно-емкостных цепей, включенных между шинами источника питани С2 . .

Недостатком устройства вл етс нестабильность формируемых интервалов времени.

Цель изобретени - повышение ста-, бильности формируемых интервалов времени. .

Дл достижени поставленной цели во врем задающее устройство, содержащее основной компаратор напр жений , входы которого подключегел- к выходам резистивно-емкостных цепей, включенных между шинами источника питани , введен дополнительный компаратор идентичный основному, вход которого подключен к общей точке соединени резисторов одной из резистивно-емкостных цепей.

До момента равенства напр жений на входах основого компаратора входной ток У см вли ет на пороговое напр жение или на эквивалентную зар жающуто ЭДС. .При изменении J измен етс фopмиpye tt.Iй интервал времени. Дл компенсации вли ни используетс дополнительный идентичный основному компаратор, входной ток Jjt которого измен ет эквивалентную зар жающую ЭДС или соответственно пороговое напр жение.

На фиг. 1 изображена электрическа схема предлагаемого врем задающего устройства, в котором входной ток основного компаратора вли ет на пороговое напр жение, а входной ток дополнительного компаратора - на эквивалентную зар жающую ЭДС, на фиг. 2 схема устройства,в котором входной ток ОСНОВНОГО компаратора вли ет на эквивалентную зар жающую ЭДС, а дополнительного - на пороговое напр жение.

. Устройство содержит основной компаратор 1, вхо;1Ы которого подключены к выходам резистивно-емкостных цепей 2 и.З, подключенных к шинам источника питани 4, 5.. Цепь 2 содержит последовательно соединенные резисторы 6 и 7 и конденсатор 8, а цепь 3 - последовательно соединенные резисторы 9 и 10, параллельно одно-, му из которых включен конденсатор 11. . Вход дополнительного компаратора 12 подключен к общей точке соединени резисторов одной из цепей. Параллельно конденсатору 8 может быть включен замкнутьй в исходном состо нии ключ 13, выход основного компаратора вл етс выходом 14 устройства.

Устройство работает следующим образом .

После включени напр жени Е (или размыкани ключа 13 в случае его наличи ) начинаетс зар д конденсатора 8. На -выходе компаратора 1 установлена логическа 1. Конденсатор 8 стремитс зар дитьс -к эквивалентной зар жающей ЭДС, равной Е - (фиг. 1) .или Е + Лсм Р (фиг. 2), где Рц - сопротивление резистора 6, Р - суммарное сопротивление резисторов 6 и 7.

Зар д конденсатора 8 заканчиваетс , когда напр жение на нем несколь1 2 КО превысит пороговое (Е 1 2

см RI ), ЧТО соответствует фиг.1 р

или -1 - (Е +3ц ), что соответствует фиг. 2, где R- , 2

сопротивлени резисторов 9 и 10.

Claims

ВРЕМЯЗАДАЮЩЕЕ УСТРОЙСТВО, содержащее основной компаратор напряжений, входы которого подключены к выходам резистивно-емкостных цепей, включенных между шинами источника питания, отличающееся тем, что, с целью повьшения стабильности формируемых интервалов времени, в него введен дополнительный компаратор, идентичный основному, вход которого подключен к общей точке соединения резисторов одной из резистивно-емкостных цепей.

Фиа./