SU1094046A1 - Device for control of training system for operators of control systems - Google Patents
Device for control of training system for operators of control systems Download PDFInfo
- Publication number
- SU1094046A1 SU1094046A1 SU833584358A SU3584358A SU1094046A1 SU 1094046 A1 SU1094046 A1 SU 1094046A1 SU 833584358 A SU833584358 A SU 833584358A SU 3584358 A SU3584358 A SU 3584358A SU 1094046 A1 SU1094046 A1 SU 1094046A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- control
- inputs
- register
- address
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТРЕНДЖЕРШ ОПЕРАТОРОВ СИСТЕМ УПРАВЛЕНИЯ , содержащее блок пам ти, соединеиный выходами с входами регистра в1крокоманд, и регистр адреса микрокоманд , подключенный управл ющими выходами к управл ющим входам блока пам ти, отличающеес тем, что, с целью повышени эффективности i управлени тренажером, оно имеет элемент ИЛИ, генератор случайных чисел , дещифратор, блок сравведи и элементы И, при этом первые информационные выходы регистра адреса ш(крокоманд соединены череэ элемент ИЛИ с входом генератора случайных чисел, подключенного выходом к входу блока сравнени , вторые информациошше выходы регистра адреса микроксма д соединены с входами де ифратора, св занного выходами с соответствую1цими первыми входами пертос и вторых элементов И, вторью BxqfQd которых подключены к выходам блока сравнени , причем выходы первых и вторых элементов И св заны с информационными (Л входами блока пам ти.DEVICE TO CONTROL TRENDZHERSH OPERATOR CONTROL SYSTEMS, comprising a storage unit soedineiny outputs with v1krokomand register inputs, and the address register microinstruction, is connected by control outputs to the control inputs of the storage unit, characterized in that, in order to increase the efficiency i control simulator, it has an OR element, a random number generator, a descrambler, a block and compare the AND elements, while the first information outputs of the address register are w (krokomandov are connected through the OR element to the input of the case generator The numbers connected by the output to the input of the comparator unit, the second informations of the register of the address of the microxm d are connected to the inputs of the diffuser connected to the outputs of the corresponding first inputs of the pertos and the second elements AND, the second BxqfQd of which are connected to the outputs of the comparison unit, the outputs of the first and second elements And are associated with informational (L) inputs of the memory block.
Description
соwith
4ik4ik
О 4 О)O 4 O)
Изобретение относитс к тренажерам операторов систем управлени и может быть использовано в качестве устройства управлени тренажером операторов систем управлени .The invention relates to simulators of operators of control systems and can be used as a device for controlling the simulators of operators of control systems.
Известно устройство управлени тренажером операторов систем управлени , содержащее блок пам ти, соединенный выходами с входами регистра микрокоманд, и регистр адреса микрокоманд , подключенный управл ющими выходами к управл ющим входам блока пам ти Ги .A device controlling a simulator of control system operators is known, which contains a memory block connected by outputs to the inputs of a micro-register register, and a micro-command address register connected by control outputs to the control inputs of a memory block Gi.
Недостатком звecтнoгo устройства вл етс невысока эффективность управлени тренажером.The disadvantage of the star device is the low efficiency of the simulator control.
Цель изобретени - повышение эффективности управлени тренажером.The purpose of the invention is to increase the efficiency of simulator control.
Поставленна цель достигаетс тем, что устройство дл управлешг тренажером операторов систем управлейи , содержащее блок пам ти, соединеннь выходами с входами регистра мИ1фокоманд , и регистр адреса микрокоманд, подключенный управл кшрти выходами управл кпщм входам блока пам ти, имеет элемент ИЛИ, генератор случайных чисел, дешифратор, блок сравиени и элементы И, при этом .первые инфор- 1ационные выходы регистра адреса микрокоманд соединены через элемент ИЛИ с входом генератора случайных чисел, подключенного выходом к входу блока сравнени , вторые информационные выходы регистра адреса микрокоманд соединены с входами дешифратора , св занного выходами с соответствующими первыми входами первых и вторых элементов И, вторые входы которых подключены к выходам блока сравнени , причем выходы первых и вторых элементов И св заны с информационными входами блока пам ти.The goal is achieved by the fact that the device for controlling the simulator of control system operators, containing a memory block, connected to the inputs of the register of the MI1 command, and the address register of microinstructions, connected to the control of the outputs of the memory control module, has an OR element, a random number generator, the decoder, the block of comparison and the elements AND, at the same time. The first informational outputs of the register of the address of microcommands are connected through the OR element to the input of a random number generator connected by an output to the input of the block with In addition, the second information outputs of the micro-command address register are connected to the inputs of the decoder connected to the outputs of the corresponding first inputs of the first and second elements AND, the second inputs of which are connected to the outputs of the comparison unit, and the outputs of the first and second elements AND .
На чертеже приведена блок-схема устройства управлени тренажером операторов систем управлени .The drawing shows a block diagram of a simulator control device for control system operators.
Устройство содержит регистр 1 адреса микрокоманды, блок 2 пам ти микропрограммы, регистр 3 микрокоманды , многовходовый элемент ИЖ 4, генератор 5 случайных чисел, блок 6 сравнени , первую группу элементов И 7, вторую группу элементов И 8, дешифратор 9.The device contains a microcommand address register 1, a microprogram memory block 2, a microcommand register 3, an IL 4 multientry element, random number generator 5, a comparison unit 6, the first group of elements AND 7, the second group of elements AND 8, a decoder 9.
Первые информационные выходы регистра 1 адреса микрокоманд соединены через элемент ИЛИ 4 с входом генератора 5 случайных чисел, подключенного выходом к входу блока 6 сравнени , вторые информационные выходы регистра 1 адреса микрокоманд соединены с входами дешифратора 9,The first information outputs of the register of microcommand addresses 1 are connected via the element OR 4 to the input of the generator 5 random numbers connected by the output to the input of the comparison unit 6, the second information outputs of register 1 of the address of microcommands are connected to the inputs of the decoder 9,
св занного выходами с соответствующими первыйи входами первых и вторых элементов И 7 и 8, вторые .входы которых подключены к выходам блока 6 сравнени , причем выходы первых и вторых элементов И 7 и 8 св заны с информационными входами блока 2 пам ти.connected outputs with the corresponding first and first inputs of the second and second elements 7 and 8, the second inputs of which are connected to the outputs of the comparison unit 6, and the outputs of the first and second elements of the 7 and 8 are connected to the information inputs of the memory 2.
Регистр t адреса микрокоманды предназначен дл задани управл ющейThe microcommand address register t is designed to set the control
составл ющей алгоритма управлени .. . . Емкость регистра 1 определ етс числом операций алгоритма управлени . По вление сигналов на входах регистра t соответствует моменту отработки оператором операизйи алгоритма. Сигналы на первых выходах регистра 1 однозначно оп| едел ют посл:едовательность выполнений операци|)| алго ритма управлений, и сигналы вторых егь выходов тфедмазначены дл моделирова йеро тностного поведени объекта управлени и соответстбенно прин ти решени оператором о 8ыбо-. ре необходимой рёализа:Ё(Ии алгоритмаcomponent of the control algorithm ... . The capacity of register 1 is determined by the number of operations of the control algorithm. The appearance of signals at the inputs of the register t corresponds to the moment of the operator working off the algorithm. The signals at the first outputs of register 1 are uniquely op | eaten after: accuracy of operations | | | | The control algorithm, and the signals of the second outputs of the control unit are indicated for the simulation of the behavior of the control object and, accordingly, for the operator to decide whether or not to. re needed reals: Ё (AI algorithm
управлени в зависимости от реакции объекта управлени на вьтолнейные ранее им управл ющие воздейс ви .controls depending on the response of the control object to the previously volatile ones controlling them.
Генератор 5 случайных чисел предназначен дл задани случайногоRandom number generator 5 is designed to set random
5равномерно распределенного числа в интервале от О до 1.5 evenly distributed numbers in the range from O to 1.
Блок 6 сравнени предназначен дл определени наступлени того или иного исхода логического услови Comparison unit 6 is designed to determine the occurrence of an outcome of a logical condition
0 алгоритма путем сравнени значени веро тности соответствующей одному из исходов логического услови со случайным числом, образованньо генератором 5.0 of the algorithm by comparing the probability value corresponding to one of the outcomes of the logical condition with a random number formed by the generator 5.
Перва и втора группы элементовThe first and second group of elements
И 7 и 8 выполн ют функции коммутирую-, щих устройств, позвол ющих определить адрес очередной микрокоманды в блоке Q 2 микропрограммы в зависимости от того, какой исход прин ло логическое условие алгоритма. Число элементов И в первой и второй группах равно числу логических условий алгоритма.Both 7 and 8 perform the functions of switching, allowing to determine the address of the next microcommand in the Q 2 block of the microprogram, depending on the outcome of the logical condition of the algorithm. The number of elements And in the first and second groups is equal to the number of logical conditions of the algorithm.
Дешифратор 9 предназначен дл . однозначного сопоставлени номера о чейки регистра 1 адреса, который соответствует номеру операции алгоритма. требуемых элементов И 7 и 8 первой и второй их групп. Выходы 10 первой микрооперации микрокоманды предназначены дл упра лени средствами индикации, выходы 1 второй микрооперации - дл проверки соответственно задействованного оператором номера органа управлени тре буемому, на панели управлени требуе мому, на панели управлени , выходы 1 третье.й микрооперации - дл задани моментов смены информации на табло индикации в соответствии с реакци ми объекта управлени на воздействи оп ратора. Дл задани управл ющей схемы алгоритмов управлени широко используетс зык логических схем алгоритмов (ЛСА). Рассмотрим процесс выполнени алгоритма заданного, например, следующей ЛСА: . . Af Aj АJ Pi, f AS AJ, А| 4-AJ А, А оВыполненне алгоритма управлени начинаетс -со срабатывани самого ле вого члена А| ЛСА и заключаетс в по следовательнЪм переходе до последнег ее члена А(о. Члены ЛСА, обозначенные симвЬлом А называютс операционными операторами и они не измен ют пор дбк следовани операторов,т.е.в строгой очередности нарастани номера оператора , а члены ЛСА, обозначенные символом р указывают на наличие в алгоритме логических условий. Именно эти логические операторы ЛСА и могут измен ть последовательность выполнени операторов алгоритма. Так, в случае сраб тьшани логического услови () человек-оператор об зан после третьей операции алгоритма перейти к восьмой, т.е. к выбору следующей реализации А, А;АзА А А,, ,. (1) в противном случае () он об зан -вьшолнить другую реализацию алгоритма , а именно; ,О. (2) : прин тие логическим оператором ЛСА р того или иного исхода при однократном выполнении алгоритма харак теризует частоту наступлений того или иного исхода веро тностного событи . Име статистику наступлени тех или иных исходов, полученную в результате эксплуатации реального объекта, ожно от частот указанных событий перейти к соответствующим веро тност м. Устройство работает следук щм образом . При включении тренажера с помощью регистра 1 адреса производитс выбор первой операции ат горитма за .счет по влени сигнала на первом выходе регистра 1. Данный сигнал производит перезапись содержимого первой микрокоманды из блока 2 микропрограммы в регистр 3 микрокоманды, что приводит к по влению сигналов на выходах 10-12 устройства. После вьщачи человеком-оператором соответствующих управл ющих воздействий по лением сигнала на входах 13 устройства производитс выбор очередной операции алгоритма. Если очередна операци алгоритма задана оператором А ЛСА, то сигналы будут по вл тьс на первых выходах регистра 1 адреса микрокоманды и цикл работы устройства повторитс в описанном пор дке. .В случае, если очередна операци вл етс логическим условием алгоритма , т.е. обозначена оператором р ЛСА, то сигнал по витс на вторых выходах регистра 1 адреса микрокоманды . Вторые выходы регистра 1 адреса подключены к тем номерам чеек регистра адреса микpoкo faнды, которые соответствуют пор дковому номеру оператора р в ЛСА, и через многовходовой элемент ИЛИ сигнал поступает на запуск генератора 5 случайных чисел. Полученное случайное распределенное в интервале 0-1 число поступает в блок 6 дл сравнени с записанным в нем значением веро тности срабатывани логического оператора . Если в результате сравнени окажетс , что случайное число меньше значени веро тностинаступлени исхода срабатывани оператора р, то сигнал по витс на первых выходах блока 6 сравнени и адрес очеред ной микрокоманды будет выбран таким образом, что человеку-оператору необходимо будет перейти к вьйтолнению в качестве очередной операции оператора Ag ЛСА. В противном случае сигнал по витс на втором выходе блока 6 сравнени и оператору необходимо будет вьшоЛн ть реализацию (2) алгоритма, что соответствует выполнению оператора Aj ЛСА. Выбор той или иной микрокоманды в блоке 2 микропрограммы (соответствующих операторам Aj или Aj- ЛСА) производитс путем по влени сигналов на выходах элементов И 7 и 8, которые подключены к третьим и вторым входам блока 2 пам ти микропрограммы. Сигналы на выходах первой группы элементов И 7 по вл ютс в случае поступлени сигналов на первые их входы с перво го выхода блока 6 сравнени , а на вторые - с выхода дешифратора 9. На вход дешифраторов 9 поступает код, соответствующий номеру чейки регистра 1 адреса микрокомайды, предназначенной дл задани пор дкового номера оператора р в ЛСА. т.е. его индекс ( в данном случае А, что соответствует четвертому номеру чейки регистра 1 адреса микрокоманды). В случае по влени сигнала на втором выходе блока 6 сравнени срабатывает соответствующий элемент И 8 второй группы и номер очередной операции информаци о выполнении которой должна быть представлена человеку-оператору будет определен за счет по влени сигнала на вторых входах блока 2 пам ти микропрограммы. 1 6 Алгоритм управлени может содержать несколько логических условий, их число определит число элементов И 7 и 8 в первой и второй группах. Использование пор дкового номера чейки регистра 1 адреса микропрограммы позвол ет с помощью дешифратора 9 однозначно определить необходимый элемент И 7 и 8 первой и второй групп, с помощью которьк производитс определение адреса очередной микрооперации дп алгоритмов сложной логической структуры при любьис исходах , наступивших в результате выполнени предыдущих логических условий алгоритма де тельности. Изобретение позвол ет, во-первых, расширить область применени устройства за счет моделировани веро тностного характера функционировани реальных объектов управлени и, вовторых , повысить качество подготовки операторов систем управлени по выполнению алгоритмов сложной логической структуры за счет веро тностного розыгрыша поступлени исходов соответствующих логических условий. Использование устройства повышает эффективность управлени тренажером. The decoder 9 is designed for. unambiguously comparing the number of the address register cell 1 address, which corresponds to the operation number of the algorithm. required elements And 7 and 8 of the first and second groups. Outputs 10 of the first microoperation of microcommands are intended for controlling the display means, outputs 1 of the second microoperation for checking the number of the control unit required by the operator respectively, for the control panel required for the control panel, for the outputs of the third microoperation for setting the information change points on the display panel in accordance with the reactions of the control object to the effects of the operator. To set the control scheme of control algorithms, the language of logic schemes of algorithms (LSA) is widely used. Consider the process of executing an algorithm given, for example, by the following LSA:. . Af Aj AJ Pi, f AS AJ, A | 4-AJ A, A of the Completion of the control algorithm begins -with the operation of the left-most member of A | LSA and is in a sequential transition to the last member of A (o. The LSA members denoted by the symbol A are called operational operators and they do not change the order of operators, i.e., the operator number of the sequence, and the LSA denoted by the symbol p indicates the presence of logical conditions in the algorithm. It is these logical LSA operators that can change the sequence of execution of the algorithm's operators. Thus, if the logical condition () is complied with, the human-operator is charged after the third operation algorithm go to the eighth, ie, to the choice of the next implementation A, A; AzA A A ,,,. (1) otherwise () it means to implement another implementation of the algorithm, namely;, O. (2) : the logical operator САA of one or another outcome when a single execution of the algorithm characterizes the frequency of occurrence of one or another outcome of a probable event. Had statistics of the occurrence of certain outcomes resulting from the operation of a real object, it is possible to proceed from probabilities of the device. Thawing follows. When the simulator is turned on using the address register 1, the first operation of the algorithm is selected by counting the signal at the first output of register 1. This signal overwrites the contents of the first microcommand from microprogram unit 2 into register 3 microcommands, which results in output signals 10-12 devices. After the corresponding control actions by the signal operator at the inputs 13 of the device are increased by the human operator, the next operation of the algorithm is selected. If the next operation of the algorithm is specified by operator A LSA, the signals will appear at the first outputs of register 1 of the microcommand address and the device operation cycle will repeat in the described order. In the event that the next operation is a logical condition of the algorithm, i.e. is designated by the operator p LSA, then the signal is passed on the second outputs of register 1 of the microcommand address. The second outputs of register 1 of the address are connected to those cell numbers of the register of the address of the microfund which correspond to the sequence number of the operator p in the LSA, and through the multi-input element OR the signal enters the start of the generator 5 random numbers. The obtained random number distributed in the interval of 0-1 goes to block 6 for comparison with the value of the probability of operation of the logical operator recorded in it. If, as a result of the comparison, it turns out that the random number is less than the probability of starting the outcome of operator p, then the signal is on the first outputs of block 6 of the comparison and the address of the next microcommand will be chosen in such a way that the operator will have to go to next operator operations Ag LSA. Otherwise, the signal is turned on at the second output of block 6 of the comparison and the operator will need to implement the algorithm (2), which corresponds to the execution of the operator Aj LSA. The choice of one or another microcommand in block 2 of the microprogram (corresponding to the operators Aj or Aj-LSA) is made by appearing signals at the outputs of the And 7 and 8 elements that are connected to the third and second inputs of the microprogram memory block 2. The signals at the outputs of the first group of elements And 7 appear in the case of signals arriving at their first inputs from the first output of comparison unit 6, and to the second from the output of the decoder 9. At the input of decoders 9, a code is received that corresponds to the cell number of register 1 of the micro-address address designed to specify the sequence number of the operator p in LSA. those. its index (in this case, A, which corresponds to the fourth cell number of the register of the microcommand address 1). In the case of a signal at the second output of the comparison unit 6, the corresponding element AND 8 of the second group is triggered and the number of the next operation information on the performance of which must be presented to the human operator will be determined by the appearance of a signal at the second inputs of the microprogram memory 2. 1 6 The control algorithm may contain several logical conditions, their number will determine the number of elements And 7 and 8 in the first and second groups. The use of the sequence number of the register of the microprogram address 1 allows using the decoder 9 to uniquely identify the necessary element And 7 and 8 of the first and second groups, with the help of which the address of the next microoperation dp algorithms of complex logical structure is determined for any outcomes resulting from the previous logical conditions of the algorithm of activity. The invention allows, firstly, to expand the field of application of the device by simulating the probabilistic nature of the functioning of real control objects and, secondly, to improve the quality of training of control system operators for executing algorithms of complex logical structure due to the probabilistic play of outcomes of the corresponding logical conditions. The use of the device increases the efficiency of the simulator control.
Ю11S11
1212
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833584358A SU1094046A1 (en) | 1983-04-26 | 1983-04-26 | Device for control of training system for operators of control systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833584358A SU1094046A1 (en) | 1983-04-26 | 1983-04-26 | Device for control of training system for operators of control systems |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1094046A1 true SU1094046A1 (en) | 1984-05-23 |
Family
ID=21060890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833584358A SU1094046A1 (en) | 1983-04-26 | 1983-04-26 | Device for control of training system for operators of control systems |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1094046A1 (en) |
-
1983
- 1983-04-26 SU SU833584358A patent/SU1094046A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР :9 918962, кл. G 09 В 9/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS621028A (en) | Micro controller | |
EP0048825B1 (en) | Microprocessor controlled machine | |
US6272388B1 (en) | Program structure and method for industrial control | |
SU1094046A1 (en) | Device for control of training system for operators of control systems | |
EP0164418B1 (en) | Microprogram control system | |
SU1681320A1 (en) | Training program set up device | |
SU1182566A2 (en) | Device for controlling system for training operators of control systems | |
GB1579006A (en) | Control system for a data processing apparatus | |
SU1363289A1 (en) | Apparatus for controlling operatorsъ trainer of control system | |
SU1714645A1 (en) | Operator trainer controller | |
EP0290467A1 (en) | Apparatus and method for a microprogrammed data processing system having a plurality of control stores | |
SU1424048A1 (en) | Operator training device | |
SU1714606A1 (en) | Channel simulator | |
US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
SU1462308A1 (en) | Variable priority device | |
SU1425675A2 (en) | Channel simulator | |
SU645453A1 (en) | Multiprogramme control device | |
SU851450A1 (en) | Pupil examining device | |
SU1151962A1 (en) | Microprogram control device | |
SU566249A1 (en) | Channel diagnostics circuit | |
SU1621042A1 (en) | Device for modeling activity algorithm of human operator | |
SU1310873A1 (en) | Device for training operators | |
SU1605250A1 (en) | Device for distributing tasks among processors | |
SU807300A1 (en) | Device for monitoring the sequence of actions of operator | |
SU1119012A1 (en) | Firmware control device |