SU1092526A1 - Усилитель-ограничитель - Google Patents

Усилитель-ограничитель Download PDF

Info

Publication number
SU1092526A1
SU1092526A1 SU823493138A SU3493138A SU1092526A1 SU 1092526 A1 SU1092526 A1 SU 1092526A1 SU 823493138 A SU823493138 A SU 823493138A SU 3493138 A SU3493138 A SU 3493138A SU 1092526 A1 SU1092526 A1 SU 1092526A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
amplifier
output
operational amplifier
inverting input
Prior art date
Application number
SU823493138A
Other languages
English (en)
Inventor
Алексей Михайлович Белов
Иван Аркадьевич Левко
Вячеслав Михайлович Чумак
Original Assignee
Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина filed Critical Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority to SU823493138A priority Critical patent/SU1092526A1/ru
Application granted granted Critical
Publication of SU1092526A1 publication Critical patent/SU1092526A1/ru

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

УСИЛИТЕЛЬ-ОГРАНИЧИТЕЛЬ, содержащий первый операционный усилитель , инвертирующий вход которого через первый масштабный резистор соединен с входом усилител -ограничител  и через второй масштабный резистор подключен к его выходу . и инвертирующему входу второго операционного усилител , нeинвepтиpy OIШiй вход которого  вл етс  входом задани  уровн  ограничени , а выход второго операционного усилител  соединен с входом элемента динамической нагрузки, неинвертирующий вход первого операционного усилител  подключен к шине нулевого потенциала , отличающийс  тем, что, с целью повьшшни  быстродействи  усилител -ограничител , в него введен повторитель напр жени , вход которого соединен с выходом первого операционного усилител  и с выходом элемента динамической нагрузки, а выход подключен к инвертирующему входу второго операционного усилител . О со o О1 tsD .05

Description

Изобретение относитс  к аналоговой технике и может быть использова при построении функциональных преоб разователей. Известен усилитель-ограничитель„ содержащий входную клемму, котора  через первый резистор соединена с первым входом усилител , который через второй резистор и два .ггДЮда соединен с выходной клеммой и выход усилител , второй вход которого соединен с клеммой нулевого потенциала С 1 J. Данньш усилитель- ограничитель им ет низкую точность. Известен усилитель-ограничитель, содержатций первьй усилитель, выполненный на базе дифференциального ка када, второй усилитель, клемму нулевого потенциала,соединенную со вторым входом первого усилитал ., входную клемму, соединенную через первы резистор с первьм входом riepBoro ус лител , соединеннгз м через второй резистор с Бызсодной клеммойJ выходо первого усилител  и первьич входом второго 5силнтел , второй вход которого соединез с клеммой задани  уровн  ограничени)., а выход через диод соединен- с первым входом первого у с и л и тел   2 . 1, Недостатком данного усилител ограничител   вл етс  малое быстродействие обусловленное включением первого усилител  в цепь обратной отридате.-1ьной св зи второго усили-тел . Включение активных элементов в цепь обратной отрицательной св зи приводит к уменьшенига быстродействи . Цель изобретени  - повышение быстродействи . Указанна  цель достигаетс  тем, что в усилитель-ограничитепь, с одер первый операционный ус1-шите:5ь инвертируюшдй вход которого через первый маситабный резистор соедгшен с входом усилител -ограничител  и через второй масштабньш резистор по зслючен к его вькоду и инвертирующему входу второго операционного усилител , неинвертируюший вход которого  вл етс  входом задан ш уров н  ограпичени ., а выход второго oire рационного усилител  соединен со ззходом элемента -динамической нагруз ки, неинвертирующий вход, первого операционного усилител  подключен к оп-тне нулевого потенциала, введен повторите.пь напр жени , вход которого соед,инен с выходом первого операционного усилител  и с выходом элемента динамической нагрузки, а выход подключен кинвертирующему )зходу второго операционного усилит елу. На ери г, 1 представлена схема усилител  ограничит-ап ; на фиг. 2 схема , иллюcтpиp o цa  подключение усилител -ограничител  при разнопол рном ограничении, Усилитепь-ограничитель (фиг. 1) содержит вход 1, первый операционный ус ил и т ел h 2 5 в ып о л н е н и ый, н а п р им е р, на базе дифференциального каскада, элемент динамической нагрузки 3, повтор-итсгль напр жени  4, масштабные резисторы 5 и б, выход 7, второй операционный усилитель 8, вход 9 задани  уровн  ограничител , шину пулевого потен даала 10. Элемент динамической нагрузки .3 содержит входнуто клемму 1 1 , резистор 12, транзистор 13, в.Ь ходную клемму 14, источник напр жени  15, источник опорного напр жени  16. Дл  получени  двухпол рного ограничени  источник опорного напр ;кени  16 содерл-сит источник напр жени  17, резистора 18 и 19, выходную клемг у 20, входную клемму 21, котора  дл . получени  ограничени  противоположной пол рности  вл етс  входом элемента динамической нагрузки 3. Усилит ел ь-ограни-чит ел ь ра ботает ел ед ующим образом. Входной сигнал поступает на вход 1 „ усиливае-тс  первым операционным усштителем 2. Выходное напр жение первого усилител  2, который через повторит гль напр жени  А подклЕОчен к выходу 7, контролируетс  вторым операционным у :илит-елем 8, При достижении напр жени  на выходе повторител  4 значени  и, , установленнего на входе 9 задани  уровн  ограничени , включаетс  второй усили- ..вль 8, -зь ходной сигнал которого поступает на вход элемента динамической нагрузки 3 При этом ток, вырабатыва-амьй элементом динамической нагрузки 3, уменьшаетс , что приводит к выключению обратной отрица .гельной св зи первого усилител  2, а обратна  отрицате-ньна  св зь вто31 рого усилител  8 замыкаетс  через элемент динамической нагрузки 3 и повторитель напр жени  4, обеспечива  высокую точность отслеживани  напр жени  уровн  ограничени  Uof, , причем работа второго усилител  8 происходит с учетом входного сигнала Ug(t), поступающего через резис торы 5 и 6 на инвертирующий вхоД второго усилител  8. При выходе из релмма ограничени  второй усилитель 8 выключаетс , при этом элемент динамической нагрузки 3 включаетс  в состав первого усилител  2 (включаетс  обратна  отрицательна  св зь 6 через резистор 6), тем самым обеспечиваетс  точное отслеживание значеK-U ,,(t) ни  напр жени , равное на выходе 7. Положительный эффект изобретени  заключаетс  в повышении быстродействи  в два раза, которое достигаетс  тем, что при переходе в режим ограничени  первый усилитель 2 как усилительный элемент не включаетс  в цепь обратной отрицательной св зи второго усилител  8 (используютс  лишь элементы динамической нагрузки и повторитель напр жени ).

Claims (1)

  1. УСИЛИТЕЛЬ-ОГРАНИЧИТЕЛЬ, содержащий первый операционный усилитель, инвертирующий вход которого через первый масштабный резистор со- единен с входом усилителя-ограничителя и через второй масштабный резистор подключен к его выходу . и инвертирующему входу второго операционного усилителя, неинвертирующий вход которого является входом задания уровня ограничения, а выход второго операционного усилителя соединен с входом элемента динамической нагрузки, неинвертирующий вход первого операционного усилителя подключен к шине нулевого потенциала, отличающийся тем, что, с целью повышения быстродействия усилителя-ограничителя, в него введен повторитель напряжения, вход «$ которого соединен с выходом первого операционного усилителя и с выходом элемента динамической нагрузки, а выход подключен к инвертирующему входу второго операционного усилителя.
    Фиг. 1
    SU ,„,1092526 >
SU823493138A 1982-07-08 1982-07-08 Усилитель-ограничитель SU1092526A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823493138A SU1092526A1 (ru) 1982-07-08 1982-07-08 Усилитель-ограничитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823493138A SU1092526A1 (ru) 1982-07-08 1982-07-08 Усилитель-ограничитель

Publications (1)

Publication Number Publication Date
SU1092526A1 true SU1092526A1 (ru) 1984-05-15

Family

ID=21029712

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823493138A SU1092526A1 (ru) 1982-07-08 1982-07-08 Усилитель-ограничитель

Country Status (1)

Country Link
SU (1) SU1092526A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Алексенко А.Г. и др. Применение прецизионных аналоговых ИС. М., Радио и св зь 1981, с. 194, рис. 7.26 а. 2. Авторское свидетельство СССР. № 826365, кл. G 06 G 7/25, 1980 (прототип) . *

Similar Documents

Publication Publication Date Title
JPS57206113A (en) Amplifier for limiter
KR830005764A (ko) 음량 콘트롤 회로
US3562673A (en) Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift
KR850006275A (ko) 이득 제어 증폭기
SU1092526A1 (ru) Усилитель-ограничитель
US4050065A (en) Dual slope analog to digital converter with delay compensation
JPS6313509A (ja) カレントミラ−回路
KR840000139A (ko) 텔레비젼 수신기의 자동이득제어 시스템용 잡음 감도 감소회로
JPS5592006A (en) Amplifier
US4613776A (en) Voltage to current conversion circuit
KR840008728A (ko) 에미터 플로워형 sepp 회로
KR900011140A (ko) A/d 변환기의 바이어스회로
KR840001014A (ko) 증 폭 회 로
SU471655A1 (ru) Усилитель с автоматической регулировкой усилени
JPS5620315A (en) Low-frequency amplifying circuit
JP2575649B2 (ja) 光受信回路の増幅回路
JPS6336745Y2 (ru)
KR940001476Y1 (ko) 가변 선택가능 전압 및 전류 증폭기
SU1538228A1 (ru) Усилитель напр жени
JPS6388909A (ja) ゲイン可変増幅回路
SU1270874A1 (ru) Усилитель мощности
SU696589A1 (ru) Усилитель мощности
SU1190278A1 (ru) Преобразователь напр жени в его абсолютное значение
SU1171967A1 (ru) Синхронный демодул тор
KR910007623Y1 (ko) 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로