SU1086545A1

SU1086545A1 - Device for phase control of thyristor converter

Info

Publication number: SU1086545A1
Application number: SU823486531A
Authority: SU
Inventors: Сергей Александрович Крамсков; Олег Родионович Калабухов; Борис Михайлович Наумов
Priority date: 1982-08-30
Filing date: 1982-08-30
Publication date: 1984-04-15

Abstract

УСТРОЙСТВО ДЛЯ ФАЗОВОГО УПРАВЛЕНИЯ ТИРИСТОРНЫМ ПРЕОБРАЗОВА-; ТЕЛЕМ, содержащее блок задани , последовательно соединенные измерительный трансформатор, нуль-орган, фазовый детектор, фильтр низких частот, управл емый генератор, делитель частоты, компаратор кодов, распредег литель импульсов, выходы блока задани соединены свходами компаратора кодов, о ичающеес тем, что, с целью повышени точноети и помехозащищенности синхронизации с питающим напр жением, снабжено интегрирующим усилителем, вход которого соединен с выходом фазового детектора, а выхбд соединен с выходом фильтра низких частот на входе управл емого генератора, причем фазовый детектор состоит из масшзё1бного усилител , к первому инверсному входу которого подключен выход перво го элемента 3-ЗИ-ИЛИ, входы которого соединены С выходами нуль-органа и делител частоты в соответствии с логическим выражением ф а ,02 +Ра,-О2, к первому неинвертирующему входу подключен выход второго элемента 3-ЗИ-2ИЛИ, входы которого соединены с выходами нуль-органа делител частоты в соответствии с логическим выражениемФа а -ь Фа, а , к второму инверсному входу подключен выход о S первого элемента 4-4И-2ИЛИ, с первыкш входами элементов И которого (Л соединен выход первого элемента 2ИНЕ , при этом их входы подключены к выходам нуль-органа и делител частоты в соответствии с логическим выражениемРа, 5 второму неинвертирующему входу подключен выход второго элемента 4-4И-2ИЛИ, с первьи.ш входами элементов И которого соединен выход второго элемента 2И- эо 01 сл НЕ, при этом их входы подключены к выходам нуль-органа и делител частоты в соответствии с логическим выражением Фс1,а257о|4 ,,rfle Ф и Ф сигналы с пр мого и инверсного выходов нуль-орга.на; а , а , а , а, ,, а - сигналы с пр мых и инверсных четырех выходов делител частоты, начина с последнего регистра в обратном пор дке.DEVICE FOR THE PHASE MANAGEMENT OF THYRISTOR TRANSFORMERS-; A TELEM containing a task block, a measuring transformer connected in series, a null-organ, a phase detector, a low-pass filter, a controlled oscillator, a frequency divider, a code comparator, a pulse distributor, and the outputs of the task block are connected by code comparison comparator, which is in order to improve the accuracy and noise immunity of synchronization with the supply voltage, it is equipped with an integrating amplifier, the input of which is connected to the output of the phase detector, and the output voltage is connected to the output of the low-pass filter at the input of the controlled oscillator, the phase detector consists of a large-scale amplifier, the first inverse input of which is connected to the output of the first element 3-ZI-OR, whose inputs are connected to the outputs of the zero-organ and frequency divider in accordance with the logical expression f a, 02 + Pa, -O2, the output of the second element 3-ZI-2ILI is connected to the first non-inverting input, the inputs of which are connected to the outputs of the zero-part frequency divider in accordance with the logical expression F aa F, and the output S is connected to the second inverse input per element 4-4I-2ILI, with the first inputs of the elements AND of which (L is connected to the output of the first element 2INE, and their inputs are connected to the outputs of the zero-organ and frequency divider in accordance with the logical expression P, 5 the second non-inverting input is connected to the second non-inverting input -4И-2ИЛИ, with primary.sh to the inputs of elements And of which the output of the second element 2I-eo 01 of CL is connected, while their inputs are connected to the outputs of the zero-organ and frequency divider in accordance with the logical expression Фс1, а257о | 4 ,, rfle F and F signals from direct and inverse outputs null rows orga.na; a, a, a, a, a, a are the signals from the direct and inverse four outputs of the frequency divider, starting with the last register in reverse order.

Description

Изобретение относитс к электро технике и может быть использоваво, например, дл управлени тиристоркыми преобразовател ми подвижного состава. Известно устройство дл фазовог управлени тиристорными прербразовател ми , содержащее последователь соединенные узел синхронизации, / фазосдвигающий элемент, распредели тель импульсов и выходные устройст ва l . . Недостатком данного устройства вл етс сложность синхронизации устройства с сетью при значительнш искажени х формы кривой питающего напр жени . Наиболее близким по технической сущности к предлагаемому, вл етс устройство, содержащее соединейные последовательно измерительный транс форматор, нуль-орган, фазовый детек тор, фильтр низких частот, усилител управл емый генератор, компаратор кодов, распределитель импульсов и подключенное к входам компаратора кодов зад «ощее устройство, причем выходы делител частоты подсоединены через фазосдвигающий элемент к входам фазового детектора 2. Недостатком известного устройств вл етс то, что кольцо фазовой авт подстройки частоты - ФАПЧ (фазовый детектор, фильтр низких частот, усилитель, управл емый генератор, делитель частоты), которое использу етс дл синхронизации устройства с питак цим напр жением, вл етс статическим по отношению к фазовому рассогласованию. Следовательно, имеетс некотора конечна раз-ность фаз между напр жением генератора и эталонным напр жением (напр жение питающей сети), котора определ етс начальной расстройкой частот указанных сигналов. Дл уменьшени изменени разност фаз необходимо увеличивать крутизну характеристики фазового детектора, т.е. зависимость напр жени на выходе фазового детектора от величины разности фаз. Однако это существенно уменьшает фильтрующую способност контура ФАПЧ и на работу устройства сильно сказываютс искажени формы .питающего преобразователь напр жени , что приводит к сужению полосы захвата, увеличению времени захвата Целью изобретени вл етс повышение точности и помехозащищенности синхронизации с питающим напр жением. Поставленна цель достигаетс тем, что устройство дл фазового управлени тиристорным преобразователем , содержащее блок задани , последовательно соединенные измерительный трансформатор, нуль-орган, фазовый детектор, фильтр низких частот, управл емый генератор, делитель частоты, компаратор кодов, распределитель импульсов, выходы блока задани соединены с входами компаратора кодов, снабжено интегрирующим усилителем, вход которого соединен с выходом фазового детектора, а выход соединен с выходом фильтра iнизких частот на входе управл емого генератора, причем Фазовый детектор состоит из масштабного усилител , к первому инверсному входу которого подключен выход первого элемента 3-ЗИ-ИЛИ, входы которого соединены с выходами нуль-органа и делител частоты в соответствии с логическим выражением Ф а,| аз +Ф ag, к первому неинвертирукнцему входу подключен выход второго элемента 3-ЗИ-2ИЛИ, входы которого соединены с выходами нуль-органаделител частоты в соответствий с логическим выражением Ф а, а +Ф а . 2. второму инверсному входу «подключен выход первого элемента 4-4И-2ИЛИ, с первыми входами элементов И которого соединен выход первого элемента 2И-НЕ, при этом их входы подключены к выходам нуль-органа и делител частоты в соответствий с логическим вы эажениеМ а а, Ф а., ак второму неинвертирующему входу подключен выход второго элемента 4-4И-2ИЛИ, с первыми входами элементов И которого соединен выход второго элемента 2И-НЕ, при этом их входы подключены к выходам нуль-органа и делител частоты в соответствии с логическим выражением Фа, aj а, а , где Ф и Ф - сигналы с пр мого и инверсного выходов нуль-органа; а , aj , а , а и а , , сигналы с пр мых и инверсных четырех выходов делител частоты, начина с последнего регистра в обратном пор дке. , На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 принципиальна схема фазового детектора; на фиг. 3 - то же, временные диаграммы его работы. Устройство содержит измерительный трансформатор 1, нуль-орган 2, фазовый детектор 3, фильтр низких часто 4, управл емый генератор 5, делитель частоты б, компаратор кодов 7, распределитель импульсов 8, интегрирующий усилитель 9, включенный параллельно фильтру низких частот 4, и блок задани 10, подсоединенные к входам компаратора кодов 7. При этом выходы делител частоты 6. подключены также к соответствующим входам фазового детектора 3. Фазовый детектор 3(фиг.2) содержит масштабный усилитель 11 с двум инвертирующими ,в и двум неинвертирующими А и Б входами. К первым инвертирую щему А и неинвертирующему А входам чподсоединены элементы 3-ЗИ-2ИЛИ 12 и 13 дл выделени малых рассогласований положительного . (элемент 12 и отрицательного (элемент 13) знаков . К вторым входам Б и Б подсоед нены элементы 4-4И-2ИЛИ 14 и 15, имеющие на входах соответственно .элементы 2И-НЕ 16 и 17 и служащие дл выделени больших рассогласова ний положительного (элементы 14 и 16) и отрицательного (элементы 15 и 17) знаков. Входы элементов 3-ЗИ-2ИЛИ, 4-4И-2ИЛИ, 2И-НЕ 12-17 Подключены к выходам нуль-органа 2 и делител 6 частоты так, чтобы обеспечить реализацию логических выражений на выходе элемента .12 Ф а, aj + Ф а и на выходе элемента 13 Ф а aj + Ф а, а элемента 14 Ф а а,, Ф , элемента ,5 Ф а а + Ф а, где Ф и Ф - сигналына пр мом и ин вареном выходе нуль-ор а. ,а,..,а4/а4 - сигналы соответ ственно на пр мых и инверсных выходах реги ров делител 6 частоты начина с последнего регистра в обратном пор дке. Устройство работает следующим образом. Фаэовый детектор 3 выдел ет раз ницу фаз выходных напр жений нульоргана 2 и делител 6 частоты (фиг.). Каждый из элементов 3-ЗИ 2ИЛИ и 4-4И-2ИЛИ 12-15 формирует логичеркий сигналiпри временно совпадении И1 1пульсов на всех входа любого из входных элементов И,и си нал О ,когда одновременно на обе входных элементах И присутствует О. При сдвигах фазы фронтов им пульсов aj на выходе последнего регистра делител б частоты влево относительно фронтов импульсов Ф нуль-органа 2, или, что тоже самое относительно О, ... и питающего напр жени , (будет считать это рассогласование положительным) соглаоно логическому условию (1) .формируетс сигнал на выходе -элемента 12 (вход А). При сдвигах вправо (отрицательное рассогласование) сигнал 1 формируетс согласно условию (2) на выходе элемента 13 (вход А), При величине рассогласовани большей длительности импульса ау на выходе четвертого регистра делител Ь частоты (т.е. больше 180/3 - 22,5 эл.град.) дополнительно по вл етс сигнал 1 на выходе элемента 14 (вход Б) при положительных рассогласовани х и на выходе элемента 15 (вход Б) при. отрицательных. При нулевом рассогласовании на выходах всех элементов 3-ЗИ-2ИЛИ и 4-4И-2ИЛИ 12-15 сигналы равны О. Коэффициент усилени масштабного усилител 11 по входам Б и Б в несколько раз больше, чем по входам А и А. Таким образом, при нулевом рассогласовании на выходе фазового детектора 3 напр жение равно нулю, при малых рассогласовани х напр жение низКого уровн , и, наконец , при больших рассогласовани х - напр жение высокого уровн . Однозначность работы фазового детектора 3 обеспечиваетс лишь в диапазоне +90 эл.град. При больших рассогласо-, вани х по вл ютс сигналы как;на инвертирующих А и В так и на неинвертирующих А и Б входах. Такое состо ние вл етс неустойчивым дл устройства и характерно дл режима биений Выходное напр жение фазово1го детектора 3 через интегратор 9 и фильтр 4 низких частот поступает «а вход управл емого генератора 5 импульсов и измен ет его частоту (уменьшает или увеличивает) так, чтобы она стала равной частоте сети, а фазовый сдвигмежду ними равным нулю. В этом положении напр жение на выходе фазового детектора 3 также становитс равным нулю, выходное напр жение интегрирующего усилител 9 перестает измен тьс и в схеме наступает установившийс режим. Интегрирующий элемент 9 делает кольцо ФАПЧ в устройстве астатическим , т.е. разность фаз между сетью и развертывающим напр жением становитс близкой к нулю и не завис щей от изменени разницы частот генератора и сети. Неравенство сдвига нулю обуславливаетс лишь погрешностью измерени и интегрировани , котора при применении интегральнеис микросхем незначительна и составл ет 1-2 эл.град. I . В установившемс режиме с выходов делитель 6 частоты снимаетс параллельный двоичный код, который в любой момент времени несет информацию о текущем значении фазы напр жени сети. Компаратор 7 кодов сравнивает текущее значение кода на выходах делител б частоты с заданным, которое поступает с блока задани 10, и в момент равенства кодов формирует импульс управлени . Этот сигнал, пройд через распределитель импульсов, обеспечивает включ1ение тиоисторов преобразовател .The invention relates to electrical engineering and can be used, for example, to control thyristor converters of rolling stock. A device for phase control of thyristor converters is known, which comprises a successor of a connected synchronization unit, a phase-shifting element, a pulse distributor, and output devices l. . The disadvantage of this device is the difficulty of synchronization of the device with the network with significant distortion of the shape of the supply voltage curve. The closest in technical essence to the present invention is a device comprising a measuring transducer in series, a null organ, a phase detector, a low-pass filter, a controlled oscillator amplifier, a code comparator, a pulse distributor and connected to the code comparator inputs. device, with the outputs of the frequency divider connected through the phase-shifting element to the inputs of the phase detector 2. A disadvantage of the known devices is that the phase automatic frequency control loop - PLL (phase detector, low pass filter, amplifier, controlled oscillator, frequency divider), which is used to synchronize the device with the power supply voltage, is static with respect to the phase mismatch. Consequently, there is some final phase difference between the generator voltage and the reference voltage (mains voltage), which is determined by the initial detuning of the frequencies of these signals. To reduce the change in phase difference, it is necessary to increase the slope of the phase detector, i.e. dependence of the voltage at the output of the phase detector on the magnitude of the phase difference. However, this significantly reduces the filtering ability of the PLL circuit and the device is strongly affected by the distortion of the shape of the absorbing voltage converter, which leads to a narrowing of the capture band and an increase in the capture time. The aim of the invention is to improve the accuracy and noise immunity of synchronization with the supply voltage. The goal is achieved by the fact that a device for phase control of a thyristor converter containing a task unit, a measuring transformer connected in series, a null organ, a phase detector, a low-pass filter, a controlled oscillator, a frequency divider, a code comparator, a pulse distributor, and a task block outputs are connected with the inputs of the comparator codes, equipped with an integrating amplifier, the input of which is connected to the output of the phase detector, and the output is connected to the output of the low-pass filter at the control input emogo generator, wherein the phase detector includes scaling amplifier to the first input of which is connected to inverse output of first three-ZI-OR, whose inputs are connected to outputs of the zero-body and the frequency divider in accordance with a logical expression of F, | AZ + F ag, the output of the second element 3-ZI-2ILI is connected to the first non-inverting input, the inputs of which are connected to the outputs of the frequency zero-organizer in accordance with the logical expression Ф а, а + Ф а. 2. the second inverse input “is connected to the output of the first element 4-4И-2ИЛИ, with the first inputs of the elements And which is connected to the output of the first element 2И-NOT, while their inputs are connected to the outputs of the zero-organ and frequency divider in accordance with the logic output a, F a., ak the second non-inverting input is connected to the output of the second element 4-4 and 2ILI, with the first inputs of the elements AND of which the output of the second element 2I-NOT is connected, while their inputs are connected to the outputs of the zero-organ and frequency divider in accordance with logical expression of Fa, aj a, a, g F e and F - the signals from the direct and inverse outputs zero-body; a, aj, a, a and a,,, signals from the direct and inverse four outputs of the frequency divider, starting with the last register in reverse order. , FIG. 1 shows a block diagram of the proposed device; Fig. 2 is a schematic diagram of a phase detector; in fig. 3 - the same, time diagrams of his work. The device contains a measuring transformer 1, a null organ 2, a phase detector 3, a low-frequency filter often 4, a controlled generator 5, a frequency divider b, a code comparator 7, a pulse distributor 8, an integrating amplifier 9 connected in parallel to the low-pass filter 4, and a block tasks 10 connected to the inputs of the code comparator 7. The outputs of frequency divider 6 are also connected to the corresponding inputs of phase detector 3. Phase detector 3 (FIG. 2) contains a large-scale amplifier 11 with two inverting A and two non-inverting A B inputs. To the first inverting A and non-inverting A inputs, the 3-ZI-2ILI 12 and 13 elements are connected to highlight small positive mismatches. (element 12 and negative (element 13) characters. The second inputs B and B are connected 4-4I-2ILI 14 and 15, having at the inputs, respectively, elements 2I-HE 16 and 17 and serving to highlight large disagreements positive ( elements 14 and 16) and negative (elements 15 and 17) characters. The inputs of the elements 3-ZI-2ILI, 4-4I-2ILI, 2I-NOT 12-17 are connected to the outputs of the zero-organ 2 and frequency divider 6 so as to ensure implementation of logical expressions at the output of the element .12 F a, aj + F a and at the output of the element 13 F aa a F + a, and the element 14 F a a, F, an element, 5 F a a + F a, where F u F - the signal for direct and in-cooked zero-a. a., a, .., a4 / a4 output - signals, respectively, on the direct and inverse outputs of the frequency divider 6, starting with the last register in reverse order. The Phaic detector 3 separates the phase difference of the output voltage of the nullorgan 2 and frequency divider 6 (Fig.). Each of the elements 3-ZI 2ILI and 4-4I-2ILI 12-15 forms a logical signal when temporarily coinciding I1 1 pulses to all inputs from the input elements And, and the signal O, when at the same time on both input elements And there are When the phase shifts of the fronts of the pulses aj at the output of the last register of the divider frequency b to the left relative to the fronts of pulses Φ of a zero-organ 2, or, which is the same with respect to O, ... and the supply voltage, (this error is considered positive) according to the logical condition (1). a signal is formed at the output of the element 12 (input A). When shifting to the right (negative mismatch), the signal 1 is formed according to condition (2) at the output of element 13 (input A). When the mismatch is greater than the pulse duration, ay at the output of the fourth frequency divider register b (i.e. more than 180/3 - 22, 5 el.grad.) Additionally appears signal 1 at the output of element 14 (input B) with positive mismatches and at the output of element 15 (input B) at. negative. With a zero mismatch at the outputs of all elements of 3-ZI-2ILI and 4-4I-2ILI 12-15 signals are equal to O. The gain of the scale amplifier 11 at the inputs B and B is several times greater than the inputs A and A. Thus, with zero mismatch at the output of phase detector 3, the voltage is zero, with small mismatches the voltage is low, and finally, with large mismatches, the voltage is high. The uniqueness of the operation of the phase detector 3 is ensured only in the range of +90 al. With large disagreements, the signals appear both on the inverting A and B and on the non-inverting A and B inputs. This state is unstable for the device and is characteristic of the beat mode. The output voltage of phase detector 3 through the integrator 9 and the low frequency filter 4 enters the input of the controlled oscillator 5 pulses and changes its frequency (decreases or increases) so that became equal to the frequency of the network, and the phase shift between them is zero. In this position, the voltage at the output of the phase detector 3 also becomes zero, the output voltage of the integrating amplifier 9 ceases to change, and a steady state occurs in the circuit. The integrating element 9 makes the PLL ring in the device astatic, i.e. the phase difference between the network and the sweep voltage becomes close to zero and does not depend on the change in the frequency difference between the generator and the network. The zero shift inequality is caused only by the measurement and integration error, which, when applied to integrated circuits, is insignificant and amounts to 1–2 electrons. I. In the steady state from the outputs, a frequency divider 6 is removed a parallel binary code, which at any moment of time carries information about the current value of the mains voltage phase. The code comparator 7 compares the current code value at the outputs of the frequency divider b with the set value, which comes from task block 10, and at the moment of equality of the codes generates a control pulse. This signal, having passed through the pulse distributor, ensures the inclusion of the converter thioistors.

Большие посто нные времени интегратора 9 и фильтра 4 низких частот (пор дка длительности нескольких пес тков полупериодов напр жени сети) обеспечивают высокую фильтрующую способность устройства по отношению к нестабильности ФРО« ° импульсов нуль-органа 2, которые в никают при искажени х Форм кривой питающего напр жени во врем The large time constants of the integrator 9 and the low-pass filter 4 (on the order of several times of half-periods of the mains voltage) provide a high filtering ability of the device with respect to FRO instability of zero impulses of the organ 2, which in the case of distortions of the feeding curve stress during

работы тиристорных nP«°JP ° f ПРИ малых значени х фазовых рас согласований малый коэффициент усиле и фазового детектора 3 совместн с большими посто нными времени интегратора 9 и фильтра 4 создают значительную инерционность кольца ФАПЧ, а следовательно, высокуюoperation of thyristor nP "° JP ° f With small phase racings of the approvals, a small amplification factor and phase detector 3 together with the large time constants of the integrator 9 and filter 4 create a significant inertia of the PLL ring and, consequently, high

точность н помехозащищенность синхронизации устройства фазового управлени с питающим напр жением. Это позвол ет повысить точность задани и ограничени углов управлени и расширить диапазон регулировани .accuracy n noise immunity of synchronization of the phase control device with the supply voltage. This makes it possible to increase the accuracy of setting and limiting the control angles and to expand the range of adjustment.

При больших рассогласовани х (в основном при включении - в режимеWith large mismatch x (mainly when turned on - in the mode

захвата, а также при значительных случайных помехах) большой коэффициент усилени фазового детектора 3 резко повышает быстродействие контура ФАПЧ, что позвол ет сохранитьcapture, as well as with significant random noise) a large gain of phase detector 3 dramatically improves the performance of the PLL circuit, which allows you to save

устойчивость, существенно расширить полосу и сократить врем захвата .stability, significantly expand the band and reduce capture time.

Claims

DEVICE FOR PHASE CONTROL OF THYRISTOR CONVERTER-; A TELEM containing a reference unit, a series-connected measuring transformer, a zero-organ, a phase detector, a low-pass filter, a controlled generator, a frequency divider, a code comparator, a pulse distributor, the outputs of the task unit are connected to the inputs of the code comparator, which, in order to increase the accuracy and noise immunity of synchronization with the supply voltage, is equipped with an integrating amplifier, the input of which is connected to the output of the phase detector, and the output is connected to the output of the low-pass filter at the input of a controlled generator, and the phase detector consists of a scale amplifier, the first inverse input of which is connected to the output of the first 3-ZI-OR element, the inputs of which are connected to the outputs of the zero-organ and frequency divider in accordance with the logical expression φ σ, and ₂ + Фа , and _g 'the output of the second element is connected to the first non-inverting input

3 — ZI-2OR, the inputs of which are connected to the outputs of the zero-organ of the frequency divider in accordance with the logical expression Φα, and ₂ + Фа,, the output of the first element 4-4I-2OR, is connected to the second inverse input, with the first inputs of the elements And of which the output of the first element 2INE, while their inputs are connected to the outputs of the zero-organ and frequency divider in accordance with the logical expression Φα, α ₂ · δ ^ + Φά, · α ₂ α7α4 the second element 4-4I-2 OR , with the first inputs of the elements And whose output is connected to the second cient 2I- NOT, with their inputs connected to the outputs of the zero-body divider and often do, in accordance with the logical vyrazheniemFa and a7a4 + ₂ = 0, (5, 0 ≤ F wherein F and the signals from the direct and inverse null rows vyho organ; a ₄ , a ₂ , a ₃ , sci, a, a ₂ ^ Hz, a ^ - signals from the direct and inverse four outputs of the frequency divider, starting from the last register in the reverse order.

SU, „, 1086545