SU1080243A1 - Цифровое устройство дл управлени вентильным преобразователем - Google Patents

Abstract

1. ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащее датчик улравп юш^о KOaia, генератор тактовых импульсов, СВЯЗШ1НЫЙ через счетчик с пифровым блоком сравнени , к выходу которого подключен распределитель, и узел си хрсшизаиви, св занный с устано-*'. воч ымн разр дами счетчика, о т л ш -ч а ю ш е вс  тем, что, с целью повышевв  точности регулировочных ха- рактервст к, оно снабжшо па тайками провод щего сос'ГО1Ши  вентилей, логическим блоком, дополнительным счетчиком, P«*f* '• гистром пам ти и вычислительным блоком, причем датчики провод щего состо ни  вентипей св заны через логический блок с цеаью обнулени  дополнительного счетчика, входом разрешени  записи регис тра пам »; ТВ Н вычислительным блоком,<11^тчшс управлаюшего, кода и регистр пам ти попключены к вычислительному блоку, выходы которого св заны со вторыми вкоаамй цифрового, блока сравнени , генетт ратор тактовых импульсов св зан с ао—полнительным счетчиком, выходы которо<- го подключены к регистру пам ти, логи^^ ческий блок реализует 4^нкции4, = P,PjvP,iP4VP,Psvf>&,P^vp4P,vP2P6., (1)Xj = P,.PvPs,(2)где Xi , Х^ - сигналы на выходе логв» : чёского блока;Р^, Р,^, Р^, Р^, Рр, Р^ - сигналы датчиков провод щего состо ни  BKIтилей, а вычислительный блок реализует зависимости•j«i- =arccos[v4j+coe «x.<^^-cos(et;.^ ^ У; )1 \ (^) l«ti '«^i-.^^s^^l^iM* Ггт1-5*"(«^^-Гг)]-Р?1 ^гдел;Ot^MПКа-—КОД текущего угла {управлени ;—код угла управл@{и  на йред>&цшествующем интервале коммун тадии;-код регистра пам ти;-сигнал датчика управл ющих '.' кодов/f)i>& [^2 • посто нные коэффициенты,ft ? / /7 ' 2&, ^<'m/S"^m-. B2*l?rL'щ - число фаз вентильного преоб>&>&разоватед .2. Устройство по п. 1, о т л и ч а i» ю щ е е с   тем, что логический блок содержит m элементов 2^^Е, входы jfOTop^x подключены jc датчикам провод»» щего СС1СТОЯНИЯ вентилей, а выходы свйч завы со входами элемшта >&и -И-НЕ, выход которого  вл етс  первым выходом логического блока, и элм4еат m /2-ИЛИ^Е, входы которого подключ^ ны к датчикам провод щего состо ни 

Description

BeHTWieft, a выхоа  вл етс  вторым выхопом логического блоха.

3. Устройство по п. 2, 6 т л и ч а ю ш е е с   тем, что вычислительный блок содержи трегистр промвку точного результата, регистр конечного результата шесть сумматоров кодов, причем первый, второй и третий сумматоры коаов работают в режиме сложени  коцов, а четвер тый, п тый, шестой в режиме вычитани  коаов, четыре функциональных преобразо вател  кодов, умножитель коаов, четыре переключател  коаов, два одновибратора, два эл и1ента ИЛИ, два элемента И, причем выход регистра конечного результата св зан с одним :из входов третьего сумматора кодов, второй вход которого предназначен дл  подачи кода посто нного коэффициента 2 первым выходом четвертого сумматора кодов, второй вход которого предназначу дл  подачи кода посто нного коэффициента вход первого сумматора св зан с регист ром пам ти устройства управлени , вто- рЫ1 вход через первый переключатель кодов св зан с выходом четвертого сумматора кодов и регистром конечного результата, управл ющий вход первого переключател  коцов подключен ко второму выходу логического блока, первый и второй функциональные преобразователи кодов через второй переключатель кодов св заны .с выходом первого сумматора коаов и первым переключателем кодов, входы регистра промежуточного результата через третий переключатель кодов, управл ющий вход которого подключен ко выходу логического блвка, св заны с выходами первого и второго функциональных преобразователей кодов, выход регистра промежуточного резупьтата св зсш с первым входом п того сумматора кодов, второй вход которого под« ключей к выходу третьего переключател  кодов, выход п того сумматора кодов св зан с одним из входов второго сумматора кодов, второй вход которого подключен к датчику управл ющих кодов, выход второго сумматора кодов через четвертый функциональный преобразователь кодов св зан с одним из входов четвертого переключател  кодов, второй вход которого подключен к выходу шестого сумматора кодов, входы которого св заны с выходом третьего сумматора кодов и выходом умножител  кодов, входы которого св заны с выходом п того сумма тора кодов и выходом третьего функционального преобразовател  кодов, вход которого подключен к датчику управл ющих кодов, выход четвертого переключа- тел  кодов св зан с входом регистра конечного результата, выход первого одновибратора св зан со входом второго одновибратора, а вход - с выходом пе{ вого элемента ИЛИ, входы которого под- ключ«1ы к выходам логического блока, выходы элементов И св заны со входами второго элемента ИЛИ, выход которого подключен к управл кшему входу второго переключател  кодов, к одним из входов элементов И подключен второй выход ло- гического блока, вторые входы элементов И св заны с выходами одновибраторов, вход. разрШ1Ш{и  записи регистра проме , жуточного результата св зан с первым одновибратором, а вход разрешени  записи регистра конечного результата со вторым одновибратором, причем первый фуш&циональный преобразователь кодов реали- зует функцию Xgj,,, cos If в х , второй функцию К 9 btx третий-функцию вмх / ч , четвергый-функцию ВЫ1С С1«СС05Квх.,

Изобретение относитс  к электротехнике и может бы1ъ использовано в системах управлени  зависимыми вентильны-i ми преобрвзовател ми.

Известао цифровое Устройство одно канального управлени  вентильными пр образоьатеп ми, содержащее управл ющую вычислительную машину, устройство сопр жени  управл ющей вычислительной машины с вентильным преобразователем, аналого-цифровой преобразователь в контуре обратной св зи, блок синхронизации и выбора режимов ij .

Недостатками указанных устройств  вл ютс  наличие прецизионного датчика напр жени  и многоразр дного аналого3 цифрового преобразовател , что снижает нааежность системы, а также наличие конечного времэ1И преобразовани  сигнал с выхода аналого- цифрового преобразовател  в код угла управлени  об вентильног преобразовател , что ограничивает разрешающую способность устройства сопр ж@1и  и проводит к снижению потенциально возможной точности регулирогвочных характеристик устройства в целом . Наиболее близким техническим решением к изобретению  вл етс  устройство состо шее из генератора тактовыхс импульсов , подключенного к счетчику, блок сравнени , св занного со счётчиком и датчиком управл ющего кода, к выходу i TOporo подключен распределитель, со- сто щий из дополнительного счетчика и сравн&1и , св занного с логическам блоком, и узла синхронизации, св занного с установочными разр дами основного и дополнительного счетчиков 2 Такое устройство имеет высокую разрешающую способность, однако  вл етс  разомкнутым, вследствие чего обладает низкой точностью и неоднозначностью регулировочной характеристики при измшении параметров нагрузки в 1тильно- го преобразовател . Цель изобретени  - повьпиение точнос ти регулировочных характеристик цифрового устройства одноканального управл& ки  вентильным преобразователем. Поставленна  цель достигаетс  тем, что цифровое устройство дл  управлени  вентильным преобразователем, содеркащее датчик управл ющего кода, генератор тактовых импульсов, св занньШ через счетчик с цифровым бпокам сравн - ни , к выходу которого подключен распределитель , и узел синхронизации, св эаншлй. с установочными разр дами счет чика, снабжено датчиками провод щего состо ни  вентилей логическим блоком, дополнительным счетчиком, регистром пам ти в вычислительным блоком, причем датчики провод щего состо ни  вштилей св заны через логический блок с цепью о улени  дополнительного счетчике, вхо дом разрешени  записи регистра пам ти и вычислительным блоком, датчик управл ющего копа и регистр пам ти подклкхчены к вычислительному блоку сравнени  генератор тактовых, импульсов св зан с пополнительным счетчиком, выходы ко243 торого подключены к регистру пам ти, логический блок реализует функции X,-P,,PgVP4P6V ., .Р.-РгРб. гае Х,Х2 - сигналы на выходе логического блока; Р , Р, РЗ , Рц, Р 5 f Р - сигналы да тчиков провод щего состо ни  вен тилей, вычислительный блок реализует зависимости e(;,ancco5.jtcoo-(oi.,Vcos(oc,-.,j) В г ,.,.,.,. t - -S oi - -Ylj-p, где oi - код текущего угла управлени ; 1.1 - код угла управлени  на предшествующем интервале коммутации; Jf - код регистра пам ти; «U - сигнал датчика управл ющих Р(, (2 - посто нные коэффициенты, m - число фаз вентильного преобразовател . Логический блок содержит m элементов 2-И-НЕ, входы которых подключены к датчикам провод щего состо ни  вентилей , а выходы св заны со входами эл мента m -4i-HE, выход которого  вл етс  первым выходом логического блока, и элемент «Л/2-ИЛИ-НЕ, входы которого подключены к датчикам провод щего состо ни  Beiталей, а выход  вл етс  вторым выходом логического--блока. Вычислительный блок содержит регистр промежуточного результата, регистр конечного результата, шесть сумматоров кодов, причем первый, второй и третий сумматоры кодов работают в режиме ело- ЖШ1ИЯ кодов, а четвертый, п 1ый и шестой в режиме вычи1 1ни  кодов, четыре . функциональных преобразовател  кодов, умножитель кодов, четыре переключател  кодов, два од овибратора, два элемента ИЛИ, два элемента И, причем выход регистра конечного результата св зав с оа ним из входов третьего сумматоре, второй вход которого предназначен дл  поаачн кода посто нного коэффициента н четвертым сумматором, второй вход которого предназначен дл  подачи кода посто нного коэффициента /З /2, первый вход первого сумматора св зан с регнстц рой пам ти устройства управлени , второй вхоа - через первый переключатель коаов св зан с выхоцом четвертого сумматора и регистром конечного результата управл ющий вхоа первого переключател  коаов подключен jco второму выходу логического блока, первый и второй функциональные преобразователи кодов через вто рой йереключатель кодов св зан с выходо первого сумматора, первым переключате. лем кодов, входы регистра промежуточного д)взульта та через третий переключател кодов, управл ющий вход которого подключен ко второму выходу логического блока,св заны с выходами первого и второго .функчиональных преобразователей кодов выход регистра промежуточного результата св зан с первьш входом п того сумма тора, второй вход которого поцключен к .выходу третьего переключател  кодов, выход п того сумматора св зан с одним из входов второго сумматора, второй вход которюго подключен к датчику управ л ющих кодов, выход второго сумматора через четвертый функциональный преобразователь кодов св зан с одним из входов четвертого переключател  кодов, второй вход которого подключен к выходу шестого сумматора, входы которого св заны с выходом третьего сумматора и выходом умножител  кодов, входы которого св заны с выходом п того сумматора и выходом третьего функционального преобразовател  кодов, вход KOTOpqjx) подключтен к датчику управл ющих кодов, выход четвертого переключател  кодов св зан с входом регистра конечного результата , выход первого одновибратора св зан со входом второго одновибратора, а вход с выходом первого элемента ИЛИ входы которого подключены к выходам логического блока, выходы элементов И св заны со входами второго элемента ИЛИ, выход которого подключен к управл ющему входу второго переключател  к одному из .входов элементов И подключен второй вход логического блока вторые входы элементов И св заны с выходами одновибраторов, вход разрешени  записи регистра прометсуточного результата св зан с первым оановибрато ром, а вход разрешени  записи регистра конечного результата со вторым однови6ратороМ| причем первый функциональный преобразователь кодов реализует В, второй-kg ix «Квк . третий-К8t,ix . четвертый 1(вых «arccosk sx. На фиг. 1 приведена структурна  схема ус тройства-; на фиг. 2- временные диаграммы работы устройства; на фиг.3 пример выполнени  логического блока 7; на фиг. 4 - пример выполнени  вычислительного блока 1О; на фиг. 5 - функциональна  схема посто нного запоминающего ус тройс тва ПЗ У. Устройство содержит датчик управл ющего кода 1, генератор тактовых импульсов 2, соединенный через счетчик 3 с цифровым блоком сравнени  4, причем установочные разр ды счетчика 3 св заны с узлом синхронизации 5, блок датчиков сигналов провод щего состо ни  вен- тилей 6, св занный через логический блок 7 с дополнительным счетчиком 8 и регистром результата 9 измерител  временных интервалов, вычислительный блок 10, вХоды которого св заны с логическим блоком 7, регистром результата 9 измерител  временных интервалов и дать чкком управл ющего кода 1, а выходы подключены ко второму входу блока сравнени  4 и распределителю 11, св занному с узлом синхронизации 5. На временных диаграммах фиг. 2 обозначены: код счетчика 3 - диаграмма 12, код на выходе вычислительного yci ройства 10 - диаграмма 13, управл ющие импульсы - диаграмма 14, сигналы на выходе логического блока 7, Xi диаграмма 15, Х2 - диаграмма 16, текущий код дополнительного счетчика 8 измерител  временных интервалов - диаграмма 17, код в регистре результата 9 измерител  временныхинтервалов диаграмма 18, Логический блок 7 реализует следующие зависимости: X, Р,РЗ РзРд Р4Рб РбР , Xz PvPvPs, где Р , R,P,P.,Pj,P - сигналы датчиков провод щего состо ни  вентилей Х| и Xj - выходные сигналы логического блока 7. Реализаци  приведенных зависимостей может быть проведена с использованием логических элементов одной из известных серий интегральных микросхем (К133, К155,К17б) На фиг. 3 приведи один из возможных вариантов реализации. Сигаалы датчиков провод щего состо ни  вентилей P ,р2 ,Р,Р4 Рс«Рб (входные сигналы логического блока} .пос тупают на вкоды эл ментов 2 И4iE, причем выходные сигна- лы элементов 2 И-41Е 19-24 соответс- вуют следующим логическим функци м У4 Р4 Pfc у-: г 1и PfЬ 6 2 Элемент И-НЕ 25, вхоаы которого пощспючеиы к вькоаам элементов 19-24 реализурт логическую функцию; 2 3 УТ У. Использу  известные соотношени  алгебры логики получаем: Х, Р, Р, , Р, Pj PI Рб Р5 Р, Рб Рг PI Р-З Рц Р PS V Р4 P6V Р Р, V Р Р2 Элементы НЕ 26,27,28 реализуют инверсию вхоцных сигналов Р РЗ Р , а элементы И-ЛЕ 29 и НЕ 30 преобразование: Р Р Р М 5. Вычислительный блок Ю реализует в процессе работы одну из следующих зави симостей Ot; ,jic6%od;.,-C(U.,4jf)(l если сигналы логического блока 7 Х и Х2 соответствуют режиму непрерывных токов и , ( . .ir4m -1 -2l r llf если сигналы логического пока сосгветст- вуют режиму разрывного ток0. Режиму непрерывных токов соответствует код , Х Ю, а режиму разрывных токов Х,0, . В (1) и (2): ei, -текуший угол управлени . ti - угол управл«1и  на предыдущем vMTefoane коммутации У- код регистра результата измери- теш1 временных интервалов; сигнал датчика управп юших кодов Рь02 посто нные коэффициенты. Блок 10 может быть реализован как на элементах жесткой логики (аппаратурный вариант на основе микросхем средней степени интеграции), так и на основе программируемой логики (микропроцессоров ). Ниже приведен пример первого способа реализаций. Выч1юлительныЙ блок 10 включает регистр промежуточного результата 31, ретистр конечного ресзультата 32. сумматоры коаов 33--38, причем сумматоры 33,34,35 работают в режиме сложениа кооов, а сумматорал 36,37,38 в режиме вычитани  кодов, преобразователь кодов 39 реализует преобразование 1 вих , преобразователь кодов 40Квы« вх, преобразователь jcoaoB 41 преобразование V:gt)i(). преобразователь кодов 42 - преобразование k 3PIJ arccoS k j , a также умножитель коцов 43, переключатели кодов 44-47, оцновибраторы 48, 49, элементы НЕ 50, ИЛИ 51, элементы И 52,53 и элемент ИЛИ 54, Функциональные преобразователи кодов 39-42, выполненные на основе посто нного запоминающего устройства (ПЗУ), относ тс  к типу табличных функциональных преобразователей. В числовом блоке ПЗУ (роль числового блока выполн ет шифратор 55) записаны 2 iti -разр дных кодов функции i (X.) дл  (1 -разр дного : адреса-кода К. Кодовые эквиваленты функции Cosx преобразовател  39 при делении интервала 0-90 эп.граа на 8 значений приведены в таблице. Реализаци  функции осуществл етс  ПЗУ на 8-ми щестираз- р днь1х кодах/п 3, m 6, интервал квантовани  угла .составл ет 11,25 эл. град. Структура ПЗУ и последовательность обработки информации в нем не завис т от вида функции f ( X ) : ПЗУ включает .полный дещифратор 56 п -разр дного входного кода (фиг. 5), 2 -выходных щин дешифратора 56 подключены к входам шифратора 55, который преобразует 2 разр дный входной код в m -разр дный выходной. Дл  рассматриваемого функционального преобразовател  ПК приведена таблица истинности дешифратора и шифратора ПЗУ (табл.1). Таблица 1 Комбинаци  дешифратора и шифратора с указанными свйз ми дл  различных значений пит реализованы в саном корпусе интегральньк микросхем ПЗУ ( К155РЕЗ, K556FI 4, K55FT5),причем таблица истинности шифратора зацаетс  пользователем в соответствии с табл.2 ал  каждой функции путем поаачи опреце .ленной последовательности импульсов на входы и выходы микросхем. Таблица 2 Таким образом, посто5шные з1апомина ющие устройства позвол ют реализовать преобразователь кодов с любой фзгнкцио- калькой зависимостью. Формирование сигнала XQ логическог блока 7 может быть осуществлено также с использованием элемента tn/2 ИЛИНЕ 57., Принцип действи  устройства заключа етс  в следующее. Управл ющие импульсы (диаграмма 14) вырабатываютс  при поразр дном равенстве кода, записанного в счетчике 3 (диаграмма 12) и скорректированного . управл ющего кода ка выходе вычислительного устройства 10 (диаграмма 13 что фиксируетс  цифровой схемой сравне ни 1/.Узел синхронизации 5 обнул ет сче чик 3 в моменты естествв1ной коммута цци вентилей. Блок датчиков сигналов провод щего состо ни  %е тилей 6, логический блок 7, измеритель временных интервалов и вычислительное устройство Ю образуют хончур адаптивной обратной св зи, которой работает следук цим образом. Блок датчиков провод щего состо ни  вентилей вырабатывает логические сигналы Р, -Р, каждый из которых соответь ствует протеканию тока в одном . з вентилей преобразовател . Логический блок Т реализует 4%У711кции x «ip;p,vРЗр;чp pjvp pgvPjp р , причем сигнал Х (диа- грамма 15) соответствует режиму непр& 24310 рывного тока вентильного преобразовател , а сигнал Х (диаграмма 16) - режиму раарьшного тока. Логический блок 7 управл ет работой измерител  временньос интервалов, причем код дополнительногхэ счетчика 8 (диаграмма 17) устанавливаетс  в О по переднему фронту сигнала Х| (диаграмма 15) или по заднему фронту сигнала Х (диаграмма 16), что COOTBOTVствует началу проводимости очередного вентил , а перепись полученного в дополнительном счетчике 8 кода в регистр результата 9 осуществл етс  по заднему фронту сигнала Х| (диаграмма 15) и переднему фронту Х (диаграмма 16), что обеспечивает соответствие кода регистра результата 9 измерител  временных интервалов (диаграмма 18) углу коммутации в режиме непрерывного тока, и углу полной проводимости вентилей в режиме разрывного тока. Блок Ю имеет двухтактный цикл работы, что обеспечиваетс  наличием одновибраторов 48, 49 и элементов НЕ 50 и ИЛИ 51. Оановибратор 48 вступает в работу . при приходе положительного фронта сипнала Хл и отрицательного фронта сигнала Х. Отрицательный фронт выходного сигнала одновибратора 48 запускает одновибратор 49. Управление переключател ми кодов 44,45,46 производитс  под действием сигнала Х логического блока (на фиг. 4 показано состо ние ключей при , что соответствует режиму разрьшных токов). Управление переключателем кодов 45 производитс  под действием выходного сигнала элемента 54, который совместно с элементами И 52,53 обеспечивает следующее функциональное преобразование lJ5 4X2VC,X, , и в режиме непрерывного тока производит подключение переключател  45 к каналу 1 на первом такте работы блока 10 и подключение к каналу 2 на втором такте работы блока 10, а режиме разрывного тока - к каналу 2 на первом такте работы блока Ю к каналу на втором такте работы ВУ. В режиме непрерывных токов на nef. OM такте работы блока 10 регистра 32 поступает на вход преобразовател  одов 39. Переключатель 44 в состо ии 2 переключатель 45 - в состо нии 1 . Быход преобразовател  кодов 39 ерез переключатель кодов 46 подключен о входу регистра 31, запись кода происходит по отрицательному фронту сигнала С . По окончании первого такта работы блока 10 регистра 31 КИО COS (ot,, ), На втором такте работы блока 1Q в режиме непрерывного тока код регистра 32 поступает на вхоц сумматора 34, на второй вход которого поступает код У . Код на выходе сумматора 34 К(34) оСч.И 2. Переключатель находитс  в состо нии 2, выхоц сумматора 34 подключен ко екоцу преобразовател  кодов 39, выход которого через переключатель 46 подключен ко входу сумматора 35, запись в регистр 31 на втором такте не производитс . Сумматор 35 реализует вычитание кодов,вь1ходной сигнал сумматора 35 (3 Vvi 9VcOs((iiMl-C03(ct.,4Xi) Сумматор 36 и преобразователь 42 реализуют преобразовани  ;К1гЬ)--У4+совЦ..1-Со5и;.,У;) « 4iV acos KijK09i«.i.,VcoeU;., + yOl. , Коц с выхода преобразовател  42 через переключатель 47 поступает на вход регистра 32, запись кода в который про- исхоцит по отрицательному фронту сиг нала С . По окончании второго такта работы блока 10 код регистра конечного результата регистра 32 H i2 «arccoa Kij ° «-iV M y4Tj В режиме разрывных токов на первом такте коц сумматора 33 К(33) о(.,-поступает на вход сумматора 34 .+y,Переключатель 45 находитс  в состо  нии 2, выход сумматора 34 поцклкне  ко входу преобразовател  кодов 45. Вы- хоа преобразовател  кодов 45 через переключатель 46. подключен ко входу регвстра 31j.no окончании первого такта коп регистра 31 ft ФО-би(1С;.)Во такте работы в режиме . разрывных токов выход сумматора поаjutKnee ко входу преобразовател  коаов 40,45 в положении 1 , код на выходе сумматора 35: m5V9,.i., + ,--).,-1 . Выход сумматора 35 подключен ко входу умножител  кодов 43, ко второму входу которого подключен выход преобразовател  кодов 41. Код на выходе умножител  43 Н43Ь-((;.)Выход умножител  41 подключен ко входу сумматора 37, ко второму входу которого подключен выход сумматора 38. Код на выходе 37 К (37) оЦ. + ()-5 Ь-гт1 -р2Переключатель 47 находитс  в состо нии 1, код сумматора 37 переписываетс  в регистр конечного результата 32 ..,4yi-)-S,(.,)-p,. Код регистра 32 как в режиме непр рывных токов, так и в режиме разрьюных токов не измен етс  до окончани  следующего цикла работы блока 1О. Управл ющие импульсы (диаграмма 14) поступают на распределитель 11, св занный с узлом синхронизации 5 и вычислительным блоком 1О, причем последн   св зь служит дл  определени  ааро са управл ющего импульса. В режиме непрерывных токов в контуре обратной св зи происходив коррекци  угла управлени  oi вентильного преобразовател  в сторону уменьшени  таким образом, чтобы скомпенсировать потери, вызванные режимом коммутации вентилей на предыдущем интервале аискретпости вентильного преобразовател . В установивщемс  режиме Х, Д4-1 в уравн ие (1) пр|гаимает виц CDs(e(;i2li)-lr,,4TO соответствует регул ро : вочной характеристике устройства .ku . Jo в режиме разрывного тока выч с втельный блок производит ксфрекцвю утл управлени  it в сторону увелвчш   с пелыо компенсации нецостаюших отрипетельных плошацок в кривой выпр мле  о|ч напр жени  U . Статическа  регуг лнровочна  характеристика при этом остаетс  опнозначной при изменении парамет- 5 ро& нагрузки « Таким образом пр мое цифровое ро не в контуре обратной св зи (измери О тепь временных интервалов) в сочетании

g

rS 1О8О

- - -

w

// - -

/J 4314 с высокой разрешают способностью по углу управлени  позвол ют повысить точность реализадии регулировочной характеристики (З) при питании встстиль ного преобразовател  от сети большой мощности. Отсутствие прецизионного оатчика на«ч пр жени  и многоразр аного аналого-цифрового преобразовател  позвол ют tio цифрового преобразовател  позвол ют по высить надежность замкнутого устройс ва цл  управлени  преобразователем.

Логииеа ий Зпок Ji

PI Рг РЗ

PS

Фиг.З

(Х;

мггт Т f

л-розр З Hgx. разр дов

ai.if2П

..J

фие.б

Claims (3)

1. ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ, содержащее датчик управляющего кода, генератор тактовых импульсов, связанный через счетчик с цифровым блоком сравнения, к выходу которого подключен распределитель, и узел синхронизации, связанный с установочными разрядами счетчика, о т л и - ч а ю щ е е с я тем, что, с целью повышения точности регулировочных характеристик, оно снабжено датчиками проводящего состояния вентилей, логическим блоком, дополнительным счетчиком, ре- с гистром памяти и вычислительным блоком, причем датчики проводящего состояния вентилей связаны через логический блок с цепью обнуления дополнительного счетчика, входом разрешения записи регистра памяти и вычислительным блоком,/Датчик управляющего кода и регистр памяти подключены к вычислительному блоку, выходы которого связаны со вторыми входами цифрового, блока сравнения, гене» ратор тактовых импульсов связан с дополнительным счетчиком, выходы которого подключены к регистру памяти, логик ческий блок реализует функции 'х₄=Р<Р^РдР^Р_эР₅чР₄Р₆ур₆Р_ЛР2Р₆.; (1) где — сигналы на выходе логи— : чёского блока;

Р<, , Р_А, Ρς, Р₆ - сигналы датчиков проводящего состояния вентилей, а вычислительный блок реализует зависимости * где βι· <Х< - код текущего угла (управления;

cQ-1 - код угла управления на предшествующем интервале комму* тации;

У, - код регистра памяти; Кц^! - сигнал датчика управляющих . кодов,* “ постоянные коэффициенты, л а 2^1 trt - число фаз вентильного преобразователя.

2. Устройство по π. 1, о т л и ч а ί* ю щ е е с я тем, что логический блок содержит m элементов 2-И-НЕ, входы Которых подключены к датчикам проводящего состояния вентилей, а выходы связаны со входами элемента щ -И-НЕ, выход которого является первым выходом логического блока, и элемент И1 /2-ИЛИ—НЕ, входы которого подключены к датчикам проводящего состояния эо to

I вентилей, а выход является вторым вы» ходом логического блока.

3. Устройство по п. 2, о т л и чающееся тем, что вычислительный блок содержит'регистр промежуточного результата, регистр конечного результата, шесть сумматоров кодов, причем первый, второй и третий сумматоры кодов работают в режиме сложения кодов, а четвертый, пятый, шестой в режиме вычитания кодов, четыре функциональных преобразователя кодов, умножитель кодов, четыре переключателя кодов, два одновибратора, два элемента ИЛИ, два элемента И, причем выход регистра конечного результата связан с одним из входов третьего сумматора кодов, второй вход которого предназначен для подачи кода постоянно-¹' го коэффициента Pg , и первым выходом четвертого сумматора кодов, второй вход которого предназначен для подачи кода постоянного коэффициента |3g/2, первый вход первого сумматора связан с регистром памяти устройства управления, второй вход через первый переключатель кодов связан с выходом четвертого сумматора кодов и регистром конечного результата, управляющий вход первого ’ переключателя кодов подключен ко второму выходу логического блока, первый и второй функциональные преобразователи кодов через второй переключатель кодов связаны с выходом первого сумматора кодов и первым переключателем кодов, входы регистра промежуточного результата через третий переключатель кодов, управляющий вход которого подключен ко второму выходу логического блока, связаны с выходами первого и второго функциональных преобразователей кодов, выход регистра промежуточного результата связан с первым входом пятого сум матора кодов, второй вход которого подключен к выходу третьего переключателя кодов, выход пятого сумматора кодов связан с одним из входов второго сумматора кодов, второй вход которого подключен к датчику управляющих кодов, выход второго сумматора кодов через чет*вертый функциональный преобразователь кодов связан с одним из входов четвертого переключателя кодов, второй вход которого подключен к выходу шестого сумматора кодов, входы которого связаны с выходом · третьего сумматора кодов и выходом умножителя кодов, входы которого связаны с выходом пятого сумма* тора кодов и выходом третьего функционального преобразователя кодов, вход которого подключен к датчику управляющих кодов, выход четвертого переключа-» теля кодов связан с входом регистра конечного результата, выход первого одновибратора связан со входом второго одновибратора, а вход - с выходом первого элемента ИЛИ, входы которого подключены к выходам логического блока, выходы элементов И связаны со входами второго элемента ИЛИ, выход которого подключен к управляющему входу второго переключателя кодов, к одним из входов элементов И подключен второй выход ло— • гического блока, вторые входы элементов И связаны с выходами одновибраторов, вход. разрешения записи регистра проме, жуточного результата связан с первым одновибратором, а вход разрешения записи регистра конечного результата со вторым одновибратором, причем первый функциональный преобразователь кодов реализует функцию К вы,, =cosK вх , второй функцию К guy третий-функцию

I . четвертый-функдию 8ЫК ⁼C^|,’CCOS К вХ ·,