изобретение относитс к вычислительной технике и может быть использовано в вычислительных системах. Известно многоканальное устройств приоритета, содержащее каналы, а в каждом канале триггеры, элемент НЕ, элементы ИЛИ и И СИ. Недостаток известного устройства характеризуетс невысокой гибкостью в изменении приоритетов запросов, так как, начина с канала с наивысшим приоритетом опрос производитс только в одну сто рону. Наиболее близким По технической сущности и достигаемому результату к изобретению вл етс многоканальное устройство приоритета, содержащее флажковый регистр, три элемента ИЛИ элемент И, реверсивный кольцевой сдвигающий регистр, элемент запрета . элемент задержки, а в каждом канале первый - третий элементы И 2. Недостатком известного устррйства вл етс невозможность обслуживани запросов с абсолютным приоритетом (обслуживание запроса может быть пре рвано запросом с приоритетом Целью изобретени вл етс расширение функциональных возможностей устройства путем обеспечени возможности обслуживани запросов с абсолютным приоритетом. Поставленна цель достигаетс тем что в многоканальное устройство приоритета , содержащее каналы, кодный регистр, первый, второй, третий элементы ИЛИ, первый элемент И, реверсивный кольцевой сдвигающий регистр элемент задержки, а в каждом канале первый, рторой и третий элементы И, причем инверсный вход первого и первый вход второго элементов И каждого канала соединены с соответствующим признаковь - входом устройства, нулевые и единичные входы реверсивного кольцевого сдвигающего регистра соединены соответственно с выходами первых и вторых элементов И соответствующих каналов, выходы реверсивного кольцевого сдвигак цего регистра соединены с первыми входами третьих элементов И соответствующих каналов первый и второй входы управлени сдвигами реверсивного кольцевого сдвигающего регистра соединены со , ответственно с первым и вторым вхо дами направлени опроса устройства, единичные входы входного регистра соединены со сбросовыми входами устройства и соответствующими входами первого элемента ИЛИ, выходы входного регистра соединены с вторыми входами , третьих элементов И соответствующйх каналов, выходы которых соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с входом элемента задерж ки, выход первого элемента ИЛИ соеди нен с первым входом первого элемента И, второй вход которого соединен с первым входом задани режима устройства первого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с установочным входом устройства, выход третьего элемента ИЛИ соединен с пр мыми входами первых и вторых входами вторых элементов И всех каналов, введены второй элемент И, элемент запрета .и выходной регистр, тактовый вход которого соединен с выходом второго элемента ИЛИ и с первым входом второго элемента И, второй вход которого соединен с вторым входом задани режима устройства, выход второго элемента И соединен с третьим входом третьего элемента ИЛИ, информационные входы выходного регистра соединены с выходами третьих элементов И соответствующих каналов, выходы выходного регистра соединены с группой разрешающих выходов устройства , установочный вход выходного регистра соединен с выходом первого элемента ИЛИ, инверсный вход элемента запрета соединен с выходом элемента задержки, пр мой вход элемента запрета соединен с тактовым входом устройства, тактовый вход сдвига реверсивного кольцевого сдвигающего регистра соединен с выходом элемента запрета. На чертеже приведена структурна схема устройства. Устройство содержит входной регистр 1, элементы ИЛИ 2-4, элемент И 5, реверсивный кольцевой сдвигающий регистр 6, элемент 7 запрета, элемент 8 задержки, каналы 9-lr9N, элементы И 10-12 каналов, элемент И 13, выходной регистр 14, признаковые входы 15 устройства, входы 16 и 17 направлени опроса устройства, запросные -входы 18 устройства, сбросовые входы 19 устройства, тактовый вход 20 устройства, вход 21 задани режима устройства, установочный вход 22 устройства, вход 23 задани режима устройства, разрешающие выходы 24 устройства. 1 Устройство работает следующим образом . в исходном состо нии регистры 1 и 14 наход тс в нулевом состо нии. Канал с наивысшим приоритетом определ етс наличием сигнала на признаковом входе 15 устройства. Направление опроса (влево или вправо от канала с йаивысшим приоритетом) определ етс сигналом на соотретствующем входе 16 или 17 устройства. Регистр 6 в исходное состо ние устанавливаетс импульсом с входа 22 устройства. При этом в разр д этого регистра, соответствуюр1ий каналу с наивысшим приоритетом, записываетс единица, а в остальные - нули. Рассмотрим три режима работы устройства. А. Режим- последовательного опроса . При этом на входах 21 и 23 устройства сигналы отсутствуют. Импульсами с входа 20 устройства осуществл етс циклический сдвиг содержимого регистра6 в направлении, определ емом сигналами на входах 16 и 17 устройства. Запросы от абонентов поступают по запросным входам 18 устройства. Если в канале, которому соответствует разр д регистра 6, в данный моментхран щий единицу, есть запрос, .то по вл етс сигнал на выхо де элемента И 12 этого канала, который закрывает элемент 7 запрета (сдвиг содержимого регистра 6 прекра щаетс ) и проходит на управл ющий вход регистра 14. При этом в него за писываетс информаци с выхЬдов элементов И 12,в результате чего сигнал по вл етс на соответствующем разрешающем выходе 24 устройства. После обработки запроса подаетс импульс на соответствующий сбросовый вход 19 устройства. При этом обнул етс соответствующий разр д регистра 1, обнул етс регистр 14 и сигнал с управл ющего входа элемента 7 запрета снимаетс , а следовательно, продолжаетс циклический сдвиг содержимого регистра 6, В дальнейшем устройство работает аналогично. Б. Режим обслуживани с относительным приоритетом. При этом на вы ходе 21 устройства присутствует еди ничный сигнал. В этом режиме-устрой ство работает, аналогично режиму А за исклочением того, что импульс со сбросового входа 19 устройства проходит через элементы ИЛИ 2, И 5 и ИЛИ 4 и -устанавливает регистр 6 в исходное состо ние. Элемент 8 задер ки необходим дл того, чтобы осущес вл ть задержку открыти элемента 7 запрета на врем , необходимое дл установки регистра 6 в исходное состо ние . В. Режим обслуживани с абсолютным приоритетом. При этом на входе 23 устройства присутствует единичный сигнал. В этом режиме устройство работает аналогично режиму Б за исключением того, что при обслуживании какого-либо запроса посто нно идет опрос более приоритетных каналов.При по влении сигнала на выходе элемен-. та ИЛИ 3 он дополнительно проходит через элементы И 13 и ИЛИ 4, устанавлива регистр 6 в исходное состо ние . Элемент И 13 должен осуществл ть задержку, необходимую дл записи запроса, принимаемого на обслуживание , в регистр 14 до того, как установитс в исходное состо ние регистр 6. После установки регистра 6 в исходное состо ние снимаетс сигнал с выхода элемента ИЛИ 3 и начинаетс сдвиг содержимого регистра 6. Если поступил более приоритетный запрос, то сигнал об этом по витс на выходе соответствующего элемента И 12, пройдет на управл ющий вход регистра 14, откроет его входы и сигналы с выходов элементов И 12 запишутс в регистр 14. При этом разр д , соответствующий обслуживаемому в данный момент запросу, обнул т етс , а в единицу устанавливаетс разр д, соответствующий наиболее приоритетному запросу, и начинаетс его обслуживание. Регистр 14 должен обеспечивать згщержку по своим информационным входам на врем , необходимое дл подачи сигнала на управл ющий вход регистра 14. Это требуетс дл того, чтобы не произошло искажение (в частности, уничтожение) информации в регистре 14. Применение изобретени позвол ет расширить функциональные возможности устройства. re 19The invention relates to computing and can be used in computing systems. A multichannel device of priority is known, which contains channels, and in each channel triggers, the element is NOT, the elements are OR and AND. A disadvantage of the known device is characterized by a low flexibility in changing the priorities of requests, since, starting with the channel with the highest priority, the survey is performed only in one direction. The closest technical essence and the achieved result to the invention is a multichannel priority device containing a flag register, three elements OR element AND, a reversible ring shift register, a prohibition element. the delay element, and in each channel the first is the third element AND 2. A disadvantage of the known device is the inability to service requests with absolute priority (the service of a request can be interrupted by a request with priority. The purpose of the invention is to expand the functionality of the device by providing the ability to service requests with absolute The goal is achieved by the fact that the multichannel priority device containing the channels, the code register, the first, second, third element s OR, the first element is AND, the reverse ring shift register delay element, and in each channel the first, third and third elements are AND, the inverse input of the first and the first input of the second AND elements of each channel are connected with the corresponding sign - device input, zero and single inputs reverse ring shift register connected respectively to the outputs of the first and second elements And the corresponding channels, the outputs of the reverse ring shift register are connected to the first inputs of the third elements And the corresponding channels of the first and second inputs of the shift control of the reverse ring shift register are connected to, responsibly, the first and second inputs of the device polling direction, the single inputs of the input register are connected to the device reset inputs and the corresponding inputs of the first OR element, the outputs of the input register are connected to the second inputs , third elements And corresponding channels, the outputs of which are connected to the corresponding inputs of the second element OR, the output of which is connected to the input e the delay element, the output of the first element OR is connected to the first input of the first element AND, the second input of which is connected to the first input of setting the device mode of the first element AND connected to the first input of the third element OR, the second input of which is connected to the installation input of the device, the output of the third element OR is connected to the direct inputs of the first and second inputs of the second elements AND of all channels, the second element AND, the prohibition element, and the output register are entered, the clock input of which is connected to the output of the second element OR and the first m input of the second element And, the second input of which is connected to the second input of the device mode setting, the output of the second element AND is connected to the third input of the third OR element, information inputs of the output register are connected to the outputs of the third And elements of the corresponding channels, outputs of the output register are connected to the group of enabling outputs the device, the setup input of the output register is connected to the output of the first element OR, the inverse input of the prohibition element is connected to the output of the delay element, the direct input of the input element that is connected to the clock input of the device for reversing a clock input of the shift ring shift register connected to the output element prohibition. The drawing shows a block diagram of the device. The device contains an input register 1, the elements OR 2-4, the element And 5, the reversing ring shift register 6, the element 7 prohibition, the element 8 delay, channels 9-lr9N, elements And 10-12 channels, the element And 13, the output register 14, attribute inputs 15 of the device, inputs 16 and 17 of the device polling direction, interrogation device inputs 18, device fault inputs 19, device clock input 20, device mode setting input 21, device setting input 22, device mode setting input 23, enabling device outputs 24 . 1 The device operates as follows. in the initial state, registers 1 and 14 are in the zero state. The channel with the highest priority is determined by the presence of a signal at the sign input device 15. The direction of the poll (left or right of the channel with the highest priority) is determined by the signal at the corresponding input 16 or 17 of the device. Register 6 is reset to the initial state by a pulse from the input 22 of the device. In this case, a unit with the highest priority is written to the bit of this register, and zero is written to the others. Consider the three modes of operation of the device. A. Mode-sequential survey. In this case, the inputs 21 and 23 of the device signals are missing. The pulses from the input 20 of the device cyclically shift the contents of register 6 in the direction determined by the signals at the inputs 16 and 17 of the device. Requests from subscribers arrive at the request inputs of the device 18. If the channel to which the register bit 6 corresponds to, at the moment the unit is in storage, has a request that a signal appears at the output of the AND element of this channel, which closes the prohibition element 7 (the shift of the register 6 is terminated) and passes To the control input of the register 14. In this case, information is written to it from the outputs of elements 12, as a result of which the signal appears at the corresponding permit output 24 of the device. After processing the request, a pulse is applied to the corresponding device input input 19. In this case, the corresponding register bit 1 is zeroed, register 14 is zeroed and the signal from the control input of the prohibition element 7 is removed, and consequently, the cyclic shift of the contents of register 6 continues. Later, the device operates in the same way. B. Service mode with relative priority. At the same time on you during the course of 21 devices there is a single signal. In this mode, the device operates, similarly to mode A, except for the fact that the pulse from the device's input input 19 passes through the elements OR 2, AND 5 and OR 4 and sets the register 6 to its initial state. The delay element 8 is necessary in order to delay the opening of the inhibition element 7 for the time required for setting the register 6 to the initial state. B. Service mode with absolute priority. At the same time at the input 23 of the device there is a single signal. In this mode, the device operates similarly to mode B, except that when servicing any request, the priority channels are constantly polled. When a signal appears at the output element. OR OR 3, it additionally passes through AND 13 and OR 4 elements, setting register 6 to the initial state. Element And 13 must perform the delay necessary to write the request received for service into register 14 before register 6 is reset to its initial state. After register 6 is reset, the signal from the output of the OR 3 element is removed and the shift begins the contents of register 6. If a higher priority request is received, a signal about this will happen at the output of the corresponding element I 12, pass to the control input of register 14, open its inputs and the signals from the outputs of elements 12 will be written into register 14. In this case , with Resp currently serviced request, t is reset to zero, and set discharge unit corresponding to the highest priority request, and starts its service. Register 14 must provide its information inputs for the time required to feed a signal to the control input of register 14. This is required so that the information in register 14 is not distorted (in particular, destroyed). The application of the invention allows to extend the functionality devices. re 19