SU1053139A1 - Устройство дл отображени информации на экране электронно-лучевой трубки - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННО-ЛУЧЕВОЙ ТРУБКИ (ЭЛТ), содержащее последовательно соединенные блок пам ти переменных, первый преобразователь кодов, первый сумматор, сдвигатель , блок пам ти приращений и второй сумматор, первый коммутатор, выход которого подключен к второму входу второго сумматора, блок пам ти накопленных сумм, выход которого св зан с первым входом первого коммутатора, блок св зи, вход которого  вл етс  входом устройства, а выход подключен к первому входу блока пам ти переменных и второму входу первого коммутатора, первый и второй регистры координат, первые входы которых подключгень к выходу второго сумматора, и первому входу блока пам ти накопленных сумм, блок управлени , счетчик адреса, выход которого подключен к вторым входам блоков пам ти переменных, приращений и накопленных сумм, входы счетчика адреса св заны с первым и вторым выходами блока управлени , третий выход которого подключен к первому входу первого счетчика импульсов сдвига, второй вход которого св зан с выходом регист4)а сдвига, а выход - с первым входом блока управлени , чет-, вертый выход которого подключен к второму входу сдвигател , п тый выход - к третьим входам блоков пам ти переменных , приращений и накопленных сумм, щестой и седьмой выходы - к третьему и четвертому входам первого коммутатора, восьмой и дев тый выходы - к третьему и четвертому входам второго сумматора, регистры масщтаба по координатам X и Y, выходы которых подключены к одним из входов второго и третьего счетчиков импульсов сдвига соответственно, другие входы которых св заны с дес тым и одиннадцатым выходами блока управлени  соответственно, а выходы соединены с вторым и третьим входами блока управлени  соответственно, последовательно соединенные второй преобразователь кодов, третий сумматор и выходI ной регистр, цифро-аналоговые преобразователи по координатам X и Y, подключен (Л ные к отклон ющей системе ЭЛТ, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит второй коммутатор, выход которого св зан с входом второго преобразовател  кодов, а первый и второй входы подключены к вь1ходам первого и второго регистров координат соответственно , вторые входы которых соединены с двенадцатым и тринадцатым выходами блока управлени  соответственно, чеел тырнадцатый и п тнадцатый выходы блока со управлени  подключены к третьему и четвертому входам второго коммутатора, шестнадцатый и семнадцатый выходы - к втосо со рому и третьему входам третьего сумматора, третий вход которого св зан с выходом второго сумматора, восемнадцатый и дев тнадцатый выходы блока управлени  подключены к другим входам выходного регистра , выход которого соединен с первыми входами цифро-аналоговых преобразователей по координатам X и Y, вторые входы которых св заны с двадцатым и двадцать первым выходами блока управлени  соответственно, выход блока св зи св зан с вторым входом первого сумматора.

Description

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит двадцать элементов И, восемь элементов ИЛИ, три регистра, три счетчика, три дешифратора , третий и четвертый коммутаторы, инвертор , делитель частоты и генератор импульсов , выход которого подключен к входу делител  частоты, первым входам первого, второго и третьего элементов И, вторые входы которых  вл ютс  первым, вторым и третьим входами блока соответственно, выход делител  частоты подключен, к первым входам с четвертого по двадцатый элементов И, первому счетчику и инвертору, выход двенадцатого элемента И, подключен к первому входу первого элемента ИЛИ, выход которого св зан с первым входом второго элемента ИЛИ и входом первого регистра, один из выходов которого подключен к вторым входам четвертого, п того , шестого и двенадцатого элементов И, другой выход - к вторым входам седьмого тринадцатого и восемнадцатого элементов И, последовательно соединенные второй регистр, третий коммутатор, первый счетчик и Первый дешифратор, выход которого подключен к третьим входам- двенадцатого и восемнадцатого элементов И и  вл етс  первым выходом блока, выход делител  частоты  вл етс  вторым выходом блока, последовательно соединенные третий регистр , четвертый коммутатор, второй счетчик и второй дешифратор, выход которого подключен к третьему входу тринадцатого элемента И, выход которого св зан с вторыми входами первого элемента ИЛИ и четвертого коммутатора, выход первого элемента И подключен к первому входу дев тнадцатого элемента И и второму входу шестнадцатого элемента И, выход второго элемента И св зан с первым входом двадцатого элемента И и вторым входом семнадцатого элемента И, выход третьего элемента И подключен к третьим входам п того и четвертого элементов И, выходы которых  вл ютс  третьим и четвертым выходами блока соответственно, выход шестого элемента И  вл етс  п тым, шестым и восьмым выходами блока и подключен к первому входу третьего элемента ИЛИ, выход седьмого элемента И  вл етс  седьмым и, дев тым выходами блока и подключен к второму входу третьего элемента ИЛИ, выход которого через третий счетчик св зан с дешифратором, выходы двадцатого и дев тнадцатого элементов И  вл ютс  дес тым и одиннадцатым выходами блока соответственно , выходы дев того и весьмого элементов И  вл ютс  двенадцатым и тринадцатым выходами блока соответственно и подключены к входам четвертого элемента ИЛИ, выходы дес того и одиннадцатого элементов И  вл ютс  четырнадцатым и п тнадцатым выходами блока соответственно и подключены к входам п того элемента ИЛИ, выходы четвертого и п того элементов ИЛИ, инвертора, восьмого элемента ИЛИ, п тнадцатого и четырнадцатого элементов И  вл ютс  шестнадцатым, семнадцатым , восемнадцатым, дев тнадцатым, двадцатым и двадцать первым выходами блока соответственно, выход тринадцатого элемента И подключен к вторым входам первого элемента ИЛИ и четвертого коммутатора , выход восемнадцатого элемента И подключен к второму входу второго счетчика и первому входу второго элемента ИЛИ второй вход которого св зан с выходом первого элемента ИЛИ, а выход соединен с вторым входом третьего коммутатора, первый выход третьего дешифратора подключен к второму входу восьмого элемента И и к первому входу седьмого элемента ИЛИ, второй выход третьего дешифратора подключен к второму входу дев того элемента Ии к первому входу шестого элемента ИЛИ, третий выход третьего дешифратора подключен к вторым входам дес того элемента И и седьмого элемента ИЛИ, выход которого св зан с вторыми входами п тнадцатого и двадцатого элементов И, с третьим входом семнадцатого элемента И, выход которого подключен к одному из входов восьмого элемента ИЛИ, другой вход которого св зан с выходом шестнадцатого элемента И, третий вход которого подключен к вторым входам четырнадцатого и дев тнадцатого элементов И и к выходу шестого элемента ИЛИ.

Изобретение относитс  к автоматике, вычислительной технике и может быть использовано при построении устройств дл  отображени  графической информации на экране ЭЛТ. Известно устройство дл  отображени  информации на экране ЭЛТ, используемое дл 

вывода графической информации из вычислительных машин, содержащее цифро-аналоговые преобразователи по координатам. X и Y, подключенные к отклон ющей системе , световой карандаш, формирователи кодов по ос м X и Y, формирователь слова по оси .У, блок сравнени  по оси X. блок св зи, блок пам ти, сумматоры приращений, вычитающий счетчик, сумматор координаты Y, регистр слова по ос м X и Y, реверсивный счетчик, блок управлени  и ЭЛТ Однако при отображении информации быстропротекающих процессов наблюдаетс  прерывность изображени , что снижает точность воспроизведени  информации и ухудшает воспри тие ее оператором. Наиболее близким- к изобретению по технической сущнрсти  вл етс  устройство, содержащее цифро-аналоговые преобразователи по координатам, подключенные через отклон ющую систему к ЭЛТ, блок св зи , подключенный к электронно-вычислительной мащине и первому сумматору, преобразователь кодов, соединенный с первым сумматором и выходом блока пам ти переменных , информационный вход которого подключен к блоку св зи, сдвитатель, -соединенный с выходом первого сумматора, информационным входом блока пам ти приращений и четвертым выходом блока управлени , коммутатор, второй вход которого соединен с выходом блока пам ти накопленных сумм, третий и четвертый входы соединены с шестым и седьмым выходами блока управлени  соответственно, а выход - с вторым входом второго (;умматор.а. первый вход которого соединен с выходом блока пам ти приращений, третий и четвертый входы - с восьмым и дев тым выходами блока управлени  соответственно, а выход соединен с информационным входом блока пам ти накопленных сумм и с первым и вторым регистрами координат, счетчик адреса, первый и второй входы которого соединены соответственно с первым и вторым выходами блока управлени , .а выход соединен с адресными входами блоков пам ти, управл ющие входь которых подключены к п тому выходу блока управлени , первый, второй и третий счетчики импульсов сдвига, первые входы которых соединены с регистром сдвига, регистром маештаба по X и регистром маштаба по Y соответственно, вторые входы соединены с третьим, двадцатым и двадцать первым выходами блока управлени  соответственно, а выходы соединены соответственно с первым , вторым и третьим входами блока управлени , второй преобразователь кодов, соединенный с третьим сумматором, который подключен к выходному регистру. Данномуустройству соответствует блок управлени , содержащий генератор такто1вых импульсов , четыре группы элементов И, элемент И, семь элементов ИЛИ, регистр уп равл ющих кодов, регистр кодов количества векторов, регистр кодов экстрапол ции, две коммутатора, три дешифратора, счетчик количества векторов, счетчик экстрапол ции, счетчик координат, делитель частоты, причем генератор тактовых импульсов соединен с делителем частоты и первыми входами первого, второго и третьего элементов И первой группы, вторые входы которых  вл ютс  соответственно третьим, вторым и первым входами блока управлени , выходы делител  частоты соединены с первыми пр мыми входами первого, второго, четвертого и инверсным входом третьего элементов И второй группы, вторыми инверсными ВХОг дами элементов И третьей группы, счетчиком количества векторов, инверсным входом элемента И, выход третьего элемента И первой группы соединен с вторыми пр мым и, инверсным входами первого и второго элементов И второй группы, рыходы которых  вл ютс  соответственно четвертым и третьим выходами блока управлени , третий коммутатор соединен с регистром кодов количества векторов и счетчиком количества векторов, соединенным с вторым дешифратором , выход которого  вл етс  первым выходом блока управлени , св зан с элементом И и первым элементом И третьей группы , четвертый коммутатор соединен с выходами регистра кодов экстрапол ции и второго элемента И третьей группы, с выходом счетчика экстрапол ции, выход которого подключен к третьему дешифратору, соединенному с вторым элементом И третьей группы, первый элемент ИЛИ подключен к регистру управл ющих кодов и второму элементу ИЛИ, подключенному к третьему коммутатору, выход элемента И соединен с входами счетчика экстрапол ции и второго элемента ИЛИ, счетчик координат вектора соединен с выходом третьего элемента ИЛИ и входом первого дешифратора 2. Однако в известном устройстве в началь 01 состо нии производитс  заполнение блоков пам ти переменных и приращений без вывода информации на экран, за счет чего снижаетс  быстродействие устройства, а обработка координат последовательно-параллельным способом требует наличии нескольких регистров, преобразователей кодов, сумматоров. Целью изобретени   вл етс  повышение быстродействи  устройства. Поставленна  цель достигаетс  тем, что в устройство дл  отображени  информации на экране электронно-лучевой трубки (ЭЛТ), содержащее последовательно соединенные блок пам ти переменных, первый преобразователь кодов, первый сумматор, первый коммутатор, выход которого подключен к второму входу второго сумматора, блок пам ти накопленных сумм, выход которого св зан с первым входом первого коммутатора , блок св зи, вход которого  вл етс  входом устройства, а выход подключен к первому входу блока пам ти переменных и второму входу первого коммутатора, первый и второй регистры координат, первые входы которых подключены к выходу второго сумматора и первому входу блока пам ти накопленных сумм, блок управлени , счетчик адреса, выход которого подключен к вторым входам блоков пам ти переменных , приращений и накопленных сумм, входы счетчика адреса св заны с первым и вторым выходами блока управлени , третий выход которого подключен к первому входу первого счетчика импульсов сдвига, второй вход которого св зан с выходом регистра сдвига, а выход - с первым входом блока управлени , четвертый выход которого подключен к второму входу сдвигател , п тый выход - к третьим входам блоков пам ти переменных, приращений и накопленных сумм, щестой и седьмой выходы - к третьему и четвертому входам первого коммутатора, восьмой и дев тый выходы - к третьему и четвертому входам второго сумматора, регистры масщтаба по координатам X и Y, выходы которых подключены к одним из входов второго и третьего счетчиков импульса сдвига соответственно , другие входы которых св заны с дес тым и одиннадцатым выходами блока управлени  соответственно, а выходы соединены с вторым и третьим входами блока управлени  соответственно, последовательно соединенные второй преобразователь кодов, третий сумматор и выходной регистр, цифроаналоговые преобразователи по координатам X и Y, подключенные к отклон ющей системе ЭЛТ, введены второй коммутатор, выход которого св зан с входом второго преобразовател  кодов, а первый и второй входы подключены к выходам первого и второго регистров координат соответственно , вторые входы которых соединены с двенадцатым и тринадцатым выходами блока управлени  соответственно, четырнадцатый и п тнадцатый выходы блока управлени  подключены к третьему и четвертому входам второго коммутатора, шестнадцатый и семнадцатый выходы - к второму и третье му входам третьего сумматора, третий вход которого св зан с выходом второго сумматора , восемнадцатый и дев тнадцатый выходы блока управлени  подключены к другим входам выходного регистра, выход которого соединен с первыми входами цифроаналоговых преобразователей по координатам X и Y, вторые входы которых св заны с двадцатым и двадцать первым выходами блока управлени  соответственно, выход блока св зи св зан с вторым входом первого сумматора. При этом блок управлени  содержит двадцать элементов И, восемь элементов ИЛИ, три регистра, три счетчика, три дешифратора , третий и четвертый коммутаторы , инвертор, делитель частоты и генератор импульсов, выход которого подключен к входу делител  частоты, первым входам первого, второго и третьего элементов И, вторые входы которых  вл ютс  первым, вторым и третьим входами блока соответственно , выход делител  частоты подключен к первым входам с четвертого по двадцатый элементов И, первому счетчику и инвертору , выход двенадцатого элемента И подключен к первому входу первого элемента ИЛИ, выход которого св зан с первым входом второго элемента ИЛИ и входом первого регистра, один из выходов которого подключен к вторым входам четвертого, п того, шестого и двенадцатого элементов И, другой выход - к вторым входам седьмого , тринадцатого и восемнадцатого элементов И, последовательно соединенные второй регистр, третий коммутатор, первый счетчик и первый дешифратор, выход которого подключен к третьим входам двенадцатого и восемнадцатого элементов И и  вл етс  первым выходом блока, выход делител  частоты  вл етс  вторым выходом блока, последовательно соединенные третий регистр,четвертый коммутатор, второй счетчик и второй дешифратор, выход которого подключен к третьему входу тринадцатого элемента И, выход которого св зан с вторыми входами первого элемента ИЛИ и четвертого коммутатора, выход первого элемента И подключен к первому входу дев того элемента И и второму входу шестнадЦ того элемента И, выход второго элемента И св зан с первым входом двадцатого элемента И и вторым входом семнадцатого элемента И, выход третьего элемента И подключен к третьим входам п того и четвертого элементов И, выходы которых  вл ютс  третьим и четвертым выходами блока соответственно, выход шестого элемента И  вл етс  п тым, шестым и восьмым выходами блока и подключен к первому входу третьего элемента ИЛИ, выход седьмого элемента И  вл етс  седьмым и дев тым выходами блока и подключен к второму входу третьего элемента ИЛИ, выход которого через третий счетчик св зан с дешифратором , выходы двадцатого и дев тнадцатого элементов И  вл ютс  дес тым и одиннадцатым выходами блока соответственно , выходы дев того и восьмого элементов И  вл ютс  двенадцатым и тринадцатым выходами блока соответственно и подключены к входам четвертого элемента ИЛИ, выходы дес того и одиннадцатого элементов И  вл ютс  четырнадцатым и п тнадцатым выходами блока соответственно и подключены к входам п того элемента ИЛИ, выходы четвертого и п того элементов ИЛИ, инвертора, восьмого элемента ИЛИ, п тнадцатого и четырнадцатого элементов И  вл ютс  шестнадцатым, семнадцатым , восемнадцатым, дев тнадцатым, двадцатым и двадцать первым выходами блока соответственно, выход тринадцатого элемента И подключен к вторым входам первого элемента ИЛИ и четвертого коммутатора , выход семнадцатого элемента ИЛИ подключен к второму входу второго счетчика и первому входу второго элемента ИЛИ, второй вход которого св зан с выходом первого элемента ИДИ, а выход соединен с вторым входом третьего коммутатора , первый выход третьего дешифратора подключен к второму входу восьмого элемента Инк первому входу седьмого элемента ИЛИ, второй выход третьего дешифратора подключен к второму входу дев того элемента Инк первому входу шестого элемента ИЛИ, третий выход третьего дешифратора подключен к вторым входам дес того элемента И и седьмого элемента ИЛИ выход которого св зан с вторыми входами п тнадцатого и двадцатого элементов И, с третьим входом семнадцатого элемента И, выход которого подключен к одному из входов восьмого элемента ИЛИ, другой вход которого св зан с выходом шестнадцатого элемента И, третий вход которого подключен к вторым входам четырнадцатого и дев того элементов И и к выходу шестого элемента ИЛИ. На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - схема блока управлени . Устройство содержит блок 1 пам ти переменных , блок 2 пам ти приращений, блок 3 пам ти накопленных сумм, блок 4 управлени , счетчик 5 адреса, блок 6 св зи, первый преобразователь 7 кодов, первый сум .матор 8, сдвигатель 9, регистр 10 сдвига, первый счетчик 11 импульсов сдвига, первый коммутатор 12, второй сумматор 13, регистры 14 и 15 координат, второй коммутатор 16, второй преобразователь 17 кодов, третий сумматор 18, выходной регистр 19, регистры 20 и 21 масштаба по координатам X и Y соответственно, второй и третий счетчики 22 и 23 импульсов сдвига, цифро-аналоговые преобразователи 24 и 25 по координатам X и Y соответственно, отклон ющую систему 26 и ЭЛТ 27. Блок 4 управлени  (фиг. 2) содержит генератор 28 импульсов, делитель 29 частоты , двадцать элементов И 30-49, восемь элементов ИЛИ 50-57, три регистра 58-60, третий и четвертый коммутаторы 61 и 62, три счетчика 63-65, три дешифратора 66- 68, инвертор 69. Блок 4 имеет выходы 70- 90 и входы 91-93. Изображение объектов представл етс  в виде векторов, заданных координатами начала (Х„„, нач ) и конца (Хкон. кон)Положение изображени  с течением времени измен етс , координаты ректора дл  каждого момента времени tj, tj, tj,...ti, ,..., вычисл ютс  и выдаютс  из ЭВМ, что приводит к дискретности перемещени  изображени  на экране. В устройстве производитс  подсчет промежуточных координат согласно формулы линейной экстрапол ции: XiK Xi-fK(Xi-Xi..t )-2,(1) гдеХ.1 - значение очередной координаты X, поступившей из ЭВМ; Xj.j-значение предыдушей координаты X, поступившей из ЭВМ; К -О, 1, 2, ...,2 р -выбираетс  в зависимости от интервала выдачи координат изображени  ЭВМ; Xijj-промежуточна  координата X после выдачи из ЭВМ X . Аналогично подсчитываютс  промежуточные координаты Y. Дл  вывода на экран ЭЛТ информаци  должна быть промасштабирована в общем случае. Дл  удобства масштабы по X и .У выбираютс  кратными 2. Каждый вектор изображени  подаетс  из ЭВМ в виде последовательности координат 1нач {нач , XJKOH .-ViKOH Обработка координат в устройстве производитс  параллельным способом. В исходном состо нии в регистрах 10, 20 и 21 заданы значени  посто нных р, масштаба по X - MX, масштаба по У - МУ соответственно. Содержимое счетчика 5 адреса равно нулю. Очередна  координата вектора поступает через блок 6 св зи на первый вход сумматора 8, одновременно на второй вход которого через преобразователь 7 поступает соответствующее слово из блока 1 пам ти/переменных, определ емое счетчиком 5 адреса. Константа из регистра 10 заноситс  в первый счетчик 11 импульсов сдвига. Сумматором 8 и сдвигателем 9 реализуетс  выражение (Xj-Х|-1 ) из формулы (1). По сигналу на выходе блока 4 управлени  содержимое сдвигател  9 записываетс  в блок 2 пам ти приращений, а содержимое блока 6 св зи по сигналам на выходах 75 и 76 блока 4 управлени  через коммутатор 12 и сумматор 13 записываетс  в блок 3 пам ти накопленных сумм. Одновременно , в зависимости от того, кака  из четырех координат, определ ющих вектор , выдаетс  в устройство ЭВМ, на соответствующих выходах блока 4 управлени  по вл ютс  сигналы. По сигналу на выходе 82 блока 4 управлени  происходит запись слова с выхода сумматора 13 на регистр 14 координат и по сигналам на выходах 83, 85 и 87 блока 4 управлени  производитс  запись результата на выходной регистр 19. По сигналу на выходе 81 слово с сумматора 13 записываетс  на регистр 15 координат и по сигналам на выходах 84, 85 и 87 блока 4 управлени  производитс  запись результата на выходной регистр 19. По сигналам на выходах 83 и 86

блока 4 управлени  на первый вход сум: матора 18 поступает слово с сумматора 13, а на второй вход через преобразователь 17 и коммутатор 16 поступает слово с регистра 14 координат. Таким образом вычисл етс  приращение по X и по сигналу на выходе 87 блока 4 управлени  производитс  запись результата на выходной регистр 19. По сигналам на выходах 84 и 86 на первый вход сумматора 18 поступает слово с сумматора 13 и на второй вход через преобразователь 17 и, коммутатор 16 поступает слово с регистра координат 15. Таким образом вычисл етс  приращение по Y, и по сигналу на выходе блока 4 управлени  производитс  запись результата на выходной регистр 19. Каждый раз при этом содержимое регистров 20 и 21 записываетс  в счетчики 22 и 23 импульсов сдвига и осуществл етс  сдвиг содержимого выходного регистра 19 согласно заданным масштабам MX, MY. Содержимое выходного регистра по сигналам на выходах блока 4 управлени  преобразуетс  в напр жение в блоках 24 или 25 и через отклон ющую систему 26 выводитс  на экран ЭЛТ 27. Содержимое счетчика 5 адреса по сигналу на выходе блока 4 управлени  увеличиваетс  на «I, и процесс повтор етс . Когда блок 3 пам ти накопленных, сумм заполнитс  значени ми координат, выданных с ЭВМ, счетчик 5 адреса устанавливаетс  в «О. Устройство переходит в режим вычислени  промежуточных координат .

По сигналу на выходе 76 блока 4 управлени  информаци  с блока 3 пам ти через коммутатор 12 поступает на второй вход сумматора 13, на первый вход которого поступает соответствующее слово из блока пам ти 2 приращений. По сигналу на выходе 78 блока 4 управлени  на сумматоре 13 реализуетс  формула (1). По сигналу на выходе 74 блока 4 управлени  производитс  запись содержимого сумматора 13 в блок 3 пам ти и параллельно, аналогично описанному выще, производитс  запись на регистры 14 и 15 координат и вывод информации на ЭЛТ. После вывода очередной координаты содержимое счетчика 5 адреса увеличиваетс  на «1. После заполнени  блока 3 пам ти в нем записаны первые промежуточные значени  координат, счетчик 5 адреса устанавливаетс  в «О, и про-, цесс повтор етс  дл  К 2,4....

В исходном состо нии в регистре записано количество преобразуемых векторов, в регистре 60 - число к 2. Работу блока управлени  рассмотрим дл  случа ,когда в регистре 10 задано значение , в регистр 20 занесена «4, а в регистр 21 - «2 (фиг. 1).

Генератор 28 тактовых импульсов формирует серию сигналов С1 с частотой f ,

а на выходе делител  29 частоты образуетс  сери  сигналов С2 с частотой 4f}.

В работе блока 4 управлени  выдел ем два рассто ни . В исходном положении в регистре 58 первый разр д установлен в «1, что определ ет первое состо ние работы блока управлени . По сигналам элементами .32 и 33 на выходе 73 блока 4 управлени  вырабатываетс  сигнал сдвига, который поступает на сдвигатель 9, обеспечива  реализацию выражени  (Xj-Xij)

По сигналам элементами 34 и 32 на выходе 72 блока 4 управлени  вырабатываетс  сигнал, который поступает на первый счетчик 11 импульсов сдвига, и содержимое счетчика уменьшаетс  на «1. Эта операци  повтор етс  четыре раза до установлени  счетчика 11 в «О. Таким образом реализуетс  выражение (Х -Xi- ) На выходах 75 и 77 элементом И 35 формируютс  сигналы, разрешающие прохождение данных с блока 6 св зи через коммутатор 12 и запрещающий операцию суммировани  на сумматоре 13 (фиг. I).

По сигналу С-2 элементом И 35 на выходе 74 формируетс  сигнал, осуществл ющий запись в блок 2 пам ти содержимого сдвигател  9 и содержимого блока 6 св зи в блоки 1 и 2 пам ти. С выхода элемента И 35 через элемент ИЛИ 52 поступает сигнал на счетчик 65, увеличива  его содержимое на «1. В зависимости от состо ни  счетчика по вл етс  сигнал на одном из четырех выходов дешифратора 68, определ ющих обработку координат соответственно Хизч , -ti34 , XKOH , ОН По

сигналу на первом выходе дешифратора 68 элементом И 37 формируетс  сигнал записи в регистр координат 14 на выходе 82 блока управлени , а также элементом ИЛИ 53 - сигнал на выходе 85, запрещающий сложение на сумматоре 18.

По сигналу на втором выходе дешифратора 68 элементом 38 формируетс  сигнал записи в регистр 15 координат на выходе 81 блока 4 управлени , а также схемой ИЛИ 53 - сигнал на выходе 85, запрещающий суммирование на сумматоре 18.

По сигналу на третьем выходе дешифратора 68 элементом И 39 формируетс  сигнал на выходе 83 блока 4 управлени , разрещающий прохождение информации с регистра координат 14 через коммутатор 16 и преобразователь 17 на вход сумматора 18, элементом ИЛИ 54 на выходе 86 блока 4 управлени  формируетс  сигнал, разрещающий вычисление прираи.1ений по координате X.

По сигналу на четвертом выходе дещифратора 68 элементом И 40 формируетс  сигнал на выходе 84 блока 4 управлени , разрешающий прохождение информации с регистра 15 координат через коммутатор 16 и

преобразователь 17 на вход сумматора 18, элементом ИЛИ 54 на выходе 86 блока 4 управлени  формируетс  сигнал, разрешающий вычисление п{)иращений по координате Y. По сигналу С2 инвертором формируетс  сигнал записи в выходной регистр 19 на выходе 87 блока 4 управлени .

По сигналам С2 С1 и сигналам на первом и третьем выходах дешифратора 68 элементами И 31 и 46, элементами ИЛИ 56 и 57 .на выходе 88 блока управлени  формируетс  сигнал сдвига на один разр д содержимого выходного регистра 19 в соответствии с содержимым второго счетчика 22 импульсов сдви,га.

По сигналам и сигналам на втором и четвертом выходах дешифратора 68 элементами И 30 и 45, элементами ИЛИ 55, и 57 на выходе 88 блока управлени  формируетс  сигнал сдвига на один разр д выходного регистра 19 в соответствии с содержимым третьего счетчика 23 импульсов сдвига.

По сигналам элементами И 31 и 49 формируетс  сигнал на 79 выходе блока управлени , а элементами И 30,48 формируетс  сигнал на выходе 80 блока 4 управлени , по которым содержимое второго и третьего счетчиков импульсов сдвигасоответственно уменьшаетс  на «1.

По сигналу С2 элементом И 44 на вь1ходе 89 блока 4 управлени  формирует(  управл юший сигнал дл  цифро-аналогового преобразовател  24, а элементом И 43 на выходе 90 блока управлени  - управл ющий сигнал дл  цифро-аналогового преобразовател  25. На выходе 71 блока 4 управлени  формируетс  сигнал увеличени  на «1 содержимого счетчика 5 адреса .

Сигнал С2, поступа  на счетный вход 63, уменьшает его содержимое на «1.Описанный процесс продолжаетс  до установлени  его в «О, о чем свидетельствует сигнал на выходе 70 блока 4 управлени , срабатываюший счетчик 5 адреса в .«О. По этому же сигналу через элемент И 41 и элемент ИЛИ 50 осуществл етс  сдвиг «1 в регистре 58 во второй разр д, определ   этим переход блока 4 управлени  во второе состо ние. Параллельно элементом ИЛИ 51 формируетс  сигнал перезаписи содержимого регистра 59 кодов чфез коммутатор 61 в счетчик 63. Во втором состо нии по сигналу С2 элементам 36 формируютс  сигналы на выходах 76 и 78 блока 4 управлени , поступающие соответственно на коммутатор 12 и сумматор 13, разреша  прохождение слова с блока 3 пам ти накопленных сумм и суммирование со словом, считанным с блока 2 пам ти приращений . Остальные сигналы на выходах блока 4 управлени  вырабатываютс  аналогично первому состо нию. На выходах 75 и 77 блока 4 управлени  сигналы не вырабатываютс .

По сигналу С2 содержимое счетчика 63 становитс  равным «О, и сигналом с выхода элемента И 47 через элемент ИЛИ 51 осуществл етс  перезапись содержимого регистра 59 в счетчик 63, а содержимое счетчика 64 уменьшаетс  на «1. Весь процесс повтор етс  дл  нового значени  к.

Когда счетчик 64 установитс  в «О, элементом И 42 и элементои ИЛИ 50 вырабатываетс  сигнал сдвига дл  регистра 58 управл ющих кодов и «I из второго разр да сдвигаетс  в первый разр д (сдвиг циклический), т. е. блок управлени  переходит в первое состо ние.

Таким образом, при параллельной обработке информации вывод изображени  осуществл етс  непосредственно с момента выдачи слов информации из ЭВМ без предварительной их записи в блок пам ти накопленных jCyMM и формировани  кодов координат и их приращений по координатам X и Y на выходных регистрах, что приводит к повышению быстродействи  устройства а следовательно, и к улучшению качества изображени .

Claims (2)

1. УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ' ЭЛЕКТРОННО-ЛУЧЕВОЙ ТРУБКИ (ЭЛТ), содержащее последовательно соединенные блок памяти переменных, первый преобразователь кодов, первый сумматор, сдвигатель, блок памяти приращений и второй сумматор, первый коммутатор, выход которого подключен к второму входу второго сумматора, блок памяти накопленных сумм, выход которого связан с первым входом первого коммутатора, блок связи, вход которого является входом устройства, а выход подключен к первому входу блока памяти переменных и второму входу первого коммутатора, первый и второй регистры координат, первые входы которых подключены к выходу второго сумматора, и первому входу блока памяти накопленных сумм, блок управления, счетчик адреса, выход которого подключен к вторым входам блоков памяти переменных, приращений и накопленных сумм, входы счетчика адреса связаны с первым и вторым выходами блока управления, третий выход которого подключен к первому входу первого счетчика импульсов сдвига, второй вход которого связан с выходом регистра сдвига, а выход — с первым входом блока управления, чет-, вертый выход которого подключен к второму входу сдвигателя, пятый выход — к третьим входам блоков памяти переменных, приращений и накопленных сумм, шестой и седьмой выходы — к третьему и четвертому входам первого коммутатора, восьмой и девятый выходы — к третьему и четвертому входам второго сумматора, регистры масштаба по координатам X и Y, выходы которых подключены к одним из входов второго и третьего счетчиков импульсов сдвига соответственно, другие входы которых связаны с десятым и одиннадцатым выходами блока управления соответственно, а выходы соединены с вторым и третьим входами блока управления соответственно, последовательно соединенные второй преобразователь кодов, третий сумматор и выходной регистр, цифро-аналоговые преобразователи по координатам X и Y, подключенные к отклоняющей системе ЭЛТ, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит второй коммутатор, выход которого связан с входом второго преобразователя кодов, а первый и второй входы подключены к выходам первого и второго регистров координат соответственно, вторые входы которых соединены с двенадцатым и тринадцатым выходами блока управления соответственно, четырнадцатый и пятнадцатый выходы блока управления подключены к третьему и четвертому входам второго коммутатора, шестнадцатый и семнадцатый выходы — к второму и третьему входам третьего сумматора, третий вход которого связан с выходом второго сумматора, восемнадцатый и девятнадцатый выходы блока управления подключены к другим входам выходного регистра, выход которого соединен с первыми входами цифро-аналоговых преобразователей по координатам X и Y, вторые входы которых связаны с двадцатый и двадцать первым выходами блока управления соответственно, выход блока связи связан с вторым входом первого сумматора.'

2. Устройство по π. 1, отличающееся тем, что блок управления содержит двадцать элементов И, восемь элементов ИЛИ, три регистра, три счетчика, три дешифратора, третий и четвертый коммутаторы, инвертор, делитель частоты и генератор импульсов, выход которого подключен к входу делителя частоты, первым входам первого, второго и третьего элементов И, вторые входы которых являются первым, вторым и третьим входами блока соответственно, выход делителя частоты подключен, к первым входам с четвертого по двадцатый элементов И, первому счетчику и инвертору, выход двенадцатого элемента И, подключен к первому входу первого элемента ИЛИ, выход которого связан с первым входом второго элемента ИЛИ и входом первого регистра, один из выходов которого подключен к вторым входам четвертого, пятого, шестого и двенадцатого элементов И, другой выход — к вторым входам седьмого тринадцатого и восемнадцатого элементов И, последовательно соединенные второй регистр, третий коммутатор, первый счетчик и первый дешифратор, выход которого подключен к третьим входам- двенадцатого и восемнадцатого элементов И и является первым выходом блока, выход делителя частоты является вторым выходом блока, последовательно ' соединенные третий регистр, четвертый коммутатор, второй счетчик и второй дешифратор, выход которого подключен к третьему входу тринадцатого элемента И, выход которого связан с вторыми входами первого элемента- ИЛИ и четвертого коммутатора, выход первого элемента И подключен к первому входу девятнадцатого элемента И и второму входу шестнадцатого элемента И, выход второго элемента И связан с первым входом двадцатого элемента И и вторым входом семнадцатого элемента И, выход третьего элемента И подключен к третьим входам пятого и четвертого элементов И, выходы которых являются третьим и четвертым выходами блока соответственно, выход шестого элемента И является пятым, шестым и восьмым выходами блока и подключен к первому входу третьего элемента ИЛИ, вы ход седьмого элемента И является седьмым

и. девятым выходами блока и подключен к второму входу третьего элемента ИЛИ, выход которого через третий счетчик связан с дешифратором, выходы двадцатого и девятнадцатого элементов И являются десятым и одиннадцатым выходами блока соответственно, выходы девятого и весьмого элементов И являются двенадцатым и тринадцатым выходами блока соответственно и подключены к входам четвертого элемента ИЛИ, выходы десятого и одиннадцаФого элементов И являются четырнадцатым и пятнадцатым выходами блока соответственно и подключены к входам пятого элемента ИЛИ, выходы четвертого и пятого элементов ИЛИ, инвертора, восьмого элемента ИЛИ, пятнадцатого и четырнадцатого элементов И являются шестнадцатым, семнадцатым, восемнадцатым, девятнадцатым, двадцатым и двадцать первым выходами блока соответственно, выход тринадцатого элемента И подключен к вторым входам первого элемента ИЛИ и четвертого коммутатора, выход восемнадцатого элемента И подключен к второму входу второго счетчика и первому входу второго элемента ИЛИ второй вход которого связан с выходом первого элемента ИЛИ, а выход соединен с вторым входом третьего коммутатора, первый выход третьего дешифратора подключен к второму входу восьмого элемента И и к первому входу седьмого элемента ИЛИ, второй выход третьего' дешифратора подключен к второму входу девятого элемента И’и к первому входу шестого элемента ИЛИ, третий выход третьего дешифратора подключен к вторым входам десятого элемента И и седьмого элемента ИЛИ, выход которого связан с вторыми входами пятнадцатого и двадцатого элементов И, с третьим входом семнадцатого элемента И, выход которого подключен к одному из входов восьмого элемента ИЛИ, другой вход которого связан с выходом шестнадцатого элемента И, третий вход которого подключен к вторым входам четырнадцатого и девятнадцатого элементов И и к выходу шестого элемента ИЛИ.