Изобретение относитс к контропьно измеритепьной текнике и может быть испопьзовано в измеритепьной технике. Известно импульсное фазосцвигаюшее усггройство, соцержащее генератор им- пупьсоВ) делитепь частоты, схемы сра& нени ; зацатчик копа, выкоцной триггер фазовый цетектор, фипътр нижних частот и прецставп ющее собой систему фазово автопоцстройки частоты с цепитепем в цепи обратной св зи. Е ыкодной ; сигнап формируетс путем сравнени текущего коца с цепит&п частоты с коцом запатчика кода при помощи схем сравнени , т. е. изменение фазы выхосн ного сигнала постигаетс изменением коца зацатчика коца ij . Нецостатками данного устройегва вл ютс зависимость фазы выхоцного сигнала не только от коца задатчикд к ца, но и от частоты вкоцного сшнайа. Известчп управл емый фазовращатегш содержащий основной канал (поспецова- тельно соединенные фазовый цетектор, фильтр нижних частот, сумматор, управл емый генератор, делитель частоты), дополнительный канал (последовательно соединенные фазовый детектор, фильтр НИЖНИХ частот, управл емый генератор, цепитепь частоты) и блок выбора диапазона рабочих частот блока управлени , причем выходное напр жение с фильтра нижних частотдополнитепьногоканала поаа но на один из входов сумматора основного ка нала, к последнему подключено и управл ющ напр жение. Напр жение с фильтра цопоп нитегеьного канала, вл пощеес управй ю щим цп генератора и пропорционапьное начальному сдвигу фаз при установпенно частоте, поступает на один из входов сумматора основного канаца. При идентичности основного и аопопнительного каналов происходит компенсаци начального сдвига фаз основнозч) канагт, пр№чем 3Tq, условие сохран етс в широкой области частот. Изменение фааы выкоаЕого сигнала достигаетс путем изменени управл ющего напр жени , поаавае мого иа один из входов сумматора осно& кого канала L2J . Недостатками данного устройства вл ютс сложность (наличие двух каналов) а такж.е сложность настройки, так как И л погшой компенсашш зависимости фазы выходного сигнала от частоты необходимо достижение абсопютной тичности характеристик фазовых детекторов и управл емых генераторов обоих каналов. Цель изобретени - упрощение схемы при сохранении высокой точности непрерывного регулировани фазы в широком диапазоне частот в упрощение настройки фазовращател . Поставленна цель достигаетс тем, что в управл емый фазовращатель, содержащий последовательно вкпюченные фазовый цетектор, фильтр, нижних частот, сумматор, второй вход которого соединен с клеммой дл подкшочени напр жени управлени , управл емый генератор, цепитель частоты, выход которого соединен с выходной клеммой управл емого фазовращател и вторым входом фазовр--. го детектора, а также первый блок упра&лени ,выход которого соединен с вторьпи входом делител частоты, а вход - с первым входом фазового детектора и входной клеммой упра вгшемого фазовращател , введены запоминающий блок, вход которого соединен с выходом сумматора, а выход - с третьим входом сумматора, и цслотшительный блок управлени , вы ход которого соединен со вторым входом запоминающего блока. На чертеже показана функциональна схема управл емого фазовращател . Фазовращатель состоит из фазового детектора 1, фильтра 2 нижних частот, сумматора 3, управл емого генератора 4, цепитеп 5 частоты, запоминающего блока 6, блоков 7f и 8 управлени , клеммы 9 дл подключени напр жени упра&пени . Сигнал с входной клеммы управл емого фазовращател соединен с первым входом фазовс го детектора 1 и входом блока 8 управпени , выход которого соединен с вторым входом делител 5 частоты, которого соединен с выходной клеммой и вторым входом фазового детектора 1, а выход последне. го через фипьтр 2 низкий частоты соединен с первым входом сумматора 3, второй вход которого соединен с клеммой 9 управл ющего напр жени , третий - к выходу запоминающего блока 6, а выходке входу управл емого генератора 4, выход которого -соед1шен со вхоа:ом целител частоты, аопо шительный бпок 7 управлени соединен со вторым входом запоминающего блока 6, первый вход которого соединен с выходом cyiviMaTOpa 3. Фазовращатель работает следующим образом. 3.1 При включении напр жени питани на выходе запомдаающего бпока 6 напр жение равно нушо, напр жение на кпе ме 9 управлени также примем равным нупю, система ФАПЧ вхоцит в режим удержани , на выхоце суматора 3 устан ггаваетс напр жение, обеспечивающее равенство входной и выходной частот фазовращатеп . Выходное напр жение сумматора 3 прсшорционапыю начальному сдвигу фаз вкоцным и выходным сигналом. В следующий момент времени блок 7 управлени подает на запоминающий блок 6 команду, обеспечивающую перед чу величины выходного напр жени сум тора 3 на выход запоминающего блока В на второй вход сумматора 3. По вление на входе сумматора 3 на р жени с з шоминающего блока 6 вызы вает изменение величины напр жени с фильтра 2, т. е. измен етс и сдвиг фаз между входным и выходньп г сигналами , так как напр жение на выходе сумматора 3 должно бы.ть посто нным цп выполнени услови igx бык Регулиру величину выхоцнго напр жени с запоминающего блока 6, мож во полностью компенсировать начальны I сцвиг фаз между входным и выходным :с гнапами. Запоминающий блок 6 сохран ет в&пичину выходного напр жени до поступ пени спецующей команды с блока 7 управлени . Блок 8управлени и цепитель 5 частоты предназначен дл рао 524 шнрени частотного диапазона фазоврЕ щатеп . В режиме уцержони входна и выхоцна частоты равны с начальной раст ройкой по фазе. При изменении напр жени , подаваемого на сумматор 3 с кпеммы 9 управл ющего напр жени , управл емый генератор 4 перестраивает с и система фазовой автоподстройки частоты автоматически отрабатывает это изменение напр жени с обратным знаком, изменив начальную фазу управл емого генератора 4. Таким образом, измен напр жение управлени на клемме 9 в пределах полосы упержани фазовой автопоцстройки частоты, можно регулировать начальную фазу управл емого генератора. В случае равенства единице произв&цени коэффициента передачи сумматора 3 по третьему входу на коэффициент передачи запоминающего блока 6 разность фаз Между входными и выходными .сигнала- ми зависит только от напр жени управпени и не зависит от частоты входного сигнала. Таким образом, упрощгаетс схема фазовращател за счет исключени дополнительного канала дл компенсации зависимости сдвига фазы выходного сигнала от частоты, так как указанна компенсаци достигаетс путем подключени запоминающего устройства, и снижаютс требовани к характеристикам фазового детектора и управл емого генератора, упрощаетс настройка фазовращатеп , при этом сохран етс точность и частотный диапазон.This invention relates to a contour measuring technician and can be used in the measuring technique. It is known a pulsed phase-matching unit, a socceding impedance generator) frequency divide, circuits &nonsense; a cop detector, a trigger trigger, a phase selector, a low-pass filter and a phase-locked auto-frequency tuning system with a chain in the feedback circuit. E single; The signal is generated by comparing the current kotz with the snaps of the frequency with the codec loader using the comparison circuits, i.e. the change in the phase of the output signal is comprehended by the change of the kotz ijk. The disadvantages of this device are the dependence of the phase of the output signal not only on the setpoint generator, but also on the frequency of the input signal. A lime controlled phase-shifter containing the main channel (positively connected phase tsector, low pass filter, adder, controlled oscillator, frequency divider), additional channel (series connected phase detector, low frequency filter, controlled oscillator, frequency chain) and block select the operating frequency range of the control unit, with the output voltage from the low-pass filter complementing the main channel to one of the inputs of the main channel adder, the latter is connected to and controlled by p voltage. The voltage from the filter of the filament channel, which is governed by the control center of the generator and proportional to the initial phase shift at a set frequency, is applied to one of the inputs of the main channel accumulator. When the main and auxiliary channels are identical, compensation for the initial phase shift of the fundamental channel, for example 3Tq, occurs, the condition is preserved in a wide frequency range. The change in the phase of the high-frequency signal is achieved by changing the control voltage, which is generated by one of the inputs of the adder, the main & who channel l2j. The disadvantages of this device are complexity (the presence of two channels) and also the complexity of tuning, since And the complete compensation of the dependence of the output signal phase on the frequency, it is necessary to achieve the absolute detector characteristics of the phase detectors and the controlled oscillators of both channels. The purpose of the invention is to simplify the circuit while maintaining high accuracy of continuous phase control over a wide frequency range in order to simplify the setting of the phase shifter. This goal is achieved by the fact that a controlled phase shifter containing successively inserted phase ctector, a low-pass filter, an adder, the second input of which is connected to a terminal for controlling voltage of a control voltage, a controlled oscillator, a frequency glitter, the output of which is connected to the output control terminal phasetable and the second input phase switch. The first detector unit, as well as the first control unit, the output of which is connected to the second input of the frequency divider, and the input to the first input of the phase detector and the input terminal of the controlled phase shifter, is entered into a storage unit whose input is connected to the output of the adder, and the output to the third input of the adder, and a junction control unit, the output of which is connected to the second input of the storage unit. The drawing shows a functional diagram of a controlled phase shifter. The phase shifter consists of a phase detector 1, a low-pass filter 2, an adder 3, a controlled oscillator 4, a frequency circuit 5, a storage unit 6, a control block 7f and 8, and a terminal 9 for connecting the control voltage. The signal from the input terminal of the controlled phase shifter is connected to the first input of the phase detector 1 and the input of the control unit 8, the output of which is connected to the second input of the frequency divider 5, which is connected to the output terminal and the second input of the phase detector 1, and the last one. Through the filter 2, the low frequency is connected to the first input of the adder 3, the second input of which is connected to the terminal 9 of the control voltage, the third to the output of the storage unit 6, and the output to the input of the controlled generator 4, the output of which is connected to the healer frequency, the supreme control box 7 is connected to the second input of the storage unit 6, the first input of which is connected to the cyiviMaTOpa 3 output. The phase shifter works as follows. 3.1 When switching on the power supply at the output of the memory box 6, the voltage is equal to nouso, the voltage on the control command 9 is also assumed to be equal to nupu, the PLL cell is in hold mode, the output voltage of the sump 3 is set to ensure that the input and output frequencies are equal phase shifter The output voltage of the adder 3 is determined by the initial phase shift in the input and output signal. At the next time point, the control unit 7 sends to the storage unit 6 a command that provides the output value of the output voltage of the summer 3 to the output of the storage unit B to the second input of the adder 3. The appearance of the input of the adder 3 to the voltage from the reminding unit 6 The change in the voltage value from the filter 2, i.e., the phase shift between the input and output signals is also changed, since the voltage at the output of the adder 3 should be constant at the center of the condition igx control voltage memory block 6, we can fully compensate for the initial phase shift I between the input and output: with gnaps. The storage unit 6 saves in & the output voltage voltage until the special command enters the control unit 7. The control unit 8 and the frequency net 5 is intended to control the frequency range of the phase shifter 524. In uzerzhoni mode, the input and output frequencies are equal to the initial phase delay. When the voltage supplied to the adder 3 from the control voltage to peak 9 is changed, the controlled generator 4 rebuilds with and the phase locked loop automatically automatically processes this change in voltage with the opposite sign, changing the initial phase of the controlled generator 4. Thus, changing the control voltage at terminal 9 is within the control band of the phase-locked frequency, it is possible to adjust the initial phase of the controlled oscillator. In the case of equality of the unit of production & value of the transfer coefficient of the adder 3 via the third input to the transfer ratio of the storage unit 6, the phase difference between the input and output signals depends only on the control voltage and does not depend on the frequency of the input signal. Thus, the phase shifter circuit is simplified by eliminating an additional channel to compensate for the dependence of the phase shift of the output signal on the frequency, since this compensation is achieved by connecting a memory device, and the requirements for the characteristics of the phase detector and the controlled oscillator are reduced, while preserving accuracy and frequency range.