SU1048482A1 - Adaptive information processing device - Google Patents

Adaptive information processing device Download PDF

Info

Publication number
SU1048482A1
SU1048482A1 SU823426753A SU3426753A SU1048482A1 SU 1048482 A1 SU1048482 A1 SU 1048482A1 SU 823426753 A SU823426753 A SU 823426753A SU 3426753 A SU3426753 A SU 3426753A SU 1048482 A1 SU1048482 A1 SU 1048482A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
reversible
counter
Prior art date
Application number
SU823426753A
Other languages
Russian (ru)
Inventor
Владимир Михайлович Карасев
Николай Константинович Ласточкин
Original Assignee
Предприятие П/Я Р-6710
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6710 filed Critical Предприятие П/Я Р-6710
Priority to SU823426753A priority Critical patent/SU1048482A1/en
Application granted granted Critical
Publication of SU1048482A1 publication Critical patent/SU1048482A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

АДАПТИВНОЕ УСТРОЙСТВО СВРАБОТКИ ИНФОРМАЦИИ, содержащее блок пам ти, вход-выход котсрого подключен к первому выходу-входу усилите- л  записи-считывани , второй вход-выход которогхэ соединен с первым выходом-входом коммутатора, второй вход-выход которого подключён к выходу-входу блока буферной пам ти, вход которого подклюгчен к первому выходу входного регистра, вход которого  вл етс  информационным входом устройства, отли ч а ю щ е- е с   тем, что, с целью повьш1ещ1  быстродействи , в него введены первый, второй третий, четвертый и п тый реверсивные- счетчики, первый и второй блокЕ сравнени , элемент И, первый, второй И третий элементы ИЛИ, причем выход первого реверсивного счетчика подклю чен к первому ухфавл ющему входу коммутатора и первому входу первого бдока сравнени , выход Меньше которого соединен с первым вкоп ом третьего элемента ИЛИ и С вычитающим входом . третьегчэ реверсивного счетчика, выход 11р мо1Х1 пэреНоса которого подключен к первому входу первого элемеирга ИЛИ, выход которого соедшен с суммирующим входом п того реверсивного счетчика, выход пр мого переноса которого подключен к сумм1фующим входам первого и второго реверсивных счетчиков, выход второго реверсивного счетчика соединен со вторым управл ющим входом коммутатсчра и первым входом второго блока сравнени , выход Больше или равно которого соединен с вторым входом третьего элемента ИЛИ и вычитающим входом четвертого реверсивного счетчика, ВЬЕХОД пр мого переноса которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к вычитающему входу п того реверсивного счетчика, i выход обратного переноса которого со (Л единен с вычитающими входами первого и второго реверсивных счетчиков, выход третьего элемента ИЛИ соединен с третьим управл ющим входом коммутатора, четвертый утфавл ющий вход которого подключен к выходу элемента И, первый и входы которого соединены соответственно с выходами Больше и Меньше или равно соответственно .4 первого и Второго блоков сравнени , 00 вторые входы которых соединены с втоJiih рым выходом входного регистра, вторые входы первого и второго элементов ИЛИ оо ю соединены с выходами обратного переноса соответственно третьего и четвертого реверсивных счетчиков, суммирующие входы которых подключены соответственно к первому и второму вводам элемента И, а установочнью входы третьего, четвертого и п того реверсивных счетчиков  вл ютс  установочными входами устройства обработки информации.ADAPTABLE DEVICE OF INFORMATION, containing a memory block, the input-output is connected to the first output-input write-write amplifier, the second input-output of which is connected to the first output-input of the switch, the second input-output of which is connected to the output-input the buffer memory block, whose input is connected to the first output of the input register, whose input is the information input of the device, is different because, in order to increase the speed of operation, the first, second, third, fourth and n t the first reversive counter, the first and second comparison block, the element I, the first, the second AND the third element OR, and the output of the first reversible counter is connected to the first sounding input of the switch and the first input of the first comparison bdok, the output of which is less connected to the first loop third element OR and With subtractive input. The third counter of the reversible counter, the output 11p of the mo1X1 peer of which is connected to the first input of the first eleleir OR, the output of which is connected to the summing input of the fifth reversible counter, the output of the direct transfer of which is connected to the summation of the first and second reversible counters, the output of the second reversible counter the control input of the switch and the first input of the second comparison unit, the output of which is greater than or equal to the second input of the third OR element and the subtractive input of the fourth of a reverse transfer terminal, whose output is transferred to the first input of the second OR element, the output of which is connected to the subtractive input of the fifth reversible counter, and the return transfer output of which from (L is one with the subtracting inputs of the first and second reversible counters, the output of the third element OR is connected with the third control input of the switch, the fourth utavlivy input of which is connected to the output of the element And, the first and inputs of which are connected respectively to the outputs More and Less than or equal to But the .4 first and second comparison blocks, 00 whose second inputs are connected to the second output register output, the second inputs of the first and second elements OR ooo are connected to the reverse transfer outputs of the third and fourth reversible counters, respectively, the summing inputs of which are connected respectively to the first and the second inputs of the element I, and the setting inputs of the third, fourth, and fifth reversible counters are the installation inputs of the information processing device.

Description

Изобретение относитс  к вычислитель ной и информацио1шой технике, а именйо к устройствам хранени  и обработки ин;формации спектрометрического типа, и может быть испольаовайо, например, в многоканальных сшектроанализаторах. Известно устройство дл  сбора и обра ботки Ш1формациИ| содержащее буферный запоминающий блок, выходы которого со единены с блоком ко1ггрол  и выходным блоком, представл ющим собой массовое запоминающее устройство (МЗУ) с после довательным доступом .0 Недостатком этого устройства  вл етс  его низка  эффективность при обработ ке информации, имеющей статический характер , что  вл етс  следствием последо вательного доступа к элементу информашш в МЗУ. В таком устройстве врем  доступа. к элементу данных может быть уменьшено испрльзованием слсвкных МЗУ с последовательным доступом, позвол ющих производить анализ информации при просмотре МЗУ в любых направлени х перемещени  носител . Наиболее близким к изобретению  вл етс  устройство обработки информации, содержащее МЗУ с пр мым доступом, под ключенные к нему через усилители записи-считывани  коммутатор и входной регистр, соединенные с буферным запоминающим устройством (БЗУ) 2. . В таком устройстве чтение информации из МЗУ производитс  по ассоциатив- йым признакам, а запись - начина  с первой свободной  чейки, при этом БЗУ используетс  в основном дл  соглйсова- ни  скоростей поступлени  данных на вход устройства и записи их в МЗУ, При накоплении информации, имеющей статистический характер, такой режим записи данных и такое использование БЗУ ведут . к увеличению времени к элементу данных так как в этом случае дли каждого элемента входной последовательности требуетс  проводить его ассоциативный поиск в МЗУ с последующим преобразованием и записью на то ж€ место.. Целью изобретени   вл етс  повышение быстродействи  устройства Прп обработке информации статистического харрактера за счет ведени  режима адаптации в процессе обработки далных и тем самым сокращени  среднего времени доступа к элементу данных, Указшша  цель .достигаетс  тем, что ,в устройство, содержащее блок пам ти, вход-выход KOTqporo подключен к му выходу-входу усилител  записи-считывани , второй вход-вьвсод которого соединен с первым Выходом-входом коммутатора , второй вход-выход которого подключен к выходу-входу блока буферной пам ти, вход которого подключен к первому выходу входного регистра, вход которого  вл етс  информационным входом устройства, введены первый, второй, третий , четвертый и п тый реверсивные счет чики, первый и второй блоки сравнени , элемент И, первый, второй и третий элементы ИЛИ, причем выход первого реверсивногю счетчика подключен к первому управл ющему входу коммутатора и первому входу первого блока сравнени , выход Меньше которого соединен с первым входом третьего элемента ИЛИ и с вычитающим входом третьего реверсивного счетчика, выход пр мого переноса которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с суммирующим входом п того реверсивного счетчика, выход пр мого переноса которого подключен к суммирующим входам первого и второго реверсивных счетчиков , выход второго реверсивного счетчика соединен с вторым управл ющим входом коммутатора и первым входом второго блока qpajBHeHffii, выход Болыие или равно которого соединен с вторым входом третьего элемента ИЛИ и вычитающим входом четвертого реверсивного счетчика, выход пр мого переноса которого соединен с первым входом второго элемента ИЛИ, выход KOTqporo подключен к вычитающему входу п того реверсивного счетчика, выход обратного nepe iноса которого соединен с вычитающими входами первого и второго реверсивных счетчиков, выход третьего элемента ИЛИ соединен с -третьим управл ющим входом коммутатора, управл ющий вход которого подключен к выходу элемента И, первый и второй входы которох о соединены соответственно с выходами Больше и Меньше или равно соответственно первого и второго блоков сравнени , вторые входы котсрых соединены с вторым выходом входного регистра, вторые входы первого н второго элементов ИЛИ соединены с выходами обратного переноса соответственно третьего и четвертого реверсивных счетчиков, суммирующие входы которых подключены соответственно к первому и второму входам элемента И, а установочньге входы третьего, четвертого и питого реверсивных счетчиков  вл ютс  установочными входами устройства обработки инфсрмаНа чертеже приведена структурна  схема адаптивного устройства обработки информазХии, Схема содержит бпок 1 пам ти, блок 2 буферной пам ти, усилитель записи . считьшани  3, коммутатор 4, входной ре;гистр 5, первый 6 реверсивный счетчик, второй 7 реверсивный счетчик, первый 8 и второй 9 блоки сравнени , третий Ю, четвертый li и п тый 12 реверсивные счетчики, выходы Меньше 13, Меньше .или равно 14, Больше 15 и Больше или равно 16, выходы пр мого 17, 18 и 19 и обратного 20, 21 и 22 переносов реверсивньис счетчиков, их входы 23 24 и 25 установки, первый 26 и второй 27 элементы ИЛИ, управл ющие вхо дь1 28-31 коммутатора, элемент И 32 и элемент ИЛИ 33. Устройство работает следующим образом . --,;. Б исходном состо нии перед началом работы с помощью блока управлени  (не показан) производитс  сброс в нуль счетчика 6, в счетчик 7 заноситс  число , равное объему блока 2 в элементах данных, а реверсивные счетчики 10, 11 и 12 по входам 23, 24 и 2В устанавливаютс  в пoлoжeн Ie, равное половине Их полной, емкости. Б дальнейшем при переполнении какого-либо счетчика по соот, ветствуюшейу входу вьшолн етс  его установка. Значени  счетчиков 6 и 7 поступают на управл юшле входы 28 и 29 коммутатора, который использует их дл  заполнений блока 2 элементами данных, хран щимис  в блоке 1 по адресам, соот ветствующим значени м из интервала, границы которого задаютс  в указанных счетчиках. KoMMyTaTqp осуществл ет две функции; с помощью информации, поступающей по входам 28; и 29, поддерживает в процессе устройства состо ние блока 2 отвечающее значени м счетчиков 6 и 7j с помощью информации, поступающей по входам 30 и 31, производит запуск блока обработки информации (не показан}, который дл  спектрометршеской инффмации может производить инкрементное Щ)иращение значений соответствующего поступившим данным канала.; При поступлении на вход адаптивного устройства очередного элемента даш1ых: он запоминаетс  во входном регистре 5. Содержащийс  в элементе данных, нащзимер в первом слове, признак (номер канала ) поступает на первые входы блоков сфавнени  8 и 9, на вторые входы которых поступают значени  счетчиков 6 и 7 соответственно. Если анализируемый признак находитс  вне окна, установленного в счетчиках 6 и 7, то возбуждаетс  какой-либо из входов 13 или 16 блоков сравнени , этот сигнал через элемент ИЛИ 33 поступает на вход 31 коммутатора, который в этом случае последовательно запускает: операцию чтени  в резервный буферный регистр элемента данных с соответствующим адресом в блоке Ij блок обработки элемента данных в резервном буфере; операцию записи резервного буфера в блок 1. Если анализфуемый признак находил с  в окне, то одновременно возбуждаютс  выходы 14 и 15 блоков сравнени , этот сигнал через элемент И 32 поступает на вход ЗО коммутатора, который в этом случае запускает блок обработки элемента данных, расположенного в соответствующем регистре блока 2. По окончании обработки всех элементов входной последовательности блок управлени  с помощью коммутатора проиэводит запись блока 2 по соответствующим адресам в блок 1.. t Часть блока адаптации, состо ща  нз реверсивных счетчиков 10, 11 и 12, работает следующим образом. Есл &aanv3ttруемый признак находитс  в окне, то на суммирующие входы счетчиков 1О и 11 поступают сигналы и при переполнении, которое происходит практически одновременно в обоих счетчиках, на их выходах пр мого переноса 17 и 18 по вл ютс  сигналы, поступающие через элементы ИЛИ 26 и 27 на различные входы (суммирующий и вычитающий) реверсивного счетчика 12, содержимое которого при этом не мен етс . Если анализируемый признак находитс  вне окна, например в области меньших значений, то счетчик 10 считает с уменьшением, а счетчик 11 - с увелтением, и при возшжновении переполнени  по вл ютс  сигналы на выходах обратного переноса 20 и пр мого переноса 18. Это приведет к тому, что счетчик 12 будет считать с уменьшением и при его переполнении на шине его обратного переноса 22 по витс  сигнал, который уменьшит на 1 содержимое счетчиков 6 и 7, т. е. окно переместитс  в сторону ме1шш11х значений. Если анализ1фуемый признак чаще находитс The invention relates to computing and information technology, and to devices for storing and processing information of a spectrometric type, and can be used, for example, in multichannel spectroanalyzers. A device for the collection and processing of information is known. containing a buffer storage unit, the outputs of which are connected to a co1grol unit and an output unit, which is a mass storage device (MZU) with sequential access .0 The disadvantage of this device is its low efficiency in processing information that is static in nature; This is a consequence of the sequential access to the information element in the MZU. In such a device access time. The data element can be reduced by using slask MZU with sequential access, allowing for the analysis of information when viewing MZU in any direction of movement of the carrier. Closest to the invention is an information processing device containing an MWU with direct access, connected to it via a read / write amplifier, and switchboard and an input register connected to a buffer memory (BDU) 2.. In such a device, information from the MZU is read according to associative features, and the recording is started from the first free cell, while the BDU is used mainly to coordinate the data arrival rates at the device input and write them to the MZU. statistical, such a mode of recording data and such use of BZU are. to increase the time to the data element since in this case the length of each element of the input sequence requires its associative search in the MZU, followed by conversion and writing to the right place. The aim of the invention is to increase the speed of the Prp device by processing the information of the statistical character by keeping the adaptation mode during the processing of remote and, thus, reducing the average access time to the data element, the above target is achieved by the fact that, in the device containing the memory block, The KOTqporo d-output is connected to the mu output-input of the write-read amplifier, the second input-and-output of which is connected to the first output-input of the switch, the second input-output of which is connected to the output-input of the buffer memory unit, the input of which is connected to the first output of the input the register whose input is the information input of the device, the first, second, third, fourth and fifth reversible counters are entered, the first and second comparison blocks, the AND element, the first, second and third OR elements, and the output of the first reversible counter It is assigned to the first control input of the switch and the first input of the first comparison unit, the Output Less than which is connected to the first input of the third OR element and to the subtractive input of the third reversible counter, the direct transfer output of which is connected to the first input of the first OR element, the output of which is connected to the summing the input of the fifth reversible counter, the direct transfer output of which is connected to the summing inputs of the first and second reversible counters, the output of the second reversible counter is connected to the second control the input of the switch and the first input of the second qpajBHeHffii block, the output is larger or equal to the second input of the third OR element and the subtractive input of the fourth reversible counter, the direct transfer output of which is connected to the first input of the second OR element, the output of KOTqporo is connected to the subtracting input of the fifth reversible counter, the output of the reverse nepe i of which is connected to the subtractive inputs of the first and second reversible counters, the output of the third OR element is connected to the third control input of the switch, which input is connected to the output of the element And, the first and second inputs are connected respectively to the outputs More and Less than or equal to the first and second comparison blocks, the second inputs of which are connected to the second output of the input register, the second inputs of the first n of the second OR elements are connected to reverse transfer outputs, respectively, of the third and fourth reversible counters, the summing inputs of which are connected respectively to the first and second inputs of the And element, and the installation inputs of the third, fourth th and pitogo reversible counters are inputs mounting device processing infsrmaNa drawing shows a block diagram of an adaptive informazHii processing apparatus comprises BpoCom Scheme 1 memory block 2 the buffer memory, the recording amplifier. 3, switch 4, input re; hyster 5, first 6 reversible counter, second 7 reversible counter, first 8 and second 9 comparison blocks, third Yu, fourth li and fifth 12 reversible counters, outputs Less than 13, Less than. 14, Greater than 15 and Greater than or equal to 16, direct outputs 17, 18 and 19 and reverse 20, 21 and 22 transfers of reversible meters, their inputs 23 24 and 25 installations, the first 26 and second 27 elements OR, controlling input 28 -31 switch, element AND 32 and element OR 33. The device operates as follows. -,;; In the initial state, before starting operation, a control unit (not shown) resets the counter 6 to zero, a number equal to the volume of block 2 in the data elements is entered into the counter 7, and the reversible counters 10, 11 and 12 are entered at inputs 23, 24 and 2B is set to a position Ie equal to half of Their full capacity. Further, if any counter overflows at the corresponding input, it will complete its installation. The values of counters 6 and 7 are fed to the control inputs 28 and 29 of the switch, which uses them to fill the block with 2 data elements stored in block 1 at addresses corresponding to values from an interval whose boundaries are specified in the specified counters. KoMMyTaTqp provides two functions; using the information received at the inputs 28; and 29, during the device, it maintains the state of block 2, which corresponds to the values of counters 6 and 7j using information received at inputs 30 and 31, and triggers the processing of information processing unit (not shown}, which can produce an incremental value for spectrometer inertia) corresponding to the received data channel .; When the adaptive device arrives at the input of the next element dashi: it is stored in the input register 5. The data in the data element, in the first word, the sign (channel number) is fed to the first inputs of the control units 8 and 9, the second inputs of which receive the values of counters 6 and 7 respectively. If the sign being analyzed is outside the window installed in counters 6 and 7, any of the inputs 13 or 16 of the comparison blocks is excited, this signal through the OR 33 element is fed to the input 31 of the switch, which in this case sequentially starts: a read operation to the backup the buffer register of the data element with the corresponding address in the block Ij; the data element processing block in the backup buffer; the operation of writing the backup buffer to block 1. If the analyzed feature found c in the window, then the outputs 14 and 15 of the comparison block are excited, this signal through the element 32 enters the DU input of the switch, which in this case starts the processing unit of the data element located in the corresponding register of block 2. After all the elements of the input sequence have been processed, the control unit uses the switch to write block 2 to the corresponding addresses in block 1 .. t The part of the adaptation block that is not reversible 10, 11 and 12 counters, works as follows. If the & aanv3ttrittable symptom is in the window, then the summing inputs of counters 1O and 11 receive signals and overflow, which occurs almost simultaneously in both counters, at their outputs of direct transfer 17 and 18 appear signals coming through the elements OR 26 and 27 to the various inputs (summing and subtracting) of the reversible counter 12, the contents of which do not change. If the feature being analyzed is outside the window, for example, in the region of smaller values, then the counter 10 counts with decreasing, and the counter 11 increases with increasing, and when overflow occurs, signals appear at the outputs of reverse transfer 20 and direct transfer 18. This will cause that counter 12 will count with decreasing and when it overflows on its backward transfer bus 22, a signal goes down that reduces the contents of counters 6 and 7 by 1, i.e. the window moves to me1x11x values. If the analysis of a sign is more often

& области больших значений относительно окна, то тогда реверсивный счетчик 1О считает с увеличением, а счетчик 11 с уменьшением. При переполнении какого« 41и6о из ЭТИХ счетчиков по вл етс сигнал на. суммирующем входе счетчика 12 и при его переполнении на шине 19 пр мого пе| еноса по вл етс  сиг ап, который увеличивает на- 1 содержимое счетчиков О и 7,т; е, окно перемещаетс  в область больших значений.& areas of large values relative to the window, then the reversible counter 1O counts with increasing, and counter 11 with decreasing. When overflowing from which of these counters, the signal appears on. summing the input of the counter 12 and when it overflows on the bus 19 direct ne | An envelope appears signup, which increases the contents of the counters O and 7, t; e, the window is moved to a larger value area.

Предлагаемое изобретение обладает существенным выигрышем по быстродействию по сравнению с тфототипом и обеспечивает адаптацию в процессе обработки данных.The present invention has a significant gain in speed compared to the phototype and provides adaptation in the process of data processing.

Т iT i

Claims (1)

АДАПТИВНОЕ УСТРОЙСТВО* ОБРАБОТКИ ИНФОРМАЦИИ, содержащее блок памяти, вход-выход которого подключен к первому выходу-входу усилителя записи-считывания, второй вход-выход которого соединен с первым выходом-входом коммутатора, второй вход-выход которого подключён к выходу-входу блока буферной памяти, вход которого подключен к первому выходу входного регистра, вход которого является информационным входом устройства, отличают е— е с я тем, что, с целью повышения быстродействия, в него введены первый, второй, третий, четвертый и пятый реверсивные счетчики, первый и второй блоки сравнения, элемент И, первый, второй и третий элементы ИЛИ, причем выход первого реверсивного счетчика подключен к первому управляющему входу коммутатора и первому входу первого блока сравнения, выход Меньше которого соединен с первым входом третьего элемента ИЛИ и С вычитающим входом . третьего реверсивного счетчика, выход прямого переноса которого подключен к первому входу первого элемента ИЛИ, выход которого соединен с суммирующим входом пятого реверсивного счетчика, выход прямого переноса которого подключен к суммирующим входам первого и второго реверсивных счетчиков, выход второго реверсивного счетчика соединен со вторым управляющим входом коммутатора и первым входом второго блока сравнения, выход Больше или равно которого соединен с вторым входом третьего элемента ИЛИ и вычитающим входом четвертого реверсивного счетчика, выход прямого переноса которого соединен с первым входом второго элемента ИЛИ, выход которого подключен к вычитающему входу пятого реверсивного счетчика, выход обратного переноса которого соединен с вычитающими входами первого и второго реверсивных счетчиков, выход третьего элемента ИЛИ соединен с третьим управляющим входом коммутатора, четвертый управляющий вход которого подключен к выходу элемента И, первый и второй входы которого соединены соответственно с выходами 'Больше' и Меньше или равно соответственно первого и Второго блоков сравнения, вторые входы которых соединены с вторым выходом входного регистра, вторые входы первого и второго элементов ИЛИ соединены с выходами обратного переноса соответственно третьего и четвертого реверсивных счетчиков, суммирующие входы которых подключены соответственно к первому и второму входам элемента И, а установочные входы третьего, четвертого и пятого реверсивных счетчиков являются установочными входами устройства обработки информации. ADAPTIVE DEVICE * FOR PROCESSING INFORMATION, containing a memory block, the input-output of which is connected to the first output-input of the write-read amplifier, the second input-output of which is connected to the first output-input of the switch, the second input-output of which is connected to the output-input of the buffer unit memory, the input of which is connected to the first output of the input register, the input of which is the information input of the device, is distinguished by the fact that, in order to improve performance, the first, second, third, fourth and fifth reverse are introduced into it counters, the first and second comparison units, the AND element, the first, second, and third OR elements, the output of the first reversible counter connected to the first control input of the switch and the first input of the first comparison unit, the Less of which is connected to the first input of the third element OR and C subtracting input. the third reverse counter, the direct transfer output of which is connected to the first input of the first OR element, the output of which is connected to the summing input of the fifth reverse counter, the direct transfer output of which is connected to the summing inputs of the first and second reversible counters, the output of the second reverse counter is connected to the second control input of the switch and the first input of the second comparison unit, the output of which is Greater than or equal to the second input of the third OR element and the subtracting input of the fourth reverse counter, the direct transfer output of which is connected to the first input of the second OR element, the output of which is connected to the subtracting input of the fifth reversible counter, the reverse transfer output of which is connected to the subtracting inputs of the first and second reversible counters, the output of the third OR is connected to the third control input of the switch, the fourth control input of which is connected to the output of the And element, the first and second inputs of which are connected respectively to the outputs 'More' and Less than or equal to the first, respectively The second comparison blocks, the second inputs of which are connected to the second output of the input register, the second inputs of the first and second elements OR are connected to the outputs of the reverse transfer, respectively, of the third and fourth reversible counters, the summing inputs of which are connected respectively to the first and second inputs of the element And, the installation inputs of the third , the fourth and fifth reversible counters are the installation inputs of the information processing device.
SU823426753A 1982-04-20 1982-04-20 Adaptive information processing device SU1048482A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823426753A SU1048482A1 (en) 1982-04-20 1982-04-20 Adaptive information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823426753A SU1048482A1 (en) 1982-04-20 1982-04-20 Adaptive information processing device

Publications (1)

Publication Number Publication Date
SU1048482A1 true SU1048482A1 (en) 1983-10-15

Family

ID=21007842

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823426753A SU1048482A1 (en) 1982-04-20 1982-04-20 Adaptive information processing device

Country Status (1)

Country Link
SU (1) SU1048482A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 595725, кл. Q 06 F 7/ОО, 1976. 2, Авторское свидетельство СССР № 623200, кл. G 06 F 7/22, 1976 (прототип). *

Similar Documents

Publication Publication Date Title
JPS648383B2 (en)
SU1048482A1 (en) Adaptive information processing device
SU1070554A1 (en) Device for organizing queue
SU531295A1 (en) Channel device of the combined switch of channels and messages
SU1062704A1 (en) Message control device
SU1123055A1 (en) Address unit for storage
SU881726A1 (en) Device for information exchange between digital computer and terminals
SU1596341A1 (en) Computer to computer interface
SU1531160A1 (en) Memory unit
SU1034069A1 (en) Buffer memory
SU1075310A1 (en) Buffer storage
SU1008743A1 (en) Fifo-type request servicing device
SU1764053A1 (en) Multichannel device for current claim servicing control
SU1339653A1 (en) Memory
SU682900A1 (en) Input-output channels and rapid-access memory inte rface
SU1481854A1 (en) Dynamic memory
SU1180908A1 (en) Device for exchanging data between internal storage and peripheral device
SU1403070A1 (en) Digital computer to users interface
SU446061A1 (en) Device for priority service of messages
SU412618A1 (en)
SU970374A1 (en) Device for priority controlling of data input to digital computer
SU1288757A1 (en) Buffer storage
SU1564635A1 (en) Device for interfacing subscribers with m computers
SU883908A1 (en) Multi-channel priority interrupt device
SU1357963A1 (en) Device for determining programm access frequency