Изобретение относитс к имггупъсной и вычистгатепьной технике и преаиазнач& но цп испопьзовани в качестве оцного из эпементов управпени матрицей накопитеп пам ти интегрального запоминающего устройства. Известен цешифратор, состо щий из И -а феснык вхоаных устройств, прецставп ющих собой эмиттерые повторитегга кажпый из которых поцкпючен к вхоцу ЭСЛ инвертора П Однако в ианном устройстве высокие логические перепаоы, привод щие к недостаточно высокому быстродействию. Наиболее близким по технической сущности к предлагаемому вл етс формирователь сигнала выборки ипи невыборки на iJJMiie матрицы накопител , содержащий выхоцной транзистор, цва резистора и Vi входных транзисторов, базы которых объецинены, коллекторы, поцключе1Ш1 к базе выходного транзистор и через последовательно соециненные первый и второй резисторы к ипшо питани , эмиттеры входных транзисторов соединены с вxoдa iи, эмиттер выходной го транзистора подкточен к выходной шине 2 3 Недостатком прототипа вл етс на сыщенный режим работы транзисторов и низкое быстродействие. Цель изобретени - повышение быстро действи . Поставленна цель достигаетс тем, что формирователь сигнала дл выборки эпементов матрицы, содержащий выходно транзистор, два резистора и И входных транзисторов, базы которых объединены , коллекторы подключены к базе выход ного транзистора и через поспедоватегаьн соединенные первый и второй резисторы к шине питани , эмиттеры Входных транзисторов соединены с входами, эмиттер выходного транзистора подключен к выхо ной шине, дополнительно содержит транзистор , диоц и источник тока, выход источника тока соединен с катодом циоца, анод.которого подключен к эмиттеру транзистора и базам входных транзисторов , коплектор транзистора соединен с шиной питани , база - с общим выводом первого и второго резисторов. На чертеже показано устройстйЬ вы борки эпементов, матрицы, в котором используетс предлагаемый формирователь . Формирователь содержит резисторы 1 и 2, дополнительный транзистор 3, шины 4 и 5 питани , выходной транзио642 тор б, диоц 7, выходную тину 8, входные транзисторы , базовый вывод 10, источник 11 TOKQ, входные шины 12 - 14 дешифратора, источник 15 смешени , дешифратор 16, Формирователь сигнала работает следующим образом. Пусть на входные щинъ: 12 - 14 д&шифратора - поступает комбинаци транзнсторов . Тогда ток в коллекторной ВХОШ1ЫХ транзисторов отсутствует и через резисторы 1 и 2 текут только базовые токи транзисторов 3 и 6. На шине 8 матрицы накопител формируетс высокий потенхшал, величина которого ниже величины потенциала шины 4 питани на величину падений напр жени на резисторах 1 и 2 за счет протекани базовых токов транзисторов 3 и 6 и в личину падени напр жени на открытом переходе база-эмиттер транзистора 6. В( выбранном канале через транзистор 3 и диод 7 течет ток источника 11 тока и на выводе 10 формируетс потенциал ниже потенциала на шине 4 питани на величину падени напр жений на резисторе 2 за счет протекани базовых токов транзисторов 3 и 6 и открытом переходе база-эмиттер транзисторов 3, а на эмиттерах входных транзисторов формируетс потенциал, равный напр жению источника смешени , подключенного к шине 15. Величина источника смещени должна быть не более чем на 0,4 В ниже потенциала на выводе 10, чтобы обеспечить надежное запирание входного транзистора в режиме выборки. Если на входы дешифратора подаетс така комбинаци логических сигналов, что ток протекает хот бы через один входной транзистор, то за счет протекани тока в цепи входной транзистор, резистор 1 на выводе 8 фор1 1ируетс низкий потенциал ниже потенциала шины 4 питани на величину падений напр жений :на резисторах 2 и 1 за счет протекани коллекторного тока входных транзисторов базовых токов транзисторов 3j 6 и падени напр жени на открытом переходе база-эмиттер транзистора 6. В результате логический перепад между состо ни ми выборки и невыборки на выходной шине 8 формируетс в оа новном на резисторе 1 за счет протека ки ипи отсутсви тока в резисторе 1 и на резисторе 2 за счет разницы токов в режимах выборки и невыборки. В невыбранном канапе через транзистор 3 и диод 7 течет базовый ток входных тран3Ю зисторов и на вывопе Ю формируетс потенш1ап ний;е потенштапа ишны питани 4 но, сгу птарную вет1чину падений напр женнй на резисторе 2 за счет прот кани в основном коппекторного тока вхоцных транзисторов и на открытом перекопе база-эмиттер транзисторов 3. На эмиттере вхоциого транзистора, по которому протекает ток, формируетс потенциал ниже потенциала на выводе 10 на величину падени напр жени на открытом переходе база-эмиттер вхоцно гъ транзистора. В результате погичеокий перепад на эмиттере BxotjHoro транзистора можно сделать меньше величины равной половине величины падени напр жени на открытом переходе база-эмит тер . В зависимости от комбинации логических сигналов на входах дешифратора 12 - 14 можно проводить разное копичество входны транзисторов в одном И - вентиле. При этом суммарный ток в резисторе 1 при невыборке слабо от лкчаётс дл любой комбинации сигналов на входе дешифратора иэ-за наличи дополнительной цепи на транзисторе 3, резисторе 2, диоде 7, осуществл ющей отрицательную обратную св зь следуюпшм образом: увеличение тока в резисторах 1 и 2 вызывает понижение потенциала на базе транзистора 3, затем понижение потенциала на выводах 10, т. е. понижение потенциала на базах входных транзио 644 торов, что прквоант к уменьшению тока во входных транзисторах вентил И. В режик е переключени переходный процесс на эмиттерах входных транзисторов проходит значительно быстрее уме}гьшени логического перепада на них с 2, О до 0,4 В. Переходный процесс в схеме проходит достаточно быстро, когда суммарна емкость в коллекторном узпе входных транзисторов близка по ъв личине к суммарной емкости в узпе поцключени эмиттера входного транзиотора . Если суммарна емкость в Konrteifrторном узле входных транзисторов значительно больше, чем в эмиттерном, то дл увеличени быстродействи необходимо поставить разв зывающий транзистор. Таким образом, поскольку формирование сигнала выборки и невыборки осущест вл етс в определенных узлах электричеокой схемы при меньших логических пере. . падах, чем у прототипа, достигаетс более высокое быстродействие при той же потребл емой мощности. . В предлагаемом формирователе по сравнению с прототипом повышаетс быстрооействие на 20% при той же потребл емой мощности. Внедрение изобретени позвол ет улучшить йоказателн ЗУ (по времени выборки //адреса) и увеличить технл логические запасы по этому параметру.FIELD OF THE INVENTION The present invention relates to an immersion and cleaning technique and a prior art & But the CPU uses the accumulator of the memory of the integral memory device as an element of the matrix control elements. The ceshifter is well-known, consisting of an Fesny device and an emitter repetition each of which is connected to the entrance of an ECL inverter P However, there are high logical pereoi in the device, which do not lead to high enough speed. The closest in technical essence to the present invention is a sampling signal generator or unproviding a storage array on iJJMiie, containing an output transistor, a resistor and Vi input transistors, the bases of which are connected, collectors, switch1SH1 to the output transistor base and sequentially connected first and second resistors to The power supply emitters of the input transistors are connected to the input i and the emitter of the output transistor is connected to the output bus 2 3. The disadvantage of the prototype is the rich mode of operation. tori and low speed. The purpose of the invention is to increase the speed of action. The goal is achieved by the fact that a signal conditioner for sampling matrix elements containing an output transistor, two resistors and input transistors, the bases of which are combined, collectors are connected to the output transistor base and connected to the power line emitters via transducers connected to the inputs, the emitter of the output transistor is connected to the output bus, additionally contains a transistor, a diode and a current source, the output of the current source is connected to the cathode of a zipper, anod.cot cerned is connected to the emitter of the transistor and the bases of the input transistors, koplektor transistor is connected to a power bus, a base - with a common terminal of the first and second resistors. The drawing shows a device for sampling the matrix in which the proposed driver is used. The shaper contains resistors 1 and 2, auxiliary transistor 3, power busbars 4 and 5, output transistor 642 torus b, dioce 7, output bus 8, input transistors, base terminal 10, TOKQ source 11, input bus 12 - 14 decoder, mix source 15 , the decoder 16, the signal shaper works as follows. Let the input transistor: 12 - 14 d & Encoder - receive a combination of transistors. Then there is no current in the collector high-voltage transistors and only the base currents of transistors 3 and 6 flow through resistors 1 and 2. A high potential is formed on the bus 8 of the drive array, the value of which is lower than the potential value of the power supply bus 4 by the amount of voltage drop across resistors 1 and 2 the flow of the base currents of the transistors 3 and 6 and the voltage drop across the base-emitter of the transistor 6 at the open junction. (The selected channel through the transistor 3 and the diode 7 flows the current source 11 and a potential below the output 10 is formed on the power bus 4 by the voltage drop across the resistor 2 due to the flow of the base currents of the transistors 3 and 6 and the open base-emitter junction of the transistors 3, and a potential equal to the voltage of the mixing source connected to the bus 15 is formed on the emitters of the input transistors. The magnitude of the bias source must be no more than 0.4 volts below the potential at pin 10 to ensure reliable locking of the input transistor in the sampling mode. If such a combination of logic signals is applied to the inputs of the decoder that a current flows through at least one input transistor, then due to the flow of current in the input transistor circuit, the resistor 1 at terminal 8 of the terminal 1 lowers the potential of the power supply bus 4 by the amount of voltage drops: on resistors 2 and 1 due to the flow of the collector current of the input transistors of the base currents of the transistors 3j 6 and the voltage drop across the open junction of the base-emitter of the transistor 6. As a result, a logical difference between the sampling and the n sample on output line 8 is formed in oa tended to focus on the resistor 1 by Protek ki FPI lack of current in the resistor 1 and the resistor 2 due to the difference in the current sampling modes and failure to select. In the unselected canape, transistor 3 and diode 7 flow the base current of the input transistors of the resistors and a potential is formed at the output of the U, and the power of the load 4 does not have a constant voltage due to the voltage of the resistor 2 due to extending the main current of the transistors. at an open base-emitter transistor transistors 3. At the emitter of a transistor through which current flows, a potential is formed below the potential at pin 10 by the amount of voltage drop at an open base-emitter junction in the transistor. As a result, the virtual differential across the emitter of the BxotjHoro transistor can be made less than half the value of the voltage drop at the open base-emit ter junction. Depending on the combination of logic signals at the inputs of the decoder 12-14, it is possible to carry out a different number of input transistors in the same I - valve. At the same time, the total current in the resistor 1 when unassembled is weakly affected by any combination of signals at the input of the decoder and is due to the presence of an additional circuit on the transistor 3, resistor 2, diode 7, performing negative feedback as follows: increase in current in resistors 1 and 2 causes a lowering of the potential at the base of the transistor 3, then a lowering of the potential at the terminals 10, i.e., a lowering of the potential at the bases of the input transistors 644 tori, which can reduce the current in the input transistors of the valve I. The process on the emitters of the input transistors passes much faster than the mind} the logical difference in them from 2, O to 0.4 V. The transition process in the circuit passes quickly enough when the total capacitance in the collector junction of the input transistors is close to the total capacity in the junction disconnect the emitter input transiotor. If the total capacitance in the Konteftor node of the input transistors is significantly larger than that in the emitter, then in order to increase the speed it is necessary to install an isolating transistor. Thus, since the formation of the signal of sampling and non-sampling is carried out in certain nodes of an electrical circuit with smaller logical transients. . pads than the prototype, a higher speed is achieved at the same power consumption. . In the proposed former, the speed of action is increased by 20% compared to the prototype with the same power consumption. The implementation of the invention allows to improve the back-load of the memory (according to the time of selection // addresses) and to increase the technical logical reserves of this parameter.