SU1030988A2 - Information transmission system - Google Patents

Information transmission system Download PDF

Info

Publication number
SU1030988A2
SU1030988A2 SU813346665A SU3346665A SU1030988A2 SU 1030988 A2 SU1030988 A2 SU 1030988A2 SU 813346665 A SU813346665 A SU 813346665A SU 3346665 A SU3346665 A SU 3346665A SU 1030988 A2 SU1030988 A2 SU 1030988A2
Authority
SU
USSR - Soviet Union
Prior art keywords
unit
input
output
signal
sync
Prior art date
Application number
SU813346665A
Other languages
Russian (ru)
Inventor
Петр Петрович Богданов
Владимир Васильевич Головко
Владимир Юрьевич Емельяненко
Original Assignee
Предприятие П/Я В-2203
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2203 filed Critical Предприятие П/Я В-2203
Priority to SU813346665A priority Critical patent/SU1030988A2/en
Application granted granted Critical
Publication of SU1030988A2 publication Critical patent/SU1030988A2/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

СИСТЕМА ПЕРЕДАЧИ ИНФОРМАЦИИ по авт. св. № 788420, о т л и ч а ющ g   с   тем, что, с целью уменьшени  времени зан тости канала на передачу синхросигналов, в нее введены последовательно соединенные вычислительный блок, блокформировани  периода синхронизации, блок пам ти и элемент ИЛИ, к второму входу которого и к первому входу вычислительного блока подключен выход вычи тающего блока, при этом выход элемента ИЛИ подключен к входу дополнительного блока формировани  синхросигнала , второй выход которого подключен к второму входу блока формировани  периода синхронизации, а пер;вый выход дополнительного блока формировани  синхросигнала подключен к второму входу вычислительного блока, к третьему входу которого подключен второй выход блока пам ти. СО с 00 о со 00 00 0Ut.1 18 pLf 17INFORMATION TRANSFER SYSTEM by author. St. No. 788420, which means that, in order to reduce the channel occupancy time for transmitting clock signals, sequentially connected computing unit is introduced into it, blocking the synchronization period, the memory unit and the OR element, to the second input of which and the output of the extracting unit is connected to the first input of the computing unit, and the output of the OR element is connected to the input of the additional clock shaping unit, the second output of which is connected to the second input of the synchronization period shaping unit, and the first the output of the additional clock shaping unit is connected to the second input of the computing unit, to the third input of which the second output of the memory block is connected. CO from 00 to from 00 00 0Ut.1 18 pLf 17

Description

Изобретение относитс  к радиотехвике , может использоватьс  дл  передачи сигналов синхронизации совместно с информационными сообщени ми в системах навигации, св зи, управлений движением объектов. По основному авт. св. № 788420 известна система передачи информации содержаща  на передающей стороне бло . формировани  синхросигнала, дрследовательно соединенные блок формировани  информационного сигнала, смеситель и блок передачи группового сигнала , а также коммутатор, сигнальный вход которого соединен с выходом блока формировани  синхросигнала, вы ход соединен с вторым входом смесител , выход блока передачи группово .го сигнала через пр мой канал св зи подключен на приемной стороне к объединенным входам блока декодировани  информационного сигнала и блока выделени  синхросигнала, на приемной стороне система содержит также два бло измерени  рассогласовани  и последовательно соединенные вычитающий, блок дополнительный блок формировани  синхросигнала и передатчик синхросигнала . К первым входам блоков измерени  рассогласовани  подключены соответствующие выходы блока выделени  синхросигнала, выходы блоков измерени  рарсогласовани  соединены с соответствующими входами вычитающего блока, ,а выход дополнительного блока формировани  синхросигнала соединен с вторыми входами блоков измерени  рассогласовани . Выход передатчика синхросигнала через обратный канал св зи подключен на передающей стороне к управл ющему входу коммутатора и третьему вход смесител  1. Однако известна  система характеризуетс  большим временем зан тости канала св зи на передачу синхросигналов из-за необходимости проведени  сеансов контрольных измерений расхож дени  фаз синхросигнала. Цель изобретени  - уменьшение вре мени зан тости канала св зи на передачу синхросигналов. Дл  этого систему передачи инфор мации, содержащую на передающей сто роне блок формировани  синхросигнал и последовательно соединенные блок формировани  информационного сигнал С1в1еситель и блок передачи групповог сигнала, выход которого подключен к вкс%у пр мого канала св зи, н на приемной стороне - объединенные по входу блок декодировани  информационного сигнала и блок выделени  синхросигнала и подключенные-к выходу пр мого канала св зи, а также передатчик синхросигнала по обратно каналу св зи, кроме того на передающей стороне система содержит ком мутатор,к сигнальному входу которого подключен выход блока формировани  инхросигнала,а выход коммутатора подлючен к другому входу смесител ,к треьему входу которого и к управл ющему входу коммутатора подключен выход обратного канала св зи, а на приемной стороне - два блока измерени  рассогласовани  и последовательно соединенные вычитающий блок и дополнительный блок формировани  синхросигнала , при этом выход блока выделени - синхросигнала через первый и второй блоки измерени  рассогласовани  подключены к соответствующим входам вычитающего блока, а выход дополнительного блока формировани  синхросигнала подключен к входу передатчика синхросигнала по обратному каналу св зи и к другим входам первого и второго блоков измерени  рассогласовани , введены последовательно соединенные вычислительный блок, блок формировани  периода синхронизации , блок Пс1м ти и элемент ИЛИ, к второму ВХОДУ которого и к первому входу вычислительного блока подключен выход вычитающего блока, при этом вы-, ход элемента ИЛИ подключен к входу дополнительного блока формировани  синхросигнала, второй выход которого подключен к второму входу блока формировани  периода синхронизации, а первый выход дополнительного блока формировани  синхросигнала подключен к второму входу вычислительного блока , к третьему входу которого подключен ВТОРОЙ выход блока пам ти. На фиг. 1 представлена структурна  схема предлагаемой системы передачи информации;на фиг. 2 - временные диаграммы функционировани  системы при передаче синхросигналов. Система передачи, информации содержит на передающей стороне блок 1 формировани  синхросигнала, блок 2 формировани  информационного сигнала , смеситель 3, блок 4 передачи группового сигнала, коммутатор 5, пр мой канал б св зи, блок 7 декодировани  информационного сигнала, блок 8 выделени  синхросигнала, на приемной стороне - два блока 9 и 10 измерени  рассогласовани , вычитающий блок 11, дополнительный блок 12 формировани  синхросигнала, передатчик 13 синхросигнала, обратный канал 14 св зи, вычислительный блок 15, блок 16 формировани  периода синхронизации , блок 17 пам ти элемент ИЛИ 18. Система работает следующим образом . На приемной и передающей сторонах в блоках 1 и 12 формировани  синхросигнала от сигналов задающих генераторов формируетс  р д синхросигналов , необходимых дл  работы системы, в том числе, например, сигналы с периодом Т. Непосредственно после включени  аппаратуры системы в работу между этими последовательност ми синхросигналов может быть произвольный сдвиг по фазе t (фйг. 2а ,5) Дл  начальной синхронизации при- емной и передающей сторон сигнал с выхода дополнительного блока 12 формировани  синхросигнала через пербдатчик 13 синхросигнала iS и обратны канал 14 св зи от приемной стороны : передаетс  на передающую сторону, где -поступает с задержкой tr-f , вызван ной временем распространени  сигнала в канале св зи {фиг. 2), на третий вход смесител  3 и одновременно на управл ющий вход коммутатора 5,. разреша  прохождение сигнала с выхода блока 1 формировани  синхросигнала на второй вход смесител  3. G выхода смесител  3 оба синхросигнала ( фиг. 22) в составе группового сигнала блока 4 передачи по пр мому каналу 6 св зи поступают с задержкойТ на вход блока 8 выделени  синхросигнала на приемной стороне (фиг. 2д), Первый из выделенных синхросигналов поступает на первый вход первого блока 9 измерени  рассогласовани , а второй - на первый вход второго блока 10 измерени  рассогласовани , на вторые входы которых подаетс  так же сигнал с выхода дополнительного бйока 12 формировани  синхросигнала на приемной стороне. Полученные в блоках 9 и 10 измерени  рассогласова ни  значени  расхождений между сигналамиf s: 2 Т иC,г;tг(фиг. 2е,а(с)/ передаютс  в вычитающий блок 11, где определ етс  значение рассогласовани  фаз синхросигналов на приемной и передающей сторонахСу.Т, ( фиг. 29). Этот сигнал через элемент ИЛИ 18 подаетс  на управл ющий вход дополнительного блока 12 формировани  синхросигнала, где производитс  сдвиг формируемой последовательности сигналов на величину 7Г, после чего фазы синхросигналов на передающей и приемной сторонах совпадают. Одновременно сигнал с выхода вычитающего блока 11 поступает в вычислительный блок 15, где регистри ,руетс  в виде значени  начального расхождени  фаз сигналовТ( О (независимо от величины сигнала). Значение момента времени проведени  начальной синхронизации приемной и передающей сторон Т также регистрируетс  в вычислительном блоке 15 по сигналу с выхода дополнительного бло ка 12 формировани  синхросигнала. Через интервал времени Т с выхода дополнительного блока 12 формировани  синхросигнала через передатчик 13 синхросигнала и обратный канал 14 св зи на передающую сторону оп ть передаетс  сигнал от приемной стороны . Длительность интервала Т определ етс  предварительно на основании априорных данных о характеристиках задающих генераторов в блоках 1 и 12 формировани  синхросигнала на передающей и приемной сторонах с помощью выражени  .on/()p / где-J допустимое значение расхождени  фаз синхросигналов на передающей- и приемной сторонах в системе;-( - таприорное значение относительной раэносTiijL4 GTOT генераторов. После пов|орени  тех операций, что и при начальной синхронизации сторон, в вЙчитающем блоке 11 получаетс  новое значение расхождени  фаз синхросигналов Tix, которое используетс  в дополнительном блоке 12 формировани  синхросигнала дл  сдвига формируемой последов ательнос ти синхросигн алов. этот сигнал поступает в вычислительный блок 15, где регистрируетс  его значениеСк , а также значение момента времени проведени  синхронизап ции Т}с . . После этого в вычислительном блоке 15 определ етеи.истинное значение относительной разности частот гене- . раторов блоков Формировани  синхро (rjp H- K V-fcK) и энасигналов чение требуемого периода проведени  синхронизации приемной стороны) Полученное значение требуемого периода синхронизации с выхода вычислительного блока 15 подаетс  на управл ющий вход блока 16 формировани  периода синхронизации, на сигнальнЕзй вход которого поступает сигнал с другого выхода дополни1тельного блока 12 формировани  синхросигнала . Сформированный в блоке 16 формировани  периода.синхронизации сигнал TO затем подаетс  навход блока 17 пам ти, в котором предваритель-, но записано значение допустимогхз расхождени  фаз синхросигнала Сдоп Разреша  прохождение хранимой в нем информации (значени T f,) через элемент ШШ 18 на управл ющий вход дополнительного блока 12 формировани  синхросигнала Лоскольку значение допустимого расхождени  фаз йинхросигналов хранитс  в блоке 17 пам ти в течение всегх времени работы потребител  системы (приемной стороны ) , то при поступлений каждого очередного сигнала с выхода блока 16 фор14иродаии  периода синхронизации в дополнительно блоке 12 формировани  синхросигнала осу1цествл етс  сдвиг фО шруемой последовательности сигналов, и расхождение фазThe invention relates to radio engineering, can be used to transmit synchronization signals in conjunction with information messages in navigation systems, communications, control of the movement of objects. According to the main author. St. No. 788420 is a known information transmission system comprising a unit on the transmission side. forming a sync signal, subsequently connected to an information signal generation unit, a mixer and a group signal transmission unit, as well as a switch, the signal input of which is connected to the output of the sync signal generation unit, output connected to the second mixer input, output of the group transmission signal through a forward channel connection is connected at the receiving side to the combined inputs of the decoding unit of the information signal and the sync signal extraction unit; at the receiving side, the system also contains two blocks of mismatch measurement and serially connected subtractive, block additional sync signal generation unit and sync signal transmitter. The corresponding outputs of the sync signaling block are connected to the first inputs of the error measurement blocks, the outputs of the rarSoMg measurement units are connected to the corresponding inputs of the subtractive unit, and the output of the additional clock signal-shaping unit is connected to the second inputs of the error measurement blocks. The output of the sync signal transmitter through the reverse link is connected at the transmitting side to the control input of the switch and the third input of the mixer 1. However, the known system is characterized by a long channel closure time for transmitting the sync signals due to the need to carry out control measurements of the phase deviation of the sync signal. The purpose of the invention is to reduce the time of occupancy of the communication channel for the transmission of clock signals. For this, the information transmission system, which contains on the transmitting side a synchro-shaping unit and a serially connected information signal-generating unit, С1 в-1 carrier and a gangovog signal transmitting unit, the output of which is connected to the Vx% of the direct communication channel, are combined at the receiving side an information signal decoding unit and a sync signal extraction unit and connected-to the output of a direct communication channel, as well as a sync signal transmitter on the back communication channel, besides on the transmitting side of the system The theme contains a switch, to the signal input of which the output of the shaping unit is connected, and the output of the switch is connected to another input of the mixer, to the third input of which the output of the reverse link is connected to the control input of the switch, and on the receiving side there are two error measurement units and a successively connected subtractive unit and an additional synchro-shaping unit, with the output of the extraction-sync unit through the first and second error measurement units being connected to the input inputs of the subtraction unit, and the output of the additional clock shaping unit is connected to the clock transmitter input via the reverse link and other inputs of the first and second error measurement blocks, sequentially connected computing unit, synchronization period shaping unit, PS1m unit and OR element are entered, to the second INPUT of which and to the first input of the computing block the output of the subtracting block is connected, while the output of the element OR is connected to the input of the additional block The second clock output is connected to the second input of the synchronization period forming unit, and the first output of the additional clock shaping unit is connected to the second input of the computing unit, the third input of which is connected to the SECOND memory output. FIG. 1 is a structural diagram of the proposed information transmission system; FIG. 2 shows timing diagrams of the operation of the system during the transmission of clock signals. The information transmission system contains on the transmitting side a sync signal generating unit 1, an information signal generating unit 2, a mixer 3, a group signal transmission unit 4, a switch 5, a forward link b, an information signal decoding unit 7, a sync extraction unit 8, receiving side - two error measurement units 9 and 10, subtraction unit 11, additional clock generation unit 12, clock transmitter 13, reverse connection channel 14, computing unit 15, clock period formation unit 16 ization unit 17 or memory element 18. The system operates as follows. At the receiving and transmitting sides in blocks 1 and 12 of the formation of a sync signal from the signals of the master oscillators, a series of sync signals necessary for the operation of the system are formed, including, for example, signals with a period T. Immediately after the system equipment is put into operation between these sequences of sync signals it can be an arbitrary phase shift t (fig. 2a, 5) For the initial synchronization of the receiving and transmitting sides, the signal from the output of the additional block 12 for generating a clock signal through the sensor 13 of the clock signal iS and reverse communication channel 14 from the receiving side: transmitted to the transmitting side, where it arrives with a tr-f delay caused by the propagation time of the signal on the communication channel {Fig. 2), to the third input of the mixer 3 and simultaneously to the control input of the switch 5 ,. allowing the signal from the output of the sync signaling unit 1 to the second input of the mixer 3. The output of the mixer 3 both sync signals (Fig. 22) as part of the group signal of the transmission unit 4 on the forward link channel 6 are delayed T to the input of the sync signal extraction unit 8 The receiving side (Fig. 2d). The first of the selected sync signals is fed to the first input of the first error measurement unit 9, and the second to the first input of the second error measurement unit 10, to the second inputs of which the signal is also output from of the signal byeok 12 forming the sync signal at the receiving side. Measurements obtained in blocks 9 and 10 are the mismatch of the difference between the signals f s: 2 T and C, r; tg (Fig. 2e, and (c)) are transmitted to the subtraction unit 11, where the value of the phase error of the sync signals on the receiving and transmitting sides is determined .T, (FIG. 29). This signal through the OR 18 element is fed to the control input of the additional clock generation unit 12, where the generated signal sequence is shifted by 7 D, after which the clock phases on the transmitting and receiving sides coincide. L from the output of the subtracting unit 11 enters the computational unit 15, where it registers as the value of the initial phase difference of the signals T (O (regardless of signal size). The time value of the initial synchronization of the receiving and transmitting sides T is also recorded in the computational unit 15 through the signal from the output of the additional clock shaping unit 12. Through the time interval T from the output of the additional block 12 of generating the clock signal through the clock transmitter 13 and the reverse link channel 14 before guide side again transmitted signal from the receiving side. The duration of the interval T is predetermined on the basis of the a priori data on the characteristics of the master oscillators in blocks 1 and 12 of the formation of a clock signal on the transmitting and receiving sides using the expression .on / () p / where-J is the allowable value of the phase difference of the clock signals on the transmitting and receiving sides in the system ;-( - tapory value of the relative raenos of the TiijL4 GTOT generators. After repeating the operations as during the initial synchronization of the parties, in Reading Module 11 a new value of the phase difference is obtained Tix, which is used in the additional sync signal generation unit 12 for shifting the generated sync signal sequence, this signal enters the computational unit 15, where its value Sc is recorded, as well as the time value of synchronization T Т. block 15, determine the true true value of the relative difference between the frequencies of the generators of the Synchro Formation blocks (rjp H-K V-fcK) and the acquisition of the required period of synchronization of the receiving side) Received synchronization period required value output from the calculating unit 15 is supplied to a control input of the unit 16 forming the synchronization period for signalnEzy input of which receives a signal from another output dopolni1telnogo timing generating unit 12. The synchronization signal TO formed in block 16 for shaping the period of synchronization is then fed to the input of memory block 17, in which the predetermined but recorded value of the permissible phase difference of the sync signal Sdop Allow the passage of the stored information (T f value) through the W 18 pin to the control the input of the additional synchro-shaping unit 12 To the slice the value of the permissible phase difference of the sync signals is stored in the memory block 17 during the entire time of operation of the user of the system (receiving side), then upon receipt of each For the next signal from the output of block 16 for the synchronization period in the additional block 12 for the formation of a sync signal, there is a shift of the signal sequence, and the phase difference

Claims (1)

, СИСТЕМА ПЕРЕДАЧИ ИНФОРМАЦИИ, по авт. св. № 788420, о т л и ч а ющ а яс я тем, что, с целью уменьшения времени занятости канала на передачу синхросигналов, в нее введены последовательно соединенные вычислительный блок, блок формирования периода синхронизации, блок памяти и элемент ИЛИ, к второму входу которого и к первому входу вычислительного блока подключен выход вычию тающего блока, при этом выход элемента ИЛИ подключен к входу дополнительного блока формирования синхросигнала, второй выход которого подключен к второму входу блока формирования периода синхронизации, а первый выход дополнительного блока формирования синхросигнала подключен к , второму входу вычислительного блока, ' к третьему входу которого подключен второй выход блока памяти., INFORMATION TRANSMISSION SYSTEM, by ed. St. No. 788420, it is clear that in order to reduce the channel’s busy time for transmitting clock signals, it is connected to a series-connected computing unit, a unit for generating a synchronization period, a memory unit and an OR element, to the second input of which and the output of the subtracting block is connected to the first input of the computing unit, while the output of the OR element is connected to the input of an additional block for generating a clock signal, the second output of which is connected to the second input of the block for generating a synchronization period, and the first output an additional block for generating a clock signal is connected to the second input of the computing unit, the second output of the memory unit is connected to the third input of which
SU813346665A 1981-10-13 1981-10-13 Information transmission system SU1030988A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813346665A SU1030988A2 (en) 1981-10-13 1981-10-13 Information transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813346665A SU1030988A2 (en) 1981-10-13 1981-10-13 Information transmission system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU788420A Addition SU158677A1 (en)

Publications (1)

Publication Number Publication Date
SU1030988A2 true SU1030988A2 (en) 1983-07-23

Family

ID=20979910

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813346665A SU1030988A2 (en) 1981-10-13 1981-10-13 Information transmission system

Country Status (1)

Country Link
SU (1) SU1030988A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 788420, кл. Н 04 L 17/00, Н 04 L 7/00, 1980 (прототип). *

Similar Documents

Publication Publication Date Title
GB1437959A (en) Multiplexing transmission system
ES8206939A1 (en) Synchronizing circuit.
JPS6340080B2 (en)
SU1030988A2 (en) Information transmission system
US2935604A (en) Long range communication system
US3037568A (en) Digital communications receiver
JP2947074B2 (en) Frame synchronization detection circuit
US4041392A (en) System for simultaneous transmission of several pulse trains
US4910755A (en) Regenerator/synchronizer method and apparatus for missing-clock timing messages
JPH0149062B2 (en)
US4078153A (en) Clock signal and auxiliary signal transmission system
US4361897A (en) Circuit arrangement for clock pulse recovery at the receiving end of digital clock-controlled data transmission systems
US4498167A (en) TDM Communication system
SU771900A2 (en) Information transmitting system
RU1775868C (en) Data transmission system
JP2512004B2 (en) Bit error rate measuring device
SU788420A1 (en) Information transmission system
US4143354A (en) Detection of errors in digital signals
JP7341069B2 (en) wired communication system
US4290135A (en) Circuit arrangement for receiving digital intelligence signals in a digital switching center for PCM-time-division multiplex communication networks
SU767994A1 (en) Device for detecting clock signal
SU826983A3 (en) Method and device for instruction data transmission
SU873438A1 (en) Matched radio link with noise-like signals
SU571007A1 (en) System of information transmission
RU2033640C1 (en) Time signal transmitting and receiving device