того масштабного резистора, первый вывод которого соединен с вторым выводом одиннадцатого масштабного резистора , второй вывод восьмого масштабного резистора подключен к шине нулевого потенциала, затвор первого полевого транзистора через четырнадцатый масштабный резистор соединен с первым выводом шестого масштабного резистора, второй вывод которого подключен к затвору второго полевого 10 Уранзистора, второй вывод второго масштабного резистора соединен с неинвертирующим входом второго one- рационного усилител , второй вывод первого масштабного резистора вл етс первым входом устройства, затворы первого и второг о полевых транзисторов вл ютс соответственно вторым и третьим входами устройства, выходом которого вл етс выходтретьего операционного усилител .of the scale resistor, the first output of which is connected to the second output of the eleventh scale resistor, the second output of the eighth scale resistor is connected to the zero potential bus, the gate of the first field-effect transistor is connected to the first output of the sixth scale resistor, the second output of which is connected to the gate of the second field-effect transistor 10 Uranzistor, the second output of the second large-scale resistor is connected to the non-inverting input of the second transceiver, the second output of the first About the scale resistor is the first input of the device, the gates of the first and second field-effect transistors are respectively the second and third inputs of the device, the output of which is the output of the third operational amplifier.
Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Известно множительно-делительное устройство, содержащее ключи, блок сравнени , элементы пам ти и задерж ки Cl. Недостатком этого устройства вл етс низкое .быстродействие. Наиболее близким к изобретению вл етс множительно-делительное устройство, содержащее операционные усилители и масштабные резисторы , к неинвертирующему входу первог операционного усилител подключены последовательно соединенные первый и второй масштабные резисторы, а к выходу подключен третий масштабный резистор, неинвертирующкй вход второго операционного усилител через четвертый масштабный резистор соединен с шиной нулевого потенциала, а между инвертирующим входом и его выходом подключен п тый масштабный резистор, третий и четвертый операЦионные усилители 2 J. Однако известное устройство характеризуетс малым быстродействием Целью изобретени вл етс повышение быстродействи . Дл достижени цели в множительно-делительное устройство, содержащее первый, второй, третий и четвер тый операционные усилители, к неинвертирующему входу первого операционного усилител подключен первый вывод первого масштабного резистора второй вывод которого соединен с пе вым выводом второго масштабного резистора , к выходу первого операционного усилител подключен первый вывод третьего масштабного резистора, неинвертирующий вход второго операционного усилител через четвертый масштабный резистор соединен с шиной нулевого потенциала, между инвертирующим входом и выходом второго опе{ )ационного усилител подключен п тый масштабный резистор, к инвертирующему входу третьего операционного усилител подключен первьй вывод шестого масштабного резистора, к выходу третьего операционного усилител подключен первый вывод седьмого .масштабного резистора, к инвертирующему входу четвертого операционного усилител подключен первый вывод восьмого масштабного резистора , к выходу четвертого операционного усилител подключен первый вывод дев то.го маси1табного резистора, неинвертирующий вход четвертого операционного усилител соединен с первым выводом дес того масштабного резистора, второй вывод которого соединен с первыми выводами одиннадцатого и двенадцатого масштабных резисторов, тринадцатый и четырнадцатый масштабные резисторы, введены первый, второй и третий элементы с управл емой проводимостью, выполненные на полевых транзисторах, истоки полевых транзисторов соединены с шиной нулевого потенциала, стоки . первого и второго полевых транзисторов , подключены к второму выводу третьего масштабного резистора и к инвертирующему входу первого операционного усилител , выход которого через тринадцатый масштабный резистор соединен с инвертирующим входом второго операционного усилител , выход которого подключен к затвору третьего полевого транзистора, сток которого соединен с первым выводом двенадцатого масштабного резистора, второй вывод которого подключен к инвертирующему входу.третьего операционного усилител , неинвертирующий вход которого соединен с шиной нулевого потенциала, второй вывод седьмого масштабного резистора подключен к неинвертирующему входу чет вертого операционного усилител , ин вертирующий вход которого соединен с вторым выводом дев того масштабного резистора, первый вывод которого соединен с вторым выводом один надцатого масштабного резистора, второй вывод восьмого масштабного резистора подключен к шине нyлeвofo потенциала, затвор первого полевого транзистора через четырнадцатый масштабный резистор соединен с первым выводом шестого масштабного резистора , второй вывод которого подключен к затвору второго полевого транзистора, второй вывод второго масштабного резистора соединен с неинвертирующим входом второго операционного усилител , второй вывод первого масштабного резистора вл етс первым входом устройства, затворы первого и второго полевых тран зисторов вл ютс соответственно вт рым и третьим входами устройства, выходом которого вл етс выход тре тьего операционного усилител . На . чертеже изображена функционал на схема множительно-делительного устройства.% Устройство содержит первый , второй , третий, четвертый, п тый, шестой , седьмой, восьмой, дев тый,дес тый , одиннадцатый, двенадцатый. тринадцатый и четырнадцатый масштаб ные резисторы 1-1, первый, второй, третий и четвертый операционные уси лители 15-18, первый, второй и трет полевые транзисторы 19-21, шину нул вого потенциала 22, первый, второй, и третий входы 23-25 и выход 2б уст ройства, Множительно-делительное устройство работает следующим образом. Первый .операционный усилитель 15 включен по схеме неинвертирующего усилител и на его выходе напр жение определ етс коэффициентом передачи , пропорциональным отношению величины сопротивлени третьего масштабного резистора 3 и величины сопротивлени параллельно соединенных каналов первого и второго полевых транзисторов 19 и 20. На выходе второго операционного усилител 16 напр жение пропорционально разности сигналов на его входах. На выходе третьего операционного усилител 17 напр жение пропорционально сумме сигналов с второго 2 и третьего 25 входов и сигнала обратной св зи с третьего полевого транзистора 21. Четвертый операционный усилитель 18 включен по схеме усилител с выходом по току с заземленной нагрузкой, которой вл етс сопротивление канала третьего полевого транзистора 21. Ток через третий полевой транзистор 21 равен где U. - выходное напр жение третьего операционного усилител ; Rg Rg, R. сопротивлени восьмого 8, дев того 9 и одиннадцатого 11 масштабных резисторов соответственно; сопротивление канала третьего полевого транзистора 21. Входной ток третьего операционного усилител 17, вызванный действием сигналов на втором 2k и третьем 25 входах, равен Т -J:.JJj + -) (2; 1Ъ7 17 R 14 где и , и - напр жени на втором 2й и третьем 25 входах; сопротивлени шестого 6 и четырнадцатого Ш масштабных резисторов соответственно. Входной ток цепи обратной св зи третьего операционного усилител 17 равен ,. где R сопротивление двенадцатого 12 масштабного резистора . В установившемс режиме токи ат сигналов на втором и третьем 25 входах и ток обратной св зи равны и при равенстве сопротивлений шестого 6 и четырнадцатого 1 масштаб ных резисторов можно записать 14 ,12. Как известно, у полевых транзисторов сопротивление канала пр мо пропорционально управл ющему напр жению на затворе. Поэтому можно записать с учетом формулы k R где и., - выходное напр жение второго о ерационного усидите л 16. Выходное напр жение второго операционного усилител 16 равно П -J . f/. ) 1 13 R , V / мг -19/10 Kj-xf ..лМЛ где 0. - напр жение на первом входе 23; ни гд 20 на на ше 25 ром же ств . тел 30 выс Rr ti Сопротивлени третьего 3 п того 5 и тринадцатого 13 масштабных резисторов соответственно; сопротивление параллельно 29/20 соединенных каналов первого 19 и второго 20 полевых транзисторов;. 10/10- 0,.,и О, Подставив в выражение { 5; значе (6) и (7) получим Uv,-,,() ,vUaUb Из равенства {.8 получим U,. К - коэффициент пропорциональности . Из выражени ( 8 , следует, что выходе 2б устройства формируетс р жение, пропорциональное отноию произведени напр жений на вто24 и третьем 25 входах к напр ию на первом 23 входе. По сравнению с известным устройом предлагаемое множительио-делиьное устройство обладает более оким быстродействием.The invention relates to electrical computing devices and can be used in analog computers. A multiplying-separating device is known that contains keys, a comparator, memory elements and Cl delays. A disadvantage of this device is its low speed. Closest to the invention is a multiplying-separating device containing operational amplifiers and large-scale resistors, the first and second large-scale resistors connected in series to the non-inverting input of the first operational amplifier, and the third large-scale resistor of the second operating amplifier connected to the output connected to the zero potential bus, and between the inverting input and its output is connected to the fifth scaling resistor, the third and Fourth operational amplifiers 2 J. However, a known device is characterized by a low speed. The aim of the invention is to increase the speed. To achieve the goal, the multiplier-separating device containing the first, second, third and fourth operational amplifiers, to the non-inverting input of the first operational amplifier, is connected the first output of the first large-scale resistor whose second output is connected to the first output of the second large-scale resistor the first output of the third large-scale resistor is connected, the non-inverting input of the second operational amplifier is connected via the fourth large-scale resistor to the zero-voltage bus between the inverting input and the output of the second op amp amplifier, a fifth scale resistor is connected, the first pin of the sixth scale resistor is connected to the inverter input of the third op amp, the fourth pin of the seventh scale resistor is connected to the output of the third op amp, the amplifier is connected to the first output of the eighth scale resistor, to the output of the fourth operational amplifier is connected to the first output of the ninth of the main resistor, non-inverting input of the fourth operational amplifier is connected to the first output of the tenth large-scale resistor, the second output of which is connected to the first conclusions of the eleventh and twelfth large-scale resistors, the thirteenth and fourteenth large-scale resistors, introduced first, second and third elements with controlled conductivity, made on the field transistors, the origins of field-effect transistors are connected to the zero potential bus, drains. the first and second field-effect transistors connected to the second output of the third large-scale resistor and to the inverting input of the first operational amplifier, the output of which through the thirteenth large-scale resistor is connected to the inverting input of the second operational amplifier, the output of which is connected to the gate of the third field-effect transistor, the drain of which is connected to the first output the twelfth scale resistor, the second output of which is connected to the inverting input. the third operational amplifier, the non-inverting input of which connected to the zero potential bus, the second output of the seventh scale resistor is connected to the non-inverting input of the fourth op amp, the inverting input of which is connected to the second output of the ninth scale resistor, the first output of which is connected to the second output of one eleventh scale resistor, the second output of the eighth scale the resistor is connected to the potential-voltage bus; the gate of the first field-effect transistor is connected to the first output of the sixth scale resistor through the fourteenth scale resistor a resistor, the second terminal of which is connected to the gate of the second field-effect transistor, the second terminal of the second scale resistor is connected to the non-inverting input of the second operational amplifier, the second terminal of the first scale resistor is the first input of the device, the gates of the first and second field-effect transistors are respectively the third and third the inputs of the device whose output is the output of the third operational amplifier. On . The drawing shows the functionality of the multiplier-separating device.% The device contains the first, second, third, fourth, fifth, sixth, seventh, eighth, ninth, tenth, eleventh, twelfth. the thirteenth and fourteenth scale resistors 1-1, the first, second, third, and fourth operational amplifiers 15–18, the first, second, and third field effect transistors 19–21, the ground potential bus 22, the first, second, and third inputs 23– 25 and the output 2b of the device. The multiplying-dividing device operates as follows. The first operational amplifier 15 is switched on according to the non-inverting amplifier circuit and at its output the voltage is determined by the transfer coefficient proportional to the ratio of the resistance value of the third scale resistor 3 and the resistance value of the parallel connected channels of the first and second field effect transistors 19 and 20. At the output of the second operational amplifier 16 the voltage is proportional to the difference of the signals at its inputs. At the output of the third operational amplifier 17, the voltage is proportional to the sum of the signals from the second 2 and third 25 inputs and the feedback signal from the third field-effect transistor 21. The fourth operational amplifier 18 is connected according to the amplifier circuit with a current output with a grounded load, which is the channel resistance the third field-effect transistor 21. The current through the third field-effect transistor 21 is equal to where U. is the output voltage of the third operational amplifier; Rg Rg, R. resistances of the eighth 8, ninth 9 and eleventh 11 scale resistors, respectively; the resistance of the channel of the third field-effect transistor 21. The input current of the third operational amplifier 17, caused by the action of the signals on the second 2k and third 25 inputs, is T –J: .JJj + -) (2; 1-07 7 R 14 where and, and are the voltage the second 2nd and third 25 inputs; the resistances of the sixth 6 and fourteenth III scale resistors, respectively. The input current of the feedback circuit of the third operational amplifier 17 is equal to, where R is the resistance of the twelfth 12 scale resistor. In steady mode, the currents of the signals on the second and third 25 and current back The connections are equal even if the resistances of the sixth 6 and fourteenth 1 scaling resistors are equal, 14, 12. As is well known, for field-effect transistors the resistance of the channel is directly proportional to the control voltage at the gate, therefore you can write with regard to the formula k R where and. , is the output voltage of the second operating site of the l 16. The output voltage of the second operational amplifier 16 is equal to П -J. f /.) 1 13 R, V / mg -19/10 Kj-xf .. where ML is 0. - for example living at the first entrance 23; Not at all 20 at the top of the 25 str. bodies 30 high Rr ti Resistances of the third 3 p of that 5 and thirteenth 13 scale resistors, respectively; resistance is parallel to 29/20 connected channels of the first 19 and 20 second field effect transistors; 10 / 10- 0,., And O, Substituting in the expression {5; meaning (6) and (7) we get Uv, - ,, (), vUaUb From the equality {.8 we get U ,. K - coefficient of proportionality. From the expression (8, it follows that the output 2b of the device forms a voltage proportional to the ratio of the product of the voltages on the second 24 and third 25 inputs to the voltage on the first input 23. Compared with the known device, the proposed multiplier-divided device has a more rapid response.