SU1029182A1 - Анализатор спектра - Google Patents

Description

1 Изобретение относитс  к измерительной и вычислительной технике и может быть использовано дл  спектральной обработки детерминированных и случайных сигналов, дл  построени  анализаторов спектра, многофункциональных преобразователей быстрого преобразовани  Фурье и других устройств , основанных на использовании конечного дискретного преобразовател  Фурье, Известно аналоговое устройство ,дл  спектрального анализа сигналов, в котором относительно легко может быть осуществлена регулировка длины участка сигнала, по которому находитс  спектр, и, следовательно, ча стотного разрешени  при сохранений, диапазона анализируемых частот l. Однако известному устройству при сущи широко известные недостатки аналоговых устройств, в частности в них сложно (дорого) получить большо число одновременно анализируемых ча стотных компонентов из требуемого частотного диапазона. Прототипом изобретени   вл етс  анализатор спектра, содержащий процессор конечного дискретного преобразовани  Фурье (КДПФ), информационный вход которого  вл етс  входом анализатора, блок обработки и в вода коэффициентов преобразовани  Фурье, выход которого  вл етс  выходом анализатора и синхронизатор (устройство управлени ), выход которого подключен к управл ющим входам процессора и блока обработки 2 Недостатком прототипа  вл етс  сложность регулировани  длины анализируемого участка сигнала и частотного разрешени  при сохранении количества точек спектра в заданном частотном диапазоне на требуемом уровне (заданной сетки частот), значительное увеличение объема .оборудовани  при увеличении длины анализируемого участка и, следовательно , повышении разрешающей способности . Анализатор-прототип, так же как любое известное устройство, реализующее КДПФГ позвол ет определить N равноотсто щих через/iW (т.е эквидистантных) точек ДПФ x(k&u, ,1,,..,,N-1 по N эквидиста тным, равноотсто щим через At зиаче ни м отсчетов x{iAt), . анализируемого сигнала x(t), реализует формулу 2 .. X(Kuai).2:. %(iH)X)C/J, )ir5,:i-V ;(a) ДШ-2.7t/A-t , () с последующим преобразованием полученных коэффициентов x(ku(f) дл  нахождени  по ним искомых спектральных и коррел ционных характеристик, сверток и т,д., например спектральных плотностей мощности СКЛСи) Ц ех( КЛШ) (Kut)J) А чW ). т.п. Здесь Rex(kAU/) и 1 x(kuuO действительна  и мнима  части x(kuUJ) T-Cio-t-N)-t-1o. (6) длина участка сигнала x(t), по которому определ етс  спектр. Важно отметить, что дл  прототипа не важно , как реализуетс  формула ( на основе алгоритма быстрого преобразовани  Фурье (БПЛ), классического ДПФ, в виде матрицы весовых коэффициентов и т.п. Важно лишь, чтобы, была обеспечена св зь (3),измене7 ние i от ip до to+N-1, При этом также не важно, будет ли переменна  k мен тьс  в пределах от О-до N-1 или в любом другом подмножестве., множества .чисел сегмента n,N-1j, Указанному анализатору-прототипу, так же как и указанным устройствам, свойственен недостаток, св занный с жестко фиксированной (числом N и шагом At) длиной анализируемого участка сигнала и, следовательно, частотным разрешением, невозможностью управлени  ими при сохранении заданной сетки анализируемых частот, т.е. количества точек и их расположени  а заданном частотном диапазоне . С другой стороны, во многих задачах , в частности при исследовании нестационарных сигналов, необходимо регулировать длину участка сигнала , по которому анализируетс  спектр (анализируемого участка) и/или частотное разрешение, увеличива  длину, начина  с некоторого значени . Причем желательно, чтобы во-первых, изменение длины участка (частотного разрешени ) можно было осуществл ть оперативно, без повторного просчета спектра, сразу же после просчета спектра по очеред ному участку, до просчета по следую щему участку. Во-вторых, желательно обеспечить последовательное/увеличение длины анализируемого участка (улучшение частотного разрешени ) с тем,. чтобы можно было проследить за характером изменени  анализируемого спектра. Цель изобретени  - обеспечение возможности оперативного последовательного увеличени  длины анализиру емого участка сигнала и, следовател но, улучшение частотной разрешающей способности дл  выбранных узлов частотной сетки при сохранении всей частотной сетки. Поставленна  цель достигаетс  тем, что в анализатор спектра, содержащий блок конечного дискретного преобразовани  Фурье, информационный вход которого  вл етс  входом анализатора спектра, блок обработки и синхронизатор, вход которого подключен ко входам синхронизации блоков конечного дискретного преобразовани  Фурье и обработки, введены многокаскадное запоминающее устройство , коммутатор, счетчик, сумматор одно чеечный блок пам ти, блок переключени  и блок задани  разрешени , первый выход которого соединен с первым входом счетчика, второ выход подключен к управл ющему вход переключател  и ко входу синхрониза тора, выход которого подключен ко входам синхронизации переключател , счетчика, коммутатора, сумматора, многокаскадного запоминающего устройства , одно чеечного блока пам ти информационный вход которого подключен к выходу сумматора, первый вход которого соединен с выходом коммутатора , а второй - с выходом одно чеечного блока пам ти, объединен-, ным с первым входом переключател , выход которого соединен со входом блока обработки, выход блока конечного дискретного преобразовани  Фурье подключен ко второму входу переключател  и ко входу многокаскадного запоминающего устройства, выходы которого подключены к соответствующим входам коммутатора, управл ющий вход которого объединен со .вторым входом синхронизатора и подключен к выходу счетчика. 82 Блок задани  разрешени  содержит .счетчик, компаратор, два- блока пам ти , два регистра, выходы которых подключены ко входам соответствующих блоков пам ти, вход счетчика объединен с первым входом-компаратора и  вл етс  входом блока, первым выходом которого  вл етс  выход первого блока пам ти, выхЪд счетчика соединен со вторым входом компаратора , третий вход которого подключен к выходу второго блока пам ти, выход компаратора соединен с управл ющими входами блоков пам ти и  вл етс  вторым выходом блока задани  разрешени . На фиг. 1 изображена структурна  схема анализатора; на фиг. 2 - структурна - схеиа блока задани  разрешени ; на фиг. 3 - схема переключател ;; на фиг. - сУема коммутатора дл  случа , когда используетс  двоична  арифметика. . Устройство (фиг. 1) содержит блок конечного дискретного преобразовани  Фурье (процессор) 1, блок переключени  на два положени  2, блок обработки 3 (коэффициентов преобразовани  Фурье и вывода результатов ), многокаскадное запоминающее устройство (МЗУ) А, счетчик 5 с переменным коэффициентом пересчета , коммутатор 6, блок 7 задани  разрешени  (БЗР), синхронизатор 8, сумматор 9 и одно чеечный блок пам ти 10, при этом информационный блок процессора 1  вл етс  входом анализатора, выход процессора подключен к одному информационному входу 11 переключател  2 и к информационному входу первого каскада , устройства k, выходы 12.., 122,-12 последовательно соединенных: каскадов k , «(Чи которого через коммутатор 6 подключены к одному информационному входу 13 сумматора 9 выход которого подключен к информационному входу блока 10, подключенного своим выходом к другому информационному входу сумматора 9 соединенному с другим информационным входом 14 блока 2, выход.15 которого подклю 4ен к информационному входу блока обработки 3 управл ющий вход 16 коммутатора 6 соединен с одним из входов синхронизатора 8 и подключен к выходу счетчика 5, управл ющий вход которого подключен к информационному выходу 17 блока 7, уп ,равл ющий выход 18 которого подкг 10 чем к управл щеку входу переключател  2 и к другому входу 18 синхронизатора 8, выход которого 19 подключен к сметному входу счетчика 5 и к синхронизирующий входам всех других элементов анализатора. Блок задани  разрешени  (фиг. 2) содержит счетчик 20, блок выработки кода разрешени  в виде регистра 21, блок пам ти.22 дл  запоминани  кода разрешени , блок выработки раз решаемых частот в виде регистра 23, Т.е. блок выработки номеров узлов частотной сетки, подлежащих лучшему разрешению, блок пам ти 2 дл  за поминани  (номеров) разрешаемых частот и компаратор 25, при этом вход счетчика соединен с синхронизирующим входом компаратора 25 и  вл етг с  синхронизирующим входом блока 7 подключенным к выходу 19 синхронизатора 8, счетчика подключён . к одному информационному входу ком-, паратора 25, другой информационный вход которого подключен к выходу блр ка 2k, подключенного своим информационным входом к выходу регистра 23, а выход компаратора 25  вл етс  управл ющим выходом 18 блока 7 и подключен к синхронизирующим входам блоков 2 и 22, вход которого подключен к выходу регистра 21, а выход  вл етс  информационным выходом 17 блока 7 В случае, если в анализаторе используетс  двоична  система счислени  (двоична  арифметика), блок 2 может быть выполнен по схеме (фиг.3) содержащей две группы элементов И 26 и 27, группу элементов ИЛИ 28 и инвертор 29, при этом информационные входы HQ, 11 -1и 5элементов И первой группы 26 (с, -разр дный вход 1l) подключены к S выходам S разр дного выхода процессора 1, а .5 информационных входов , входа 1 элементов И второй группы 27 подключены к S-разр дному выходу сумматора 9 управл ющие входы первой группы элементов И 2б объединены и подключены выходу инвертора 29. вход которого  вл етс  управл ющим входом блока 2 и подключен к выходу 18блока 7, а также к управл юи им входам второй группы элементов И 27, синхронизирующие входы всех элементов И объединены в синхронизирующий вход блока 2 и подкл1бчены к 1эыхдду 19синхронизатора 8, а выходы Ных 26 , 1,2-S-1) элементов И первой и второй группы 26 и 27 подключены к двум входам двухвходового элемента ИЛИ 28 группы элементов ИЛИ 28, выход кодарого  вл етс  выходомТ5 i-oro разр да 5-разр 1Дного выхода 15 блока 2 и подключает :  к входу i -ого разр да блока обработки 3. Коммутатор 6 (фиг. k) содержит г разр дный дешифратор 30. где г определ етс  из услови  2 п-1, а п число каскадов запоминающего устройства , матрицу 31 из 5П элементов И, и группу из 9-п-входовых элементов ИЛИ 32, при этом г-разр дный вход дешифратора  вл етс  управл ющим входом 16 коммутатора 6, аыходы дешифратора подключены к одним управл ющим входам элементов И 31, сгруппированным по 9 элементов И на один i-ый (,1-n-1) выход дешифратора 30 информационные входы , элементов И образуют информационные входы 12, коммутатора 6 И дл  i-ой группы элементов И 31 подключены к О,l-(fe-l)-ому разр дам (1+1)-ого каскада 4;{+ запоминающего устройства k соответственно, синхронизирующие входы всех элементов И 31 объединены и образуют синхронизирующий вход коммутатора 6, подключенный к выходу 19 синхронизатора 8, а выходы элементов И объединены в группы по номеру разр да кодов с выхода ЗУ Ц и через элементы ИШ 32 подключаютс  к соответствующему разр ду 0,1-5-1 S-разр дного информационного входа 13 сумматора 9. Многокаскадное запоминающее устройство ( может быть выполнено , например, по типу сдвигающего регистра как внутри каскада, так и между каскадами. Каждый каскад позвол ет хранить Р коэф(Ьициентрв Преобразовани  Фурье (КПФ), поступающих с выхода процессора 1, где Р определ етс  числом частот спектра (номеров узлов частотной сетки), дл  которых необходимо иметь переменное частотное разрешение. В зависимости от того, сколько раз требуетс  мен ть частотное разрешение дл  выбранных узлов частотной сетки - или несколько, каскады МЗУ k и режим перезаписи из каскада в каскад будут при этом разны. Если разрешение требуетс  мен ть один раз на каждые N вычисленных коэффициентов преобразовани  Фурье (КПФЛ то каскады МЗУ k выполн ют с  без перезаписи и на каждый синх ронизирующий сигнал, поступающий на синхронизирующий вход МЗУ k с выхода -19 синхронизатора 8, в каска де происходит сдвиг содержимого на одну  чейку влево, запись в последнюю Р-ую  чейку первого каскада цтекущего КПФ из блока 1, перезапись содержимого первой  чейки j-pro. каскада k в последнюю  чейку каска .и потер  содержимого первой  чейки последнего каскада 4 НЗУ |. Если разрешение требуетс  мен ть несколы о раз на одно текущее вычис ление N, то каскады НЗУ k стро тс  с обратной св зью, позвол ющей, соде жимому  чеек каскада циркулировать в каскаде столько раз, сколько раз необходимо измен ть разрешение. При этом на выходе последней Р-ой  чейк каскада всегда должно быть знамен ние КПФ, соответствующие ближайюаму в текущем счете узлу частотной сетки, подлежащему переменному част ному разрешению. Перезапись из каск да в каскад .во врем  циркул ции не произёодитс . Перезапись из каскадов в каскад осуществл етс  по окончании цирку;л ции сразу во всех  чейках либово врем  последней циркул ции после довательно со сдвигом из  чейки в  чейку. В качестве второго, по р ду.ас- пектов более предпочтительного, варианта можно предложить реализовать МЗУ k вместе с-коммутатором 6 в аиде запоминающего, устройства со. стра ничной организацией пам ти. В этом случае путем должной орг;анизации режима записи и считывани  можно по Пучить переменные значени  Р и п, некоторые дополнительные возможност по улучшению частотного разрешени , точности и т.д. Одно чеечный блок пам ти 10 аналогичен одной  чейке каскада МЗУ k и так же, как  чейка любого каскада МЗУ М, позвол ет хранить 9-разр дные двоичные числа. В качестве блока 10 может использован , например, регистр. При этом предполагаетс  а сумматоре 9 осу« ествл ть округление результатов до 5 разр дов. Если же округле1«1е не производитс  (что позвол ет повысить точность результатов спектрального анализа), то разр дность блока . 10, входа k и выхода 15 блока 2, а также разр дность блока обработки 3 должны быть увеличены. На конструкции , схеме анализатора и принципе его работы это не сказываетс  и эффекты округлени  (или неокруглени ) в сумматоре 9 в дальнейшем не учитываютс . Блок 1 конечного дискретного преобразовани  Фурье и блок 3 обработки повтор ют аналогичные блоки, описанные дл  пpoт otипa. Счетчик с переменным коэффициентом 5 предназначен дл  суммировани  единичных сигналов, поступающих на его с«4етный вход с выхода 10 синхронизатора 8, до значени  q« 1,2-п, поступающего на его управл ю« й вход с выхода 17 блока 7 определ ющего длину анализируемого участка сигнала, частотное разрешение и положение коммутатора 6. Он может быть выполнен любым из известных в вычислительной технике методов, позвол ющих работать в пр мом коде. Например, он может быть выполнен в виде о чного суммирую щего двоичного счетчика, счетный счет которого  вл етс  счетным входом , а выход - выходом счетчика с переменным коэфициентом пересчета S, и сравнени  кодов, один (регистровый) вход которой  вл етс  управл ющим входом счетчика 5, второй подключен к выходу двоичного счетчика, а выход подключен к.шине обнулени  двоичного счетчика. Блок пам ти t предназначен дл  хранени  Р номеров, выбранных дл  улучшени  разрешени  узлов частотной сетки (разрешаемых частот).. Компаратор 25 - это обычна  схема срагвнени  кодов с синхрож13ирующимвыходом (с элементом И на выходе , на один вход которой подаетс  сигнал с выхода собственно схемы сравнени , а на второй - сигнал синхронизации). Счетчик 20 - это обычный двоичный счетчик, позвол ющий считать , от 0 до М-1, где N - количество узлов астотной сетки, т.е. количество вычисл емых с помощью процессора 1 коэффициентов преобразованип Фурье. Регистры 21 и представл ют собой устройства выработки и ввода в БЗКР 22 и в БЗРЧ 2 г-разр дных дво ичных чисел дл  БВКР 21 и t-разр дных двоичных чисел дл  БВРЧ 23 где г и IE-вУбираютс  как минимальные числа, удовлетвор кнцие услови м 2 7/n-l, .7/N-1. Например, эти блоки могут быть выполнены на кнопочных переключател х, на устройствах ввода с перфолент, перфокарт Анализатор спектра (фиг. 1) ра- to ботает следующим образом. Управление частотным разрешением обеспечиваетр  за счет синхронного , накоплени  q (,2-(n-H) коэффициентов преобразовани  Фурье (КПф), н денных по N эквидистантным отсчетам участков исследуемого сигнала x(t), состыкованных друг с другом, когда ( может принимать любое наперед заданное значение 1-2-(пч-1). В результате такого синхронного накоплени  получаютс  коэффициенты Фурье N (Кй,Ш). ((КД) KsOiN- iT ЗдесьХй(,КШ);есть коэффициенты N-точеч ного конечного дискретного преобразовани  Фурье (КДПФ), полученных по N эквидистантным отсчетам сигнала X (t) по формуле - ((So)-.(, )X(.ti()W3&t)i (8; ( - №) . tху/ --ет р - J irj 11 -тН; лсу где - число, определ ющее временной момент mN&t отбора послед него отсчета сигнала x(t) при нахож дении текущего (q О) Н-точечного КДПФ XpXkiw); k-0,N-1; - шаг дискретизации по времени. Подставл   (8) в (7) и мен   местами операции суммировани  с заменой I на ri + (m-g-1)N с учетом ра венств lO cj-cTijUj сГш-aitCq-Ni., если a - целое число, получаем )-r ) l-Cwi- JNl Ч Из выражени  (10) видно, что значени  V/((kAui), определ емые согласно выражению (7) дл  каждого значе ни  ,1,2-(N-l) совпадают с коэффициентами V/ft(kcjc(w) qN-точечного 5 КДПФ сигнала прот женностью , вз тыми в узлах с номерами kq частотной сетки D,rfttJ, 2(w,.. .,{qN-ll)olu, что эквивалентно узлам частотной сетки 0,М1КМ-1)йШ N-точечного КДПФ при том же iit. Поскольку частотное разрешение определ етс  длиной qNAt интервала времени , на котором осуществл етс  КДПФ, то измен   с, можно тем самым, мен ть длину анализируемого участка сигнала x(t) и частотное разрешение коэффициентов КДПФ при сохранении без изменени  частотной сетки 0,ди/,...,. (N-l)At0. Именно на этом и основано управление длиной анализируемого участка и, следовательно, частотным разрешением в предлагаемом анализаторе. 8 большом числе применений нет необходимости иметь регулируемое разрешение (или длину анализируемого участка) дл  всех узлов частотной сетки О ,Ла,..., (N-1) A«J Достаточно выделить только Р некоторых узлов частотной сетки, дл  которых нужно получить требуемое разрешение , либо переменное значение длины анализируемого участка сигнала, отличное от всех других узлов частотной сетки. Это позвол ет обеспечить получение требуемых длины и разрешени  вдоль всей частотной сетки при минимальных затратах. Именно этот вариант и положен- в основу предлагаемого анализатора. Анализатор работает следующим образом . Перед началом вычислений или по У вычислений в блоке задани  раз 7 вырабатываютс  значени  номеров )Сб1К тех узлов частотной сетки,дл  которых необходимо получить отличные от других узлов длину участка и разрешение, и значение кода ( q) длины участка и частотного |эазрешени  дл  каждого из выбранных узлов. Дл  этого в регистре 21 и регистре 23 вырабатываютс  (набираютс , ввод тс ) Р значений чисел q и Р номероэ б X дл  выбранных узлов частотной сетки. Все Р значений чисел q и k ввод тс  в блок запоминани  кода разрешени  (БЗКР) 22 (числа q) и в блок запоминани  разрешаемых частот (БЗРг) 2А (числа k), где они хран тс  в течение всего периода вычислений при заданном разрешении . При этом меньшее значение ( записываетс  в первую  чейку BSPi 2, а соответствующее ему число q-q. в первую  чейку БЗКР 22, второе по значению число k д. и соответствующее ему число qX записываютс  во вторые  чейки БЗРЧ 2 и B3RP 2 и т.д., наибольшее значение kj и соответствующее ему значение qp записываютс  в последние, Р-ые  чейки БЗРЧ 2 и БЗКР 22 соответственно. Перед sanycKOM анализатора обнул ютс  многокаскадное (МЗУ) k и блок пам ти JO, сумматор 9, счетчик 5. На выходе блока 2k находитс  число k, а на выходе блока 22 - число q,,. Коммутатор 6 включен на выход первого каскада k, МЗУ , а блок 2 - на выход блока. 1. Нормальный режим работы анализаТора начинаетс  после вычислени  блоком 1 q-oro набора коэффициентов КДПФ с момента запуска анализатора, т.е. после веыполнени  N-точечного КДПФ над отсчетами xfCq-OWAt,..., xC(qN-1)AO. После вычислени  первых N коэффициентов КДПА по отсчетам х(р), х(д1),..., х(М-1)д1 по сигналу синхронизатора 8 из процессора выводитс  первый коэффициент Х(у(0) и обнул етс  счетчик 20 блика . Если нулевой узел частотной сетки не попадет в число выбранных узлов, т.е. , то компрратор 25 выработает нулевой сигнал на блоке 18, пе реключатель 2 включен на выход блока 1 и коэффициент X (о) переписан в блок обработки 3. По следующему сигналу синхронизатора 8 с выхода блока 1 считываетс  следующий коэффициент КДПф x CuttC) в счетчик 20 добавл етс  единица и он установитс  в состо ние, соответству ющее kel. Если при этом , то так же как и в предыдущем случае, коэффициент Х0(Ш) переписываетс  в блок обработки 3. Аналогичным образом работает анализатор дл  всех k вплоть до а  акже дл  всех keX, т.е. дл  тех коэ(1к|)ициентс1В КДПФ, котбрые попадают в невыбранные узлы частотной сетки , . Пусть теперь k«k, В этом случае после очередного сигнала с выхода 19 синхронизатора 8 с выхода блока 1 считываетс  коэффициент Xj.j(, а счетчик 20 устанавливаетс  в состо ние Ц, т.е. в состо ние, соответ1 2 2 ствующее Kj - Компаратор 25 вырабатывает единичный сигнал, так как на выходе блока 2k все еще находитс  зна ение k. По этому сигналу из блока пам ти 22 в счетчик 5 с переменным коэффициентом пересчета переписываетс  число q к адресам блоков 2k и 22 добавл етс  единица, переключатель 2 включаетс  на выход блока 10 и единичный сигнал поступает на вход 18 : синхронизатора 8. В результате этого в СПКП 5 устанавливаетс  коэффициент пересчета, равный q, Сам же счетчик 5 при этом обнулен, т.е. находитс  в состо нии д«0. На выходе блоков 2 и 22 устанавливаютс  значени  k и , синхронизатор 8 вырабатывает сигнал записи-сдвига МЗУ , по которому коэффициент переписываетс  с блока 2 в последнюю Р-ую  чейку первого кас KJaдa k МЗУ Ч. По окончании перезаписи из синхронизатора 8 на синхронизирующий вход, коммутатора 6 пода етс  сигнал считывани , по которому X0(kiAU)) с выхода первого каскада k МЗУ4 через коммутатор 6 поступает на вход 13 сумматора 9. Поскольку с выхода блока 10 в этом случае по даетс  нулевой сигнал, на выходе сумматора 9 получаетс  значение ))« которое записываетс  в ОЗУ to и через переключатель 2 переписываетс  в блок обработки 3. После этого синхронизатор 8 подает единичный сигнал на синхронизиРУ1ПЩИЙ вход счетчика 5. Если , то счетчик 5 устанавливаетс  в состо ние «1, в результате чего коммутатор 6 подключает вход 13 сумматора 9 к выходу второго каскада k МЗУ. Поскольку с выхода этого i каскада поступает нулевой сигнал, а т: выхода блока пам ти 10 x( на выходе сумматора 9 получаетс  результат Хо(); который записываетс  в блок 10 и переписываетс  в-блок обработки 3. Так продолжаетс  до тех пор, пока на счетный вход счетчика 5 с выхода синхронизатора 8 не поступит очерёдной (с начала считывани  коэффициента X () с выхода процессора) ф-ый сигнал, по которому счетчик 5 устанавливаетс  в нулевое состо ние С)вО, коммутатор б подключаетс  к выходу первого каскада ( МЗУ4 и нулевой сигнал счетчика 5 поступает на вход 1ь синхронизатора 8. По этому сигнал синхронизатор В вы{ абатывает очеред ной сигнал считывани  очередного коэффициента х-( (lc 1 )ди;) с выхода , и 1 блока 1. Аналогично работает анализатор после считывани  из процессора коэф фициента x.Q( соответствующего следующему выбранному узлу частотной сетки. При этом после перезаписи из блока пам ти 22 счетчика 5 на выходе блока пам ти 2 и 22 устанавливаютс  з.начени  , в процес се записи-сдвига в МЗУ4 Xo(.A(W) записываетс  в последнюю  чейку пер вого каскада k МЗУ, а коэффициент Xp()) переписываетс  в пред последнюю  чейку каскада А. По окончании каждого суммировани в блок обработки 2 из блока 10 переписываютс  очередные значени , .в данном случае Xp((t, После Р-ого выбранного коэффициента Xo() на выходе БЗРг 24 и БЗКР 22 устанавливаютс  значени  Ц., q,, коэффициент ) находитс  в первой  чейке, а коэффициент X (kpAUj) - в последней  чейке первого каскада kjf МЗУ4. После считывани  с блока 1 после него коэффициента, например х((Н1 )&(jW), и перезаписи его в блок обработки 2, анализатор готов к выводу |или к вычислению/а потом и к в воду)- следующих N коэффициентов КДП найденных по очередным N текущим от счетам сигнала xU) Работа анализатора при этом аналогична описанной. Рассмотрим поэтому нормальный режим, когда число m участков x(t), по которым наход тс  коэффициенты КДПФ, не меньше max 0/., keX. Пусть, например, . В этом случае перед выводом очередных JN коэффициентов КДПФ X(,(), k 0;N-1 полученных по отсчетам x((m-1)N/it), x((m-1)Nt1)At),... ,x(CmN-l3ut) сигнала x{t), в первом каскаде МЗУ хран тс  предыдущие коэффициенты xY(kAtw), keX, во втором каскаде .,(k&a), k€X, в последнем п-ом каскаде -XMikutw), keX. При этом в Р-ой  чейке (,2,... ,Р) (q-fl-or каскада (v,,1,.. .,п-1) МЗУ хранитс  коэффициент Хл . .(kftiU;) . Здесь, как и ранее, (-множество номеров выбранных узлов в мастот .ной сетке, р-номер Р-ого по пор д ку возрастани  номеров выбранного узла частотной сетки. Перед началом вывода из блока 1 очередных коэффициентов XQ(kACl), ,N-l анализатор устанавливаетс  в исходное состо ние, в котором обнулены счетчик 5 блок пам ти 10, сумматор 9 (если он накапливающий, а не комбинационный). На выходе блока пам ти 2k находитс  число k; , а на выходе блока 22 - число q., соответствующие наименьшему номеру узла частотнойсетки. Коммутатор б включен на выход первого каскада k MSyit, Вывод коэффициентов x(ku(l;), ,N-1, изблока 1 начинаетс  по единичному сигналу синхронизатора В. По этому сигналу обнул етс  счетчик 20 БЭР 7 и из процессора выводитс  первый коэффициент х(0). Если k.yn, то компаратор 25 выработает нулевой сигнал на управл ющем выходе 18 блока 7. В результате этого переключатель 2 включен на выход блока 1 и по сигналу синхрониг затора В, поступающему на синхронизирующие входы переключател  2 и блока обработки 3, коэффициент. Хо(о) переписываетс  в блок обработки 3. По следующему сигналу синхронизатора 8 с выхода 1 преобразовател  Фурье считываетс  следующий коэффициент КДПФ ), в счетчик 20 добавл етс  единица и он устанавливаетс  в .состо ние k l ( в состо . - / ние, соответствующее ). Если при этом k 1, то также как. и в предыдущем случае, коэффициент . Xjj(iU)) переписываетс  в блок обработки 3 в котором над введенными коэффициентами осуществл ютс  преобразовани , определ емые типом искомой спектральной характеристики. Аналогично анализатор работает дл  всех keX, т.е. дл  тех коэффициентов КДПФ, которые попадают в выбранные узлы частотной сетки1 Пусть теперь ., т.е. после очеедного сигнала синхронизатора 8 четчик 20 ВЗР 7 устанавливаетс  в осто ние Ц и с выхода блока 1 счиываетс  коэффициент Хр (k дйг) .В . этом случае компаратор 25 БЭР 7 ырабатывает единичный сигнал на упавл ющем выходе 18 блока 7, так как а вь1ходе блока 2k при этом все еще аходитс  значение k . 15 ,1 По этому сигналу из блока пам ти 2 в сметчик перезаписываетс  число (j, , определ ющее число участков л, по которым находитс  коэффициент КДПФ, дл  выбранного узла частот ной сетки с номером Ц( . К блоков пам ти 22 и 2.k добавл етс  единица, переключатель 2 включен (по сигналу управл ющего вхо да) на выход ОЗУ 10 и единичный сиг нал поступает по/шине 18 на вход синхронизатора 8. В результате этого в счетчике 5 у тановлен коэффициент пересчета, равный q. Сам жесчетчик 5 при этом находитс  в нулевом состо нии . На выходе БЗРГ 2 и БЗКР 22 устанавл ваютс  следующие по пор дку номеров з/«ачени  kjj, q. Синхронизатор 8 вырабатывает сигнал записи-сдвига в МЗУ, по которому коэффициент Хр(ЦД(1)) переписываетс  из блока 1 в последнюю  чейку первого каскада k МЗУ, коэффициенты xx CkpAOiJ дл  ,3,... Р переписываютс  из  чеек (д+1 )-ых каскадов 4д4-МЗУ в {Р-1)-ыё  чейки, а коэффициенты (k|A№) переписываютс  из первой (q4-i)-oro каскада в последнюю  чейку (q-J-2)-oro каскада МЗУ. Коэффициент x,,() при этом потер н , вытолкнут из п-ого каскада. Таким образом на вцходе (q+1)-opo каскада МЗУЙ (,1,..., п-1) после записи сдвига в МЗУ хран тс  коэффи циенты Xn(). По окончании перезаписи из синх ронизатора 8 на синхронизирующие входы коммутатора 6, сумматора 9 и блока 10 подаетс  единичный сигнал, по которому ) с выхода первого каскада ц. iisyif через коммутатор 6 поступает на вход 13 сумматора 9 просуммируетс  с содержимым блока 10 (в данном случае 0) и результат Суммировани  запишетс  в блок 10. После .этого по сигналу синхронизатора 8, поступающему на синхронизирующие вхо ды переключател  2 и блока обработки 3 содержимое блока 10, т. е. х ( k Ad) переписываетс  в блок обработки 3, ;в котором над данным коэффициентом XgCk) проводитс  необходима  .обработка и вывод результата. Затем синхронизатор 8 подает еди;нйчный сигнал на синхронизирующий (счетный) вход СПКП 5. Если q.jil, то СПКП 5 устанавливаетс  в состо ние , в результате чего коммута-. 82 : тор 6 подключаетсвход t3 сумматора 9 к выходу второго каскада k МЗУ, Поскольку в это врем  в ОЗУ 10 хранитс  результат предыдущего сумг 1ровани , а именно ), то после суммировани , аналогично описанному , в ОЗУ 10 хранитс  а в блок обработки переписываетс  сумма Хр( x,j(kjia|), первое слагаемое которой соответствует последним N отсчетам сигнала x(t), а второе слагаемое - предшествующим им М от- счетам., Так продолжаетс  работа анализатора вплоть до установки СПКП 5 в состо ние -1. В результате в ОЗУ 10 в блокобраех тки 3 поступает 4П - значение суммы х (kM)).. .). -- - ( При этом в блок обработки поступают коэффициенты КДПФ, получаемые по последовательно увеличивающимс  на участкам сигнала x(t) с обратным счетом времени. После сцедующего сигнала синхронизатора 8, поступающего на счетный вход СПКП 5, счетчик 5 устанавлива-v етс  в нулевое состо ние д«0, коммутатор 6 поделючаетс  вновь к выходу первого каскада k МЗУ, и нулевой сигнал СПКП 5 поступает на вход синхронизатора 8 по шине 16 . По этоиу .сигналу синхронизатор 8 вырабатывает очередной сигнал считывани  очередного коэффициента X (P f1jfia) с выхода процессора 1. . Аналогично работает анализатор при других keX . Таким образом дл  выбранных узлов частотной Сетки обеспечиваетс  последовательное увеличение длины . участка сигнала x(t) , по которому анализируетс  спектр: вначале вычисл ютс , об{ абатываютс  и вывод тс  коэффициенты КДПФ) найденные по. участку Om-l)NAt, (Ш-1)мЗ сигнала x(t), затем КДПФ, найденные в тех ле узлах частотной сетки, но на-участке Пго-2)МЛ1, (mN-Oat, и т.д,, наконец , найденные на участке )Ndt, (nW-l)Atl, где q зна ение , заданное дл  данного выбранного узла частотной сетки Поскольку частотное разрешение определ етс  длиной у«)астка, по которому анализируетс  спектр сигнала, это приводит автоматически к последовательному улучшению разрешени  согласно длинам участков NAt, 2H&t,.I qNAtv.Така  организаци  спектрального анализа позвол ет проследить за нестационарностью сигнала, вы вить наилучшее в определенном смысле соотношение между возможным интервалом нестационарности и интервалом анализа , обеспечить требуемое частотное разрешение без повторного просчета спектра, оперативно, сразу же после вычислени  очередной партии из N коэффициентов КДПФ до вычислени  следующей партии N коэффициентов КДПФ. Тем самым обеспечиваетс  достижение поставленной цели. Соглано приведенным схемам и описанию к ним, все дополнительные элементы анализатора могут быть легко реализованы на серийных элементах вычислительной техники. Дл  значений п, Р, определ емых неравенством , затраты на дополнительные элементы анализатора, составл ют ориентировочно +10 от затрат на анализаторпрототип .

W О-

20

11

22

21

-3

15

2(1fj

/2f

12,

та

Пп

13

Claims (2)

1. - 2. Ефанов В.М. и др. Структура многофункционального процессора на основе алгоритма быстрого преобразования Фурье. - ’’Автометрия”, 1973, Ν’ 3, с. 310 (прототип). (5Ю(57) 1. АНАЛИЗАТОР СПЕКТРА, содержащий блок конечного дискретного преобразования Фурье, информационный вход которого является входом Анализатора спектра, блок обработки и синхронизатор, вход которого подключен ко входам синхронизации блоков конечного дискретного преобразования Фурье и обработки, о т л и* чающий с я тем, что, с целью улучшения частотной разрешающей способности, в анализатор введены многокаскадное запоминающее устройство, коммутатор, счетчик, сумматор, одноячеечный блок памяти, блок переключения и блок задания разрешения, первый выход которого соединен с первым входом счетчика, второй выход подключен к управляющему входу переключателя и ко входу синхронизатора, выход которого подключен ко, входам синхронизации переключателя, счетчика, коммутатора, сумматора, многокаскадного запоминающего устройства, одноячеечного блока памяти, информационный вход которого подключен к выходу сумматора, первый вход которого соединен с выходом коммутатора, а второй - с выходом одноячеечного блока памяти, объединенным с первым входом переключателя, выход которого.соединен со входом блока обработки, выход блока конечного дискретного преобразования Фурье подключен ко второму входу переключателя и ко входу многокаскадного запоминающего устройства, выходы которого подключены к соответствующим входам коммутатора, управляющий вход которого объединен со вторым входом синхронизатора и подключен к выходу счетчика.
2. 2. Анализатор спектра по.π. 1, о т л и ч а ю щ и й с я тем, что,блок задания разрешения содержит счетчик, компаратор, два блока па- пяти, два регистра, выходы которых подклюнемы ко входам соотвётству- ’ ющих блоков памяти, вход счетчика объединен с первым входом компарато* ра и является входом блока, первым выходом которого является выход первого блока памяти, выход счетчика •соединен со вторым входом компаратора, третий вход которого подключен к выходу второго блока памяти, выход компаратора соединен с управляющими входами блоков памяти и является вторым выходом блока задания разрешения.