J Изобретение относитс к технике, св занной с преобразованием сигнало в системах с импульсно-кодовой модул цией . Дл целей преобразовани полного телевизионного сигнала в цифровую форму наиболее часто используютс аналого-цифровые преобразователи ( АЦП) последовательно-параллельного типа. По основному авт.св. Vf 855993, известен аналого-цифровой преобразователь содержащий первый параллельный блок компараторов, вход которого соединен через элемент задержки с первым входом блока вычитани , второй вход которого соединен с выходом цифро-аналогового преобразовател (ЦАП), а выход - с входом второго параллельного блока компараторов, выходы двух дополнительных компараторов которого соединены с управл ющими входами арифметического блока, входы которого соединены с выходами первого параллельного блока компараторов и входа ми ЦАП, а выходы - с выходами старших разр дов аналого-цифрового преобразовател , выходы младших разг р дов которого соединены с выходами второго параллельного блока компараторов , выходы двух дополнительных компараторов первого параллельного блока компараторов через элемент ИЛ соединены с управл ющими входами двух элементов запрета, вторые вход которых соединены с выходами двух дополнительных компараторов второго параллельного блока компараторов, а выходы через соответствующие первый и второй интеграторы - с входами дополнительного блока вычитани , выход которого соединен с дополнительным входом первого блока вычитани , выход первого элемента запрета через третий интегратор соеди нен с дополнительным входом второго параллельного блока компараторов. В этом устройстве прин ты эффективные меры дл снижени искажений сигнала в АЦП путем коррекции инстр ментальных погрешностей преобразова ни , .но не -учтено вли ние искажений ( ujyMOB) ограничени ГООсновной недостаток такого АЦП низка точность преобразовани , а также сильные искажени выходного сигнала при ограничении входного те левизионного сигнала в первом парал лельном блоке компараторов; невозможность коррекции ошибок преобразовани величиной как превышающей, так и не превышающей шага квантовани при превышении диапазоном изменени входного сигнала динамического диапазона первого параллельного блока компараторов. Цель изобретени - уменьшение погрешности преобразовани . Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь введены последовательно соединенные четвертый интегратор, усилитель посто нного тока, регулируемый усилитель и блок фиксации уровн черного, выход которого соединен со входом первого параллельног го блока компараторов, выход одного из дополнительных компараторов которого соединен со входом четвертого интегратора, при этом второй вход регулируемого усилител соединен с входной клеммой. Сущность изобретени заключаетс в том, что вновь введенные узлы и св зи позвол ют автоматически уменьшать величину сигнала на входе первого параллельного блока компараторов до номинального значени , равного динамическому диапазону этого блока, при увеличении сигнала на входа АЦП сверх номинального значени и таким, образом устранить искажени сигнала, св занные с ограничением сигнала в первом блоке компараторов , что, в свою очередь, позвол ет обеспечить гарантированную высокую точность АЦП в широком диапазоне изменени входного сигнала , за счет более полного использовани цепей автоматической коррекции ошигбок преобразовани . На чертеже представлена структурна электрическа схема АЦП. Клемма Вход соединена че)ез регулируемый усилител.ь 1 и блок 2 фиксации уровн черного с входом первого параллельного блока 3 компараторов , а также через элемент k задержки с входом первого блока 5 вычитани . Выходы первого параллельного блока 3 компараторов соединены с арифметическим блоком б и через цифро-аналоговый преобразователь ( ЦАП7 7, блок 5 вычитани с входом второго параллельного блока, 8 компараторов. Выходы дополнитель ных компараторов Э и 10 второго бп(. ка 8 компараторов соединены с управл ющими входами арифметического блока 6, и, соответственно, через элементы 11 и 12 запрета, интеграторы 13 и Н - с входами второго блока 15вычитани . Выход второго блока 15 вычитани соединен с дополнительным входом первого блока 5 вычитани . Вы ход одного из элементов запрета, например элемента 12 через интегратор 16соединен с дополнительным входом второго блока 8 компараторов. Выходы двух дополнительных коммпараторов 1 и 18 первого блока 3 компараторов через элемент ИЛИ 19 соединены с управл ющими входами элементов 11 и 12 Выход одного из дополнительных компараторов первого блока 3 компараторов , например, компаратора 17, через интегратор 20 и усилитель 21 пос то нного тока coeдиt eн с управл ющим входом регулируемого усилител 1. Вьтходы арифметического блока 6 и вто рого блока 8 компараторов соединены с выходами АЦП. Устройство работает следующим образом . На вход АЦП подаетс полный аналоговый телевизионный сигнал. Он поступает через регулируемый усилитель 1 и через блок 2 фиксации уровн черного на вход первого параллель ного блока 3 компараторов. Коэффициент усилени усилител 1 и уровень фиксации в блоке 2 выбираютс таким образом, чтобы при номинальном значе НИИ размаха сигнала на входе АЦП раз мах входного сигнала первого параллельного блока 3 компараторов был бы точно равен динамическому диапа-. зону этого блока. Пол рность входного сигнала первого параллельного блока 3 компараторов такова, что уровень синхроимпульсов ближе к поро говому уровню дополнительного компаратора 18, а уровень белого ближе к пороговому уровню дополнительного компаратора 17. Увеличение входного, сигнала АЦП свыше номинального значени привоtдит к ограничению сигнала в первом параллельном блоке 3 компаратрров и по влению импульсов на (Выходе дополнительного компаратора 17. Сиг нал с выхода этого компаратора поступает на интегратор 20, напр жение на выходе которого пропорционально длительности импульсов. Сигнал с выхода интегратора 20 усиливаетс усилителем 21 посто нного тока и подаетс на управл ющий вход регулируемого усилител 1 дл установлени размаха входного сигнала первого параллельного блока 3 компараторов , равного динамическому диапазону этого блока. Врем регулировки в основном определ етс посто нной . времени интегратора 20, а точность коэффициентом усилени усилител 21 посто нного тока. При входном сигнале АЦП, меньшем или равном номинал-ьному значению, .сигнал на выходе дополнительного компаратора 17 отсутствует. Отсутствует и сигнал управлени регулируемым усилителем 1. Таким образом, устран ютс искажени , св занные с ограничием сигнала первым параллельным блоком 3 компараторов. В некоторь1х случа х сигнал на вход интегратора 20 целесообразно подавать не с выхода дополнительного компаратора 17, ас выхода элемента ИЛИ 19. Первый параллельный бЛок 3 компараторов формирует четыре старших раз р да кода. Цифровой сигнал с выходов блока 3 компараторов поступает на цифро-аналоговый преобразователь 7, осуществл ющий обратное преобразование . Сигнал с выхода последнего вычитаетс в блоке 5 вычитани из фиксированного аналогового сигнала, задержанного в элементе k задержки. Разностный сигнал с выхода блока 5 вычитани поступает на вход BTopofo параллельного блока 8 компараторов, который формирует четыре младших разр да кода. Второй параллельный блок компараторов включает два допол нительных компаратора Э и 10, сигнал на выходах которых по вл етс при превышении разностным сигналом с выхода блока 5 вычитани границ динамического диапазона второго параллельного блока 8 компараторов. В этом случае :вых6дной код АЦП корректируетс на шаг младшего разр да путем добавлени или вычитани 1 из кода четырех старших разр дов, за. писанных в арифметическом блоке 6, и инвертировани младших разр дов на выходах второго параллельного блока 8 компараторов. Таким образом, полностью корректируютс ошибки, не превышающие один шаг младшего разр да АЦП.J The invention relates to a technique related to signal transform in pulse code modulation systems. For the purpose of converting a complete television signal to digital form, analog-to-digital converters (A / D converters) of serial-parallel type are most often used. According to the main auth. Vf 855993, known analog-to-digital converter containing the first parallel block of comparators, the input of which is connected through a delay element to the first input of the subtractor, the second input of which is connected to the output of the digital-to-analog converter (DAC), and the output to the input of the second parallel block of the comparators, the outputs of two additional comparators of which are connected to the control inputs of the arithmetic unit, the inputs of which are connected to the outputs of the first parallel block of comparators and the DAC inputs, and the outputs from the output The higher-order bits of the analog-digital converter, the outputs of the lower-order bits of which are connected to the outputs of the second parallel block of the comparators, the outputs of two additional comparators of the first parallel block of the comparators are connected to the control inputs of two prohibition elements via the IL element, the second input of which is connected to the outputs of two additional comparators of the second parallel block of the comparators, and the outputs through the corresponding first and second integrators - with the inputs of the additional subtraction block, One of which is connected to the auxiliary input of the first subtraction unit, the output of the first barring element is connected via a third integrator to the auxiliary input of the second parallel block of the comparators. In this device, effective measures are taken to reduce signal distortion in the ADC by correcting the instrumental conversion errors, but the effect of the distortion (ujyMOB) of the constraint is not taken into account. The main disadvantage of this ADC is low conversion accuracy, as well as strong distortion of the output signal when the input signal is limited. a television signal in the first parallel block of the comparators; the impossibility of correcting conversion errors by a value both exceeding and not exceeding the quantization step when the range exceeds the change in the input signal of the dynamic range of the first parallel block of comparators. The purpose of the invention is to reduce the conversion error. The goal is achieved by introducing a fourth integrator, a DC amplifier, an adjustable amplifier, and a black level fixing unit, the output of which is connected to the input of the first parallel comparators unit, to an analog-to-digital converter, the output of one of the additional comparators of which is connected to the input the fourth integrator, while the second input of the adjustable amplifier is connected to the input terminal. The essence of the invention is that the newly introduced nodes and links automatically reduce the value of the signal at the input of the first parallel block of comparators to a nominal value equal to the dynamic range of this block when the signal at the input of the ADC increases above the nominal value and thus eliminate the distortion signal, associated with the limitation of the signal in the first block of comparators, which, in turn, ensures a guaranteed high accuracy of the ADC in a wide range of input signal due to more fully utilize the automatic correction circuits oshigbok conversion. The drawing shows a structural electrical circuit of the ADC. The input terminal is connected through an adjustable amplifier 1 and the black level fixing unit 2 to the input of the first parallel block 3 comparators, as well as through the delay element k to the input of the first subtraction unit 5. The outputs of the first parallel block 3 of the comparators are connected to the arithmetic block b and through a digital-to-analog converter (DAC7 7, block 5 subtraction to the input of the second parallel block, 8 comparators. Outputs of the additional comparators E and 10 of the second bp (8 The inputs of the arithmetic unit 6, and, respectively, through the prohibition elements 11 and 12, the integrators 13 and H are with the inputs of the second deduction unit 15. The output of the second subtraction unit 15 is connected to the auxiliary input of the first subtraction unit 5. You move one About the prohibition elements, for example, element 12 is connected via an integrator 16 with an additional input of the second comparator block 8. The outputs of two additional comparators 1 and 18 of the first block 3 of the comparators are connected through OR 19 to the control inputs of elements 11 and 12 of one of the additional comparators of the first block 3 comparators, for example, the comparator 17, through the integrator 20 and the amplifier 21 of the current of the current coefficient with the control input of the adjustable amplifier 1. The inputs of the arithmetic unit 6 and the second block 8 of the comparators ineny ADC outputs. The device works as follows. A full analog television signal is fed to the input of the ADC. It enters through the adjustable amplifier 1 and through the black level fixing unit 2 to the input of the first parallel unit 3 of the comparators. The gain of amplifier 1 and the level of fixation in block 2 are chosen so that at a nominal value of the scientific research institute of signal amplitude at the ADC input, the input signal of the first parallel block 3 of the comparators would be exactly equal to the dynamic range. zone of this unit. The polarity of the input signal of the first parallel block 3 of the comparators is such that the level of clock pulses is closer to the threshold level of the additional comparator 18, and the white level is closer to the threshold level of the additional comparator 17. An increase in the input signal of the ADC signal above the nominal value leads to a limitation of the signal in the first parallel block 3 comparators and the appearance of pulses at (Output of an additional comparator 17. The signal from the output of this comparator goes to integrator 20, the output voltage of which is proportional to pulse duration. The output signal from the integrator 20 is amplified by the direct current amplifier 21 and fed to the control input of the adjustable amplifier 1 to adjust the input signal of the first parallel block 3 of the comparators equal to the dynamic range of this block. The adjustment time is basically constant. integrator time 20, and the accuracy of the gain of the amplifier 21 DC. When the input signal of the ADC is less than or equal to the nominal value, the signal at the output of the o comparator 17 is missing. The control signal of the adjustable amplifier 1 is also absent. Thus, the distortions associated with the limitation of the signal by the first parallel block of the 3 comparators are eliminated. In some cases, the signal to the input of the integrator 20 is advisable to submit not from the output of the additional comparator 17, or the output of the element OR 19. The first parallel block 3 of the comparators forms four senior digits of the code. The digital signal from the outputs of block 3 of the comparators is fed to a digital-to-analog converter 7, which performs the inverse conversion. The signal from the output of the latter is subtracted in subtraction unit 5 from a fixed analog signal delayed in the delay element k. The difference signal from the output of block 5 subtraction is fed to the input BTopofo of parallel block 8 comparators, which forms four lower bits of the code. The second parallel block of comparators includes two additional comparators E and 10, the signal at the outputs of which appears when the difference signal from the output of block 5 subtracts the dynamic range limits of the second parallel block 8 of comparators. In this case: the output code of the ADC is corrected by a step of the least significant bit by adding or subtracting 1 from the code of the four most significant bits, per. written in the arithmetic unit 6, and the inversion of the least significant bits at the outputs of the second parallel block 8 comparators. Thus, errors are corrected that do not exceed one step of the least significant bit of the ADC.
Коррекци ошибок, превышающих эту величину, производитс следующим.об разом.Correction of errors exceeding this value is performed as follows.
Смещение диапазона изменени значений разностного сигнала на входе второго параллельного блока 8 компараторов относительно динамического диапазона последнего приводит к различной веро тности по влени импульсов на выходах дополнительных компараторов 9 и 10. Си|- налы с выходов этих компараторов через элементы 11 и 12 запрета поступают на входы соответствующих интеграторов 13 и Й напр жени на вы ходах которых пропорциональны веро тности по влени импульсов на выходах дополнительных компараторов 9 и 10. С выхода дополнительного блока 15 вычитани снимаетс сигнал, пропорциональный разности этих напр жений, который используетс дл восстановлени симметрии диапазона изменени значений разностного сигнала относительно середины динамического диапазона второго параллельного блока 8 компараторов, С этой целью он подаетс на дополнительный вход блока 5 вычитани . При симметрии диапазона изменени значений разностного сигнала относительно середины динамического диапазона второго параллельного блока 8 компараторов, в случае их совпадени импульсы на выходах дополнительных компараторов 9 и 10 отсутствуют.Offset of the range of variation of the difference signal at the input of the second parallel block 8 of the comparators relative to the dynamic range of the latter leads to different probability of occurrence of pulses at the outputs of the additional comparators 9 and 10. C | - wages from the outputs of these comparators go through the elements 11 and 12 of the prohibition the corresponding integrators 13 and 11 of the voltage at the outputs of which are proportional to the probability of the appearance of pulses at the outputs of the additional comparators 9 and 10. 15, a signal proportional to the difference of these voltages is taken, which is used to restore the symmetry of the range of variation of the difference signal values relative to the mid-dynamic range of the second parallel block 8 of the Comparators. For this purpose, it is fed to the auxiliary input of the block 5. When the symmetry of the range of variation of the difference signal relative to the middle of the dynamic range of the second parallel block 8 of comparators, in the case of their coincidence, the pulses at the outputs of the additional comparators 9 and 10 are absent.
При недопустимом превышении диапазоном изменени значений разностного сигнала динамического диапазона второго параллельного блока 8 компараторов, на выходах обоих допол нительных компараторов 9 и 10 с одинаковой веро тностью по вл ютс импульсы . Эти импульсы с выходов одного из дополнительных компараторов 9 или 10, например компаратора 10, через элемент 12 запрета подаютс на интегратор 14, напр жение на выходе которого пропорционально Веро тности по влени импульсов на его входе. Это напр жение используетс дл подстройки динамического диапазона второго параллельного блока 8 компараторов в соответствии с диапазоном изменени значений разностного сигнала на его входе. При . превышении размаха входного сигнала АЦП номинального значени в процессе автоматического регулировани усилени усилител 1 возможно ограничение входного сигнала в первом параллельном блоке 3 компараторов, привод щее к ограничению разностног сигнала во втором параллельном блоке 8 компараторов и по влению импульсов на выходах дополнительных компараторов 9 и 10. Это может привести к нежелательному изменению сигналов управлени на дополнительных входах блока 5 вычитани и второго параллельного блока 8 компараторов . С целью исключени этого влени , в первый параллельный блок 8 компараторов введены два дополнительных компаратора 17 и 18 (аналогично двум дополнительным компараторам 9 и 10 во втором параллельном блоке 8 компараторов). При ограничении входного аналогового сигнала на их выходах возникают импульсы, которые объединены элементом ИЛИ 19 и подаютс на управл ющие входы обоих элементов 11 и 12 запрета. Таким образом, в этом случае импульсы с выходов дополнительных компараторов 9 и 10 не проход т на входы интеграторов 13, Т и 16, и ложной коррекции погрешности преобразовани не происходит.If the range of variation of the values of the difference signal of the dynamic range of the second parallel block of 8 comparators is inadmissibly exceeded, pulses appear at the outputs of both additional comparators 9 and 10 with the same probability. These pulses from the outputs of one of the additional comparators 9 or 10, for example the comparator 10, through the prohibition element 12 are applied to the integrator 14, the output voltage of which is proportional to the probability of the appearance of pulses at its input. This voltage is used to adjust the dynamic range of the second parallel block 8 of the comparators in accordance with the range of variation of the values of the difference signal at its input. At. exceeding the input signal amplitude of the ADC by the nominal value in the process of automatic gain control of amplifier 1 may limit the input signal in the first parallel block of 3 comparators, resulting in limiting the difference signal in the second parallel block of 8 comparators and the appearance of pulses at the outputs of additional comparators 9 and 10. This may lead to undesirable changes in the control signals at the additional inputs of the subtraction unit 5 and the second parallel unit 8 of the comparators. In order to eliminate this phenomenon, two additional comparators 17 and 18 were introduced into the first parallel block 8 of the comparators (similarly to the two additional comparators 9 and 10 in the second parallel block 8 of the comparators). When the input analog signal is limited, impulses arise at their outputs, which are combined by the element OR 19 and are fed to the control inputs of both prohibition elements 11 and 12. Thus, in this case, the pulses from the outputs of the additional comparators 9 and 10 are not passed to the inputs of the integrators 13, T and 16, and a false correction of the conversion error does not occur.
Если выбрать посто нную времени интегратора 20 малой, значительно меньшей посто нной времени интеграторов 13, Т и 16, то врем автоматического регулировани коэффициента усилени регулируемого усилител 1, врем , в течение которого происходит ограничение сигналов в первом и втором параллельных блоках компараторов, а следовательно, и величина сигналов ложной коррекции тна дополнительных входах блока 5 вычитани и второго параллельного блока 8 компараторов будут малыми. В этом случае ошибкой преобразовани , вызванной ложной коррекцией, вследствие ее малости можно пренебречь. Тогда возможно исклюмение из схемы АЦП эле ментов 11 и 12 запрета. .If we choose the time constant of the integrator 20 as a small, much shorter time constant of the integrators 13, T and 16, then the time of automatic control of the gain of the adjustable amplifier 1, the time during which the signals in the first and second parallel blocks of the comparators are limited, and therefore and the magnitude of the false correction signals in the additional inputs of the subtraction unit 5 and the second parallel unit 8 of the comparators will be small. In this case, the conversion error caused by the false correction due to its smallness can be neglected. Then exclusion from the ADC circuit of elements 11 and 12 of the prohibition is possible. .
Дл устойчивости работы цепи компенсации погрешности преобразовани необходимо иметь посто нную време-, нй интегратора Тб, большуюпосто нной времени интеграторов 13 иТ. Тогда пр возникновении одновременно ошибок смещени и согласовани диапазонов обеспечиваетс регулирование динамического диапазона второго параллельного блока 8 компараторов после окончани компенсаиии смещени ..For the stability of the conversion error compensation circuit, it is necessary to have a constant integrator TB, a large time constant for integrators 13 and T. Then, at the same time, the occurrence of simultaneous offset and range matching errors allows the dynamic range of the second parallel block 8 of the comparators to be adjusted after the end of compensation and offset.
Технико-экономический эффект заключаетс в том, что. вновь введенные элементы и св зи позвол ют измен ть динамический диапазон входного сигна ла, поступающего на первый параллель ный блок 8 компараторов так, что он всегда меньше или равен динамическому диапазону первого- параллельного блока компараторов. Поэтому при работе АЦП отсутствуют ошибки;преобразовани , св занные с ограничением « сигнала в первом параллельном бЛоке компараторов. Кроме того, ошибки преобразовани , превышающие один шаг йвантованИ ,вне зависимости от величины входного сигнала ЛЦП, уменьшаютс до шибок, не превышающих один шаг квантовани . Эти ошибки, в свою очередь , корректируютс с помощью дополнительных компараторов и арифметического блока. Таким образом, в устройстве достигаетс уменьшение по грешности аналого-цифрового преобразовани и обеспечиваетс высока The technical and economic effect is that. the newly introduced elements and connections allow the dynamic range of the input signal to be supplied to the first parallel block 8 of the comparators to be varied so that it is always less than or equal to the dynamic range of the first parallel block of the comparators. Therefore, during the operation of the ADC, there are no errors; conversions associated with the limitation of the signal in the first parallel block of the comparators. In addition, conversion errors greater than one step of quantizing, regardless of the size of the input signal of the LCP, are reduced to errors that do not exceed one quantization step. These errors, in turn, are corrected with additional comparators and an arithmetic unit. Thus, the device achieves a reduction in the error of the analog-digital conversion and provides high
стабильность характеристик в процессе эксплуатации без проведени ручных регулировочных операциЙ7 что позвол ет повысить устойчивость к воздействию дестабилизируюи|их 11 акторов и эксплуатационные харакТерИстики . аппаратуры цифрового телевидени .stability of characteristics during operation without manual adjustment operations7, which allows to increase resistance to the effects of destabilizing their 11 actors and operational characteristics. digital television instruments.