SU1027778A2

SU1027778A2 - Блок воспроизведени дл запоминающего устройства

Info

Publication number: SU1027778A2
Application number: SU823404354A
Authority: SU
Inventors: Анатолий Иванович Савельев
Original assignee: Московский Ордена Трудового Красного Знамени Текстильный Институт Им.А.Н.Косыгина
Priority date: 1982-03-26
Filing date: 1982-03-26
Publication date: 1983-07-07

Description

Изобретение относитс к вычислительной технике и может быть использовано в магнитных запоминающих устройствах.

По основному авт. св. 1 902070 известен .блок воспроизведени дл запоминающего устройства, содержащий первый предварительный-усилитель воспроизведени , вход j OTOporo подключен к одному из входов блока, второй предварительный усилитель воспроизведени , вход которого подсоединен к другому входу блока, дискриминатор и формирователь стробирующих импульсов, выходы которых соединены с соответствующими входами усилител воспроизведени , два инвертора, два сумматора и делитель напр жени , вход которого подключен к выходу второго предварительного усилител воспроизведени , к входу формировател стробирующих импульсов и к входу, первого сумматора , .второй 1вход которого подключен к выходу первого инвертора, а выход - к входу второго инвертора. Выход которого подключен к первому входу второго сумматора, второй вхо которого соединен с Йходом первого инвертора и выходом первого предварительного усилител воспроизведенИ , причем выход второго сумматора подключен к усилителю воспроизведени , а выход делител на-; .пр жени - к входу дискриминатора 11}.

Б данном блоке второй сумматор и усилитель воспроизведени дл выполнени функции полного подавлени помехи представл ют собой дифференциальный усилитель воспроизведени , усиливакзщйй сигналы чтени только положительной пол рности . Поэтому его использование ограничено вследствие того, что запоминающие устройства различных систем могут иметь сигналы чтени и единицы разной пол рности в зависимости от адреса считываемой информации из-за специфики прошивки запоминанлдих кассет. Это сужает область применени блока. ,

Цель изобретени - расширение области применени блока за счет возможности его работы с разнопол рными сигналами считывани .

Поставленна цель достигаетс тем, что в блок воспроизведени дп запоминающего устройства введены триггер, один из входов которого вл етс управл ющим входом блока, элемент ИЛИ и элемент задержки , вход которого соединен с выходом второго предварительного усилител воспроизведени , а выход - с одним из входов элемента ИЛИ, другой вход которого вл етс установоным входом блока, а выход соединен

. с другим входом триггера, выход которого подключен к одному из входов усилител воспроизведени .

На чертеже изображена структурна схема блока воспроизведени дл

запоминающего устройства.

Блок воспроизведени содержит первый предварительный усилитель 1 воспроизведени , имеющий вход 2, второй предварительный усилитель 3

0 воспроизведени , имеющий вход 4, делитель 5 напр жени , первый сумматор 6, первый инвертор 7, второй сумматор 8, второй инвертор 9, усилитель 10 воспроизведени , формирователь 11 стробирующих импульсов , дискриминатор 12, элемент 13 задержки, элемент ИЛИ 14, один из входов которого вл етс установочным входом 15 блока, и триггер 16,

0 один из входов которого вл етс управл ющим входом 17 блока.

Устройство работает следующим образом .

При считывании сигнала положительной пол рности сигнал вместе с помехой поступает по входу на усилитель 1, с выхода которого ycHленный чтени подаетс на входы инвертора 7 и сумматора 8. Одновременно по входу 4 на усилитель 3 поступает эталонный сигнал, который после линейного усилени подаетс на формирователь 11, На делитель 5 напр жени и на один из входов сумматора б, на другой вход

5 которого за счет инвертора 7 приходит сигнал чтени обратной пол рности . После сложени этих сигЦалов на выходе сумматора б импульс и&пр жени будет соответствовать

0 нулевому сигналу с учетом наличи помехи на входе 2. Этот импульс напр жени поступает на вход инвертора 9, а затем на один из входов С5л«1матора 8, на другой вход которого поступает усиленный сигнал чтени . Сумматор 8 образует вместе с усилителем 10 дифференциальный усилитель воспроизведени . На одни из входов усилител 10 подаютс

П соответственно строб-импульсы с формировател 11 и урОвень Дискриминации с дискриминатора 12..В данном режиме на вход усилител 10 с триггера 16 подаетс соответстf вукйцее напр жение дл управлени усилением сигнала чтени положительной пол рности за счет установки триггера через элемент ИЛИ 14 в одном из устойчивых состо ний по нулевому сигналу установки, по.ступивщему

в начале работы блока на вход 15, или по сигналу с элемента 13 задержки при последующей его работе.

- При выделении единичного сигнала 5 чтени отрицательной пол рности по

1027778

входу 17 поступает управл ющий сиг-Использование изобретени поэво- нал, который устаиавлнвает триггерл ет, не снижаш высокой помехо16 в противоположное сост,о ние. Зазащищенности, примен ть блок дл счет этого происходит Управлениеусилени сигналов чтени как полоусилителем 10 и усиление сиг-жительной, так и отрицательной пол рнала чтени отрицательной пол р-5 ности без значительных дополнительности . .ных затрат.

Claims

БЛОК ВОСПРОИЗВЕДЕНИЯ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА по авт.св.

№ 902070, отличающийся тем, что, с целью расширения области применения блока за счет возможности его работы с разнополярными сигналами считывания, в него введены триггер, один из входов которого является управляющим входом блока, элемент ИЛИ и элемент задержки, вход которого соединен с выходом второго предварительного усилителя воспроизведения, а выход - с одним из входов элемента ИЛИ, другой вход которого является установочным входом блока, а выход соединён с другим входом триггера, выход которого подключен к одному из входов усилителя воспроизведения.