SU1013987A1 - Устройство дл распознавани случайных сигналов - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах дл  распознавани  случайных сигналов. Известно устройство дл  распознавани , содержащее многослойную сеть линейных дискриминаторов, блоки умно жени  и сумматоры ГООднако устройство характеризуетс  недостаточной точностью при распознавании . Наиболее близким к изобретению по технической cyщнoctи  вл етс  устрой ство дл  распознавани  случайных сигналов , содержащее линейные дискриминаторы , одни из выходов которых соеди нены с соответствующими входами блока управлени  и индикации, блок вьщелени  признаков, состо щий, например,из аналого-цифрового преобразовател , цифрового анализатора.квадратораи сум матора, блоков оперативной и посто н ной пам ти С ЗОднако устройство имеет недостато ную точность распознавани  сигналов, так как структура решающего правила не обладает свойством оптимальности. Целью изобретени   вл етс  повыше ние точности устройства при распознавании как шумовых, так и импульсных случайных процессов. Указанна  цель достигаетс  тем, что устройство, содержащее аналогоцифровой преобразователь,,вход которого  вл етс  входом устройства, а выход подключен к входам цифрового анализатора и квадратора, выходы которых соединены соответственно с первым входом делител  и входом первого сумматора, выход которого подключен к второму входу делител , выход которого соединен с первым входом первого блока оперативной пам ти, второй вход и выход которого подключены соответственно к первому выходу и первому входу блока управлени , второй выход которого подключен к входу первого блока посто нной пам ти, последовательно соединенные первый блок умноже ни , второй сумматор и пороговый элемент , один из выходов которого подключен к второму входу блока управлени , а другой  вл етс  выходом устрой ства, причем выход первого блока посто нной пам ти соединен с одним из входов первого блока умножени , дополнительно содержит последовательно соединенные вторые блок посто нной пам ти, блок умножени  и блок опера тивной пам ти, выход которого подключен к другому входу первого блока умножени , а управл ющий вход - к второму в«)в© у блока управлени , первый выход которого соединен с входом второго блока посто нной пам ти, причем информационный выход первого блока оперативной пам ти подключен к соответствующему входу второго блока умножени  . На чертеже приведена блок-схема устройства . Устройство содержит аналого-цифро вой преобразователь (АЦП) 1, цифровой анализатор 2 энергетического спектра, делитель 3 первый блок оперативной пам ти, квадратор 5 первый сумматор 6, первый блок 7 посто нной пам ти , второй блок 8 посто нной пам ти , второй блок 9 оперативной пам ти , первый блок 10 умножени , блок 11 управлени , второй сумматор 12, пороговый элемент 13 и второй блок 1k умножени . Устройство работает следующим образом . Нд вход АЦП 1, который  вл етс  входом устройства, поступает распознаваемый сигнал X(t). Отсчеты распознаваемого сигнала с выхода АЦП 1 в цифровой форме поступают на вход цифрового анализатора 2, с помощью которого происходит оценка энергетического спектра по алгоритму дискретного или быстрого преобразований Фурье. После вычислени  оценки спектра на частоте L значение этой оценки подаетс  на первый вход делител  3. С помощью квадратора 5 и сумматора 6 происходит вычисление суммы квадратов отсчетов X--(t.), значение которой подаетс  на второй вход делител  3, с помощью которого происходит йычисление оценки G,.(L) нормированного энергетического спектра на частоте L, которое поступает в первый блок оперативной пам ти. После вычислени  (L) происходит вычисление нормированного энергетического спектра на частоте L+1 и т.д., которые подаютс  в блок j в соответствующие  чейки. После заполнени  последней  чейки (емкость пам ти выбираетс  на этапе обучени  ) включаетс  блок 11 управлени , который начинает выдавать управл ющие импульсы на блоки , 9, 7 и В. По сигналам с блока 11 управлени  из блока 4 выбираютс  величины G(L), где L 0,1,2,..., в определенной последовательности , а из блока 8 посто

Claims (1)

1. УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ СЛУЧАЙНЫХ СИГНАЛОВ, содержащее аналого-цифровой преобразователь, вход которого является входом устройства, а выход подключен к входам цифрового анализатора и квадратора, Выходы которых соединены соответст- ¹ венно с первым входом делителя и входом первого сумматора, выход которого подключен к второму входу делителя, выход которого соединен с первым входом первого блока оперативной памяти, второй вход и выход которого подключены соответственно к первому выходу и первому входу блока управления, второй выход которого подключен к входу первого блока постоянной памяти, последовательно соединенные первый блок умножения, второй сумматор и пороговый элемент, один из выходов которого подключен к второму входу блока управления, а другой является выходом устройства, причем выход первого блока постоянной памяти соединен с одним из входов первого блока умножения, о т ^f/i и чающее с я тем, что, с целью повышения точности устройства, оно содержит последовательно соединенные вторые блок постоянной памяти, блок умножения· и блок оперативной памяти, выход которого подключен к другому входу первого блока умножения, а управляющий вход - к второму выходу блока управления , первый выход которого соединен с входом второго блока постоянной памяти, причем информационный выход первого блока оперативной памя<ти подключен к соответствующему входу второго блока умножения.

   £866101” AS