Изобретение относитс к радиосв зи и может найти применение в аппаратуре телеграфной радиосв зи с использованием частотно-манипулирован ных сигналов. Известен цифровой формирователь частотно-манипулированных сигналов, содержащий опорный генератор, делитель частоты и блок управлени СЦ. Недостаток такого,цифрового формировател частотно-манипулированны сигналов состоит в том, что он не позвол ет получить комплексную огибающую частотно-манипулированного сигнала. Известен также цифровой формирователь частотно-манипулированных сигналов, содержащий последовательн соединенные первый формирователь адресных сигналов и первый преобразователь кодов, второй вход которог соединен со вторым выходом первого формировател адресных сигналов,, установочный вход которого соединен с выходом формировател сигнала начальной установки, а также опорный генератор и последовательно соединенные блок пам ти и второй преобра зователь кодов С2 1. Недостаток известного цифрового формировател частотно-манипулирова ных сигналов состоит в том, что спектр фopмиpieмoгo частотно-манипу лированного сигнала Содержит парази ные зеркальные составл кнцие . Цель изобретени - сужение cneKTpa частот. Дл .достижени указанной цели в цифровой формирователь частоЕноманипулированных сигналов, содержащий последовательно соединенные первый формирователь адресных сигналов и первый преобразователь кодов, второй вход которого соединен со вторым выходом первого формировател адресных сигналов, установочный вход которого соединен с выходом формировател сигнала начальной установки, а также опорный генератор и последовательно ооединенные блок пам ти и второй преобразователь кодов, введены последовательно соединенные пер вый инвертор, первый коммутатор, вто рой формирователь адресных сигналов третий преобразователь кодов и второй коммутатор, последовательно соединенные второй инвертор, третий и четвертый коммутаторы и последовательно соединенные делитель частоты и формирователь тактовых сигдапов, причем вход первого инвертора подключен ко второму входу первого коммутатора , выход которого подключен к управл ющему входу рервого формировател адресных сигналов, третий выход которого подключен ко входу второго инвертора и ко второму входу третьего коммутатора, выход формировател сигнала начальной установки подключен к установочному входу второго формировател адресных сигналов, второй выход которого подключен ко второму входу третьего преобразовател кодов, а третий выход - ко второму входу четвертого коммутатора, выход которого подключен к управл ю щему входу второго преобразовател кодов, выход первого преобразовател кодов подключен ко второму входу второго коммутатора, выход которого подключен ко входу блока пам ти, выход опорного генератора подключен к управл ющим входам второго и четвертого коммутаторов и ко входу делител частоты, выход которого подключен к стробирующему входу первого коммутатора , а выход формировател тактовых сигналов подключен к управл ющему входу третьего коммутатора. На чертеже изображена структурна схема цифрового формировател частотно-манипулированных сигналов. Цифровой формирователь частотноманипулированных сигналов содержит первый коммутатор 1, первый инвертор 2, первый формирователь .адресных сигналов 3, второй формирователь адресных сигналов 4, первый преобразователь кодов 5, второй инвертор 6, второй коммутатор 7, блок пам ти 8, второй преобразователь кодов 9, третий коммутатор 10, третий преобразователь кодов 11, четвертый коммутатор 12, опорный генератор 13, делитель частоты 14, формирователь тактовых импульсов 15 и формирователь сигнала начальной установки 16. Цифровой формирователь частотноманипулированных сигналов работает следующим образом. Формирование адреса 5itiS2-t исозйН; осуществл етс соответствующими формировател ми адресных сигналов 3,4, выполненных на основе реверсивных двоичных счетчиков, которые в режиме нажати суммируют код числа, а в режиме отжати - вычитают. Синхронизаци работы формирователей адресных сигналов 3,4 производитс импульсами с выходов формировател сигнала начальной установки 16, записывающим в разр ды первого формировател адресных сигналов 3 все нули, в разр ды второго формировател адресных сигналов 4, кроме знакового нули , а в знаковый - единицу, что соответствует начальным точкам отсчета sin CZt исозЙ-Ь. Низкочастотный модулирующий информационный сигнал поступает на управл ющий вход первого коммутатора 1, который в режиме нажати подключает код частоты к пр мым входам формирователей адресHEJX сигналов 3,4, а в режиме отжати к реверсивным. Первые К разр дов формирователей адресных сигналов J И 4 служат дл формировани адресных сигналов дл блока пам ти 8 и подключены к первым входам соответст венно первого 5 и третьего 11 преобразователей кодов. К4-2 -и разр д формирователей адресных сигналов 3 и 4, называюоо йс квадрантным, соедийен со вторыми входами соответс венно первого 5 и третьего 11 преобразователей кодов. Он определ ет квадрант комплексной плоскости, в которомВ каждый тактовый момент вре мени нахрдитс выборка синусоиды или косинусоиды. Первый 5 и третий 11 преобразователи кодов обеспечи:вают передачу информации в пр мом коде на отрезке синусоидального коле бани от момента перехода через О до достижени точки экстремума и в ннвё ном- иа отрезке синусоиды от точки экстремума до перехода через О. К+2 -и разр д формирователей адресных сигналов 3 и 4 используетс дл формировани знака цифровой выборки , при этом О соответствует знаку плюс, 1 - знаку минус. Сигналы с выходов знаковых разр дов формирователей адресных сигналов 3,4 поступают на соответствующие входы четвертого комм атора 12. Причем знаковый разр д второго формировател гцфесного сигналов 4 соединен непосредственно, апервого - через второй инвертор б и третий коммутатор 10, предназначенные дл инверсии знака составл ющей -js-lnSZt комплекс ного числа по тактовому сигналу с вы формировател тактовых импульсов 15. Четвертой) кокоиутатор 12 знака служит дл подключени знака соответствуюдей цифровой выборки slnS2l HCOSStK управл ющему входу второго преобразовател кодов 9 и к выходу устройства. Второй коммутатор 7 обеспечивает последовательное подключение адреса91па исоз9Ч;к адресным шинам-блока пам ти 8. При последовательном подключении к адресным шинам блока пам ти 8 сигналов адреса цифровой выборки sin SJt, и cos Sit происходит считывание значений выборки с выходов блока пам ти 8 в виде А-разр дного числа, причем вначале считываетс комплексно-сопр женное число (Re и 3т). Блок пам ти 8 используетс с полной деишфрацией гщреса . В блоке пам ти 8 записаны и хран тс N чисел-отсчетов синусу идального колебани с шагом - В цел х уменьшени объема пам ти в блоке пам ти 8 хран тс отсчеты синусоишл только первого квадранта от О до -2.. Далее происходит преобразование в дополнительный код и выдача числа на выход. Управление работой второго 7 и . четвертого коммутаторов 12 осуществл етс сигналами с выхода опорного генератора 13, управление работой первого коммутатора 1 осуществл етс сигналами с выхода делител частоты 14, а управление работой третьего коммутатора 10 осуществл етс сигналами с выхода формировател тактовых сигналов 15. Технико-экономический эффект изобретени состоит в том, что цифровой формирователь частотно-мани11улированных сигналов обеспечивает комплексное представление частотно-маннпулированных сигналов без паразитных зеркальных составл ющих в спектре фОрмируелюго сигнала.