SU1012191A1 - Детектор квазиравновеси (его варианты) - Google Patents

Abstract

1. Детектор квазиравновеси , содержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нуль -орган подключен к входу блока управлени , второй вход которого подсоединен к опорному входу устройства, а пернвый и второй выходы соединены с управ л ющими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, отличающийс  тем, что, с целью повыщени  точности yci ройства, в него введены амплитудный преобразователь, блок выделени  HeHaMe р емой составл ющей сигнала, выход которого соединен с первым входом первого ключа, первый вход - с информационным входом устройства, со вторым входом первого ключа и с третьим входом блока управлени , а второй вход - с опорным входсйл устройства И через ам S плитудный преобразователь - с третьим входом первого ключа, а у травл ющий вход - с третьим выходе блока управ

Description

Ю

СО

ч.

2.Детектор, содерж щий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нуль-орган подключен к первому входу блока управлени , второй вход которого подсоединен к опорному входу устройства ., а первый и второй выходы соединены с управл ющими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, отличающийс   тем, что, с целью повышени  точности устройства, в него введены амплитудный преобразователь и блок компенсацш неизмер емой составл ющей сигнала , выход которого подключен к первоt .iy входу первого ключа, первый вход к информационному входу устройства и к третьему входу блока управлени , второй вход - к опорному входу устройства и через амплитудный преобразователь к второму входу первого ключа, а управл ющий вход - к третьему выходу блока управлени .

3.Детектор по п, 1, о т л и ч а ющ и и с   тем, что блок выделени  измер емой составл ющей сигнала содерьжит последовательно соединенные управИзобретение относитс  к электроизмерительной технике и может быть использовано в приборах допускового контрол  параметров комплексных двухполюсников , мостах и компенсаторах переменного тока.

Известен детектор квазиравновеси , содержащий два.сох ласующих блока, выходы которых соответственно через первый и второй двухполупериодньгр выпр Мигели соединены с соответствующими входами вычитающего блока, выход которого .подключен к сигнальному входу интегратора , выход которого подсоединен к сигнальному входу блока сравнени , управл ющие входы интегратора и блока сравнени  соединень с выходом врем задающего блока .

Указанное устройство сравнивает модули двух гармонических сигналов одичаковой частоты, но не позвол ет CJWBгивать раздельно синфазные и квадр гурные составл ющие этих сигналов.

л емый фазовращатель, делитель напр жени  и нуль-орган, второй вход которого  вл етс  первым входом блока, а выход соединен со вторым входом делител  напр жени , выход которого  вл етс  выходом блока, вход управл емого фазовращател   вл етс  вторым входом блока, а управл ющие входы управл емого фазовращател  и делител  напр жени   вл ютс  управл ющим входом блока.

fi. Детектор по п. 3, о т л и ч а ющийс  т ем, ч то блок компенсации неизмер емой составл ющей сигнала со-, держит последовательно соединенные, управл емый фазовращатель, делитель напр жени  и нуль-орган, а также блок вычитани , первый вход которого соединен с вторым входом нуль-чзргана и  вл етс  первым входом блока, второй вход соединен с выходом делител  напр жени  а выход  вл етс  выходом блока, причем выход нуль-органа подключен к второму входу делител  напр жени , управл ющий вход которого соединен с управл ющим входом управл емого фазовращател  и  вл етс  управл ющим входом блока, вход управл емого фазовращател   вл етс  вторым входом блока.

Кроме того, сигнал на выходе детектора имеет аналоговую форму, что требует дополнительного аналого-цифрового преобразовани  дл  случа  экстрапол ционного формировани  регулирующих воздействий дл . уравновещивани , например, мостовой измерительной цепи.

Известно устройство дл  контрол  параметров комплексных сопротивлений, параметров комплексных сопротивлений,содержащее генератор синусоидального напр  жени .выход которого соединен с входами первичнохю измерительного преобразовате п  и формировател  импупьсов,выход которого подключен к первому входу блока управлени , выходы которого подсоединены соответственно к управл ющим входам первого, второго и третьего ключей и первому входу блока запоминани , первый и второй выходы которого соединены с сигнальным входом второго ключа и первым входом первого ключа, второй и третий входы которого подключен соответственво к выходам источника опорного напр жени /в перьичного измерительного преобразовател , а выход - к входу интегратора , первый и второй выходы крторого подсоединены к второму входу блока запоминани  и через нуль-орган к второму входу блока управлени  соответственно, выход генератора импульсов через третий ключ соединен со входом счетчика . Данное устройство позвол ет получать итифровую информацию об отношении соотавл юпщх одного из сигналов (с выхода первичного измерительного преобразовател ) ко второму, вз тому за опорный (сигналу с ш 1хода генератора синусоидального напр жени ). Однако устройство обладает низкой точностью, так как вследствие задержек срабатывани  формировател  импульсов и трехпозиционного ключа выходные напр жени  интегратора в конце первого такта интегрировани  со ответсгвенно дл  синфазной и квадратурной составл ющих будут равны не % - ° f«Vb .,-C05C.0)I C05VfCOS4-l siviQBivie . ти„ siwCtftO) cosifsine где Т - период синусоидального напр ж&ни ; ( - амплитуда информационного - посто нна  времени интегратора; 1/ - фазовый сдвиг между опорным и информационным гармоническими сигналами; & - фазова  погрешность от задержек . Таким образсм, в сигналах интегратора присутствуют ка5 измер ема  соста&л юша , так и неизмер е«{а . Косинусна  составл юща  погрешностей несущественна , поскольку она лишь незначительно ме н ет напр жение интегратора, а при приг п том способе двухтактного интегрировани  это не сказываетс  на конечном результате . Вли ние синусной погрешности, особенво в случа х, когда измер ема  составл юща  намного меньше неизмер емой , играет определ ющую роль. Кроме того, дополнительна  погрешность вызвана тем, что напр жени  на выходах г&нератора синусоидального напр жени  и сточника образцового напр жени  и источника образцового напр жени  вследствие вли ни  различных дестабилизируюих факторов могут измен тьс  незавси симо друг от друга. Цель изобретени  - повышение точности . Указанна  пиль достигаетс  т&л, что в детектор квазиравновесй ,сс«ержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нуль-орган подключен к первому входу блока управлени , второй вход которого подсоединен к опорному входу устройства, агпервый и второй выходы соединены с управл ющими входами соответственно первого и второго ключей, вход р выход второго ключа подключенысоответственно к выходу генератора импульсов и к входу счетчика, введены амплитудный преобразователь, блок выделени  неизмер емой составл ющей сиг нала, выход которого соединен с первым входгал первогх) ключа,первый вход-си - фогыационным входом устройства.ср вторым входом первого ключа и с третьим входом блока управлени , а второй вход - с опорным входом устройства и через амплитудный преобразовав-: тель - с третьим входом переюго ключа, . а управл ющий вход - с третьим выхоа 4 блока, управлени , причем блок выделени  измер емой составл ющей сигнала содержит последовательно соединенные управл емый фазовращатель, делитель напр жени  и нуль-орган, второй вход которого  вл етс  первым входом блока, а выход соединен со вторым входом де .лител  напр жени , выход которого  вл етс  выхоДс  4 блока, вход управл емого фазовращател   вл етс  BTopi iM вхопом блока, а зтаравп ющие входы управл емого фазовращател  и делител  напр жени   вл ютс  управл ющ1Ш( входом блока. В детектор i квазиравнрвеси  введевьп амплитудный преобразователь в блок компенсации неизмер емой составл ющей сигнала, выход которого подключен к первсыу входу первого кгаоча, первый вход - к йнформаиионнсилу входу устрой, ства и к третьему, входу блока унравленк , второй вход - к опорному входу устройства и через амплитудный преобразователь - к второму входу первого ключа, а управл ющий вход - к третьему выходу блока управлени , прнчем б1кж компенсации невзмер емой составл ющей 510 сигнала содержит последовательно соеаиненные управл емый фазовращатель, делитель напр жени  и нуль-орган, а также блок вычитани , первый вход которого соединен с вторым входом нуль-органа и  вл етс  первым входом блока, второй вход соединен с выходом делител  напр жени , а выход  вл етс  выходам блока , причем выход нуль-органа подключен к второму входу делител  напр жени , управл ющий вход которого соединен с управл ющим входом управл емого фазовращател  и  вл етс  управл ющим входом блока, вход управл емого фазовращател   вл етс  вторым входом блока. .-На фиг. 1 -дана блок-схема первого варианта детектора квазиравновеси , первый вариант; на фиг. 2 - блок-схема . блока выделени  неизмер емой составл ющей сигнала; на фиг. 3 - блок-схема второго варианта детектора квазиравновеси ; на фиг. 4 - блок-схема блока компенсации -неизмер емой составл ющей сигнала; на фиг. 5 и 6 - временные диаграммы , по сн ющие работу соответственно первого и второго вариантов детектора KI азиравновеси  дл  случа  нахождени  .вектрра информационного гармонического Iсигнала, описываемого уравнением 0 . -( ( Ч), в первом квадранте относительно вектора опорного гармош ческого сигнала и ц 0 Sin Ш-Ь, где и на и Uoa амплитуды информациовн ного и опорного сигналов; (JU - частота; ф - фазовый сдвиг сигнала U.. относительно сигнала U о Детектор квазиравновеси  (фиг. 1) содержит блок выделени  неизмер емой составл ющей 1 сигнала, амплитудный преобразователь 2,1, генератор имрульсов 3.1, блок управлени  4.1, ключи S.1 и 6.1, интегратор 7.1, нуль-орган 8.1и счетчик 9.1. Выход счетчика  вл етс  выходом устройства. Блок выделе ни  неизмер емой составл ющей 1 сигнала содержит управл емый фазовращатель 1О.1, дискретный делитель напр жени  11.1, нуль-орган 12.1. Детектор квазиравновеси  (фиг. 3) содержит блок компенсации неизмер емой составл ющей сигнала 13, амплитудный преобразователь 2.2, генератор импульсов 3.2, блок управлени  4.2, ключи 5.2и 6.2, интегратор 7.2, нуль-орган 8.2 И счетчик 9.2. Выход счетчика  вл етс  выходе устройства. Блок компенсации неизмер емой составл ющей ,13 сигнала содержит управл емый фазовращатель 10.2, дискретный делитель напр 916 жени  11.2, нуль-орган 12.2, блок вычитани  14. Детектор квазиравновеси  согласно nepBCTvjy варианту работает следующим образом. Информационный гармонический сигвал О ц поступает одновременно на первые входы блока выделени  неизмер &мой составл ющей 1 сигнала, ключа 5.1 и блока управлени  4.1. Опорный гармонический сигнал DO (фиг. 5, строка а) поступает одновременно на вход амплитудного преобразовател  2.1 и вторые входы блока выделени  неизмер емой соо- тавл ющей 1 сигнала и блока управлени  4.1. Блок управлени  4.1 управл ет работой блока выделени  неизмер емой соо тавл ющей 1 сигнала и ключами 5,1 и 6.1 в зависимости от того, в каком квадранте находитс  вектор сигнала Оц относительно вектора сигнала UQ и отношение амплитуды какой составл ющей сигнала Uvi к амплитуде сигнала UQ нужно определить. При определении от- ношени  амплитуды синфазной соотгиал ющей сигнала Uu к амплитуде сш нала UQ на первом такте преобразовани  сигнаЯ управлени  открывает ключ 5.1 на врем  от О до IZT при и 37С/2 21С fi на врем  от It до 2ТС при V 37c/2. Однако вследствие задержек дЧ срабатывани  ключа имеет место фазова  погрешность & и напр жение UM через ключ 5.1 поступает на интегратор 7;1 в течение интервала времени от () до (). Выходное напр жение интегратора (фиг. 5, строка с) в конце первого такта интегрировани  принимает значение Тс.-- - cos cose- 5iv,4Bi.. Как видно из временных диаграмм (Фиг. 5, строки а, в) основную часть погрешности Лсф преобразовани  на перBOM такте составл ет погрешность от не« .,«,„„,.,.,. « ио взмер емой (квадратур,ной} составл ющей сигнала, Лц- SinVfcoseОдновременно опорный сигнал OQ проходит через управл емый фазовращатель 10.1 и дискретный делитель напр жени  11.1 иа один из входов нуль-органа 2.1, на второй вход которого подает  сигнал Оц Упра вл емый фазовращатель 0.1 сдвигает фазу сигнала (Jo на зК/2 при 0 и на при ТГ-с , а коэффициент передачи дискретного делител  11.1 возрастает от О до 1 при 0 rtfV:7r/2 , ,и убывает от 1 до О при П и 3ltJ/2 2К. На фиг. 5 фаза сигнала GO повернута на 3Tli2 относительно сигнала UQ- С момента времени, равного ., сигнал с выхода делител  11.1 сравниваетс  с сигналом 0ц и в каждый их равенства до момента Римпульс с выхода нуль-органа 12.1 измен ет коэффициент передачи дискрет ного делител  11.1 на величину шага дискретности. В результате, начина  с м лента 7Г, сигнал Ug (фиг. 5 строка а) на выходе делител  становитс  близки к неизмер емой (квадратурной) UKB (фиг. 5, строка в) составл ющей сигнала ( Jj, (отличаетс  не более, чем на шаг дискретности сигнала 0л с выхода дела тел  11.1). . Во второй такт интегрировани  (в и тервал вретлени от ТРн- до ) с выхода блока 1 выделени  неизмер емой составл ющей через ключ В.1 на интегратор 7.1 подаетс  сигнал Ug, которы компенсирует на интеграторе ошибку Silfi4siM0 AH. так как интеграл №(, от гармонической функшга за период ра; вен нулю. В результате на интеграторе CXJSVfcos© : остаетс  напр жение JTuM пропорциональное амплитуде -ZKf, синфазной составл ющей. В третьем такте производитс  разр д интегратора посто  иным напр же нием Ua которое подаетс  от амплитудного преобразовател  2.1 через ключ 5.1 и равно амплитуде Uod опорного напр жени . В результате любое изменение опорного напр жени  приводит к соответствующем изменению напр жени  разр да, а отношение UQ jUU ocTaeTCH посто нным. На- пр жение на выходе интегратора линейно взметнетс  ро нулевого значени  в момент v , что фиксируетс  нул1у-органс 1 8.1, импульс с выхода которого подаетс  на блок управлени  4.1. Сигнал с блока управлени  открывает ключ 6.1 на врем  с момента (2lt+u.-t) до момента fc , а в счетчик 9.1 записываетс  числ равное количеству импульсов за интер&а времени ()3 и пропорциональное от ношению U.(a| U . При определении отношени  амлитуды .UttftO квадратурной составл ющей сигнала 0ц (фиг. 5 строка d ,) к амплитуде сигнала Ug по сигналу с выхода блока управлени  4.1 открываетс  ключ 5.1 на врем  от (7С/2 + М ) до ЗТС/2- -ДЬ1 так йак имеют место временньш задерж.ки . Выходное напр жение интегратора (фиг. .5 строка ) в конце первого такта интегрировани  принимает значение ьКак видно из временных диаграмм (фиг. 5 строки d , е) основную часть погрешности А|св преобразовани  на перветл такте составл ет погрешность От неизмер емой (синфазной) составл ющей сигнала UH ,COs4siMP Одновременно опорный сигнал (JQ проходит через управл емый фазовращатель 1О.1 и дискретный делитель напр жени  11.1 на один из входов 12.1,. на второй вход которого подаетс  сигнал Цц. По сигналу с выхода блока управлени  4.1 управл емый фазовращатель 1О.1 поворачивает фазу сигнала UQ на Я при 1172 4V3 ТЧ2 и оставл ет прежнюю фазу при 0 и 31С72 У 2lt. Дискретный делитель напр жени  11.1 в течение интервала времени oTlZT до измен ет свой коэффициент передачи, причем коэффициент передачи увеличиваетс  от О до 1 при 7С72 «/ 7Ги 25Г и уменьщаетс  от 1 до О при и Tt -37f/2. С момента времени, равного Jt, сигнал Оц с выхода делител  напр жени  11.1 сравниваетрс  с сигналом Uv« и в каждый момент их равенства до момента 31С/2 импульс с выхода нул1г-органа 12 измен ет коэффвциент передачи дискретного делител  la пр жени  11 ..1 на величину шага дискретности . В результате, начина  с момев та , сигнал Ua Фиг. 5 строка {J ) на ш 1ходе делител  становитс  близок к неизмер емой (синфазной) составл ющей Осф (фиг. 5, строка е) сигнала Uvi (отличаегс  не более, чем на шаг дискретности сигнала с выхода делител  11.1). Во второй такт интегрировани  (в тервал времени от ui, до + Ь) с выхода блока 1 выделени  невэмер емой составл ющей через ключ 5.1 на интегратор 7.1 подаетс  снгвал Ug , который компенсирует на интеграторе - , Т IIошибку ii COS siH9 ™ иит;вгрец1 от гармонической функции за период равен нулю. В р)езультате та .интe.rJ aтope 1 ivi fcostfs остаетс  напр жение TUw пропорционадьное амплитуде кваДратурной составл ющей сигнала. В трегь л такте производитс  разр д интегратора 7.1 посто нным напр жением (Jg, которое подаетс  от амплитудного преобразовател  2.1 через ключ 5.1 и равно амплитуде Uoa опорного напр жени . Момент -tg равенства нулю напр же ни  интегратора фиксируетс  нуль-органе 8.1, и сигнал с вы хода блока управлени 4,1 открывает ключ 6.1 на врем  с момента ( i-A.fe) до .-tg, а в счетчик 9.1 записываетс  число, равное ву импульсов за интервал времени (f-) и пропорциональное отно кь шение -рр- Uod IДетектор квазиравновеси  по второму варианту (фиг. 3) работает следуюппшг , образсы. Ии4юрмаци6нный сигнал Uu (фиг. 6 строка а) поступает на первый вход блока управлени  4.2 и на первый вход блока компенсации неизмер емой составл ющей 13, т.е. одновременно на nep№ie входы блока вычитани  14 и )гана 12.2. Опорный гармошиескй сигнал Uo (фиг. 6 Строка а) поступает одновре менно на вход амплитудного преобразовател  2.2, второй вход блока управлени  4.2 и второй вход блока компенсации неизмер емой составл ющей 13 сй1 нала , т.е. через последовательно соединенны е управл емый фазовращатель 1О.1 и дискретный делитель напр жени  11.2, на вторые входы блока вычитани  14 и нуль-органа 13. Блок управлени - 4.2 управл ет работой блока компенсации неизмер емой составл ющей 13 сигнала в ключами 5.2 и 6.2 в зависимости or того, в каком квадранте находитс  вектор сигнала UQ относительно векторе сигнала Оц и отношение амплитуды какой составл ющей сигнала Uy к амплитуде сигнала U нужно определить. При определении отнощени  амплитуды ОкбО квадратурной составл ющей сигнала {Ji, к амппигуде сигнала UQ по сигналу с выхода блока управлени  4.2 фазовращател  1О.2 поворачивает фазу сигнала f при и оставл ет прежнюю фе1зу при 0 и . Дискретный делитель напр жени  11.2 в„.течение интервапа времени от О до 91.10 измен ет свой коэффшгаент передачи , причем коэффициент передачи увепичиваетс  от О до 1 при V 7ZrH 3C/2 / 2 и уменьшаетс  от 1 до О при и 7C-cS 3 /2. Нульорган 12.2 сравнивает сигнал Уц с сигналом и (фиг. 6 строка а) с выхода дискретного делител  напр жени  11.2, и в моменты их равенства импуль сы с выхода нуль-органа, поступа  на второй управл ющий вход дискретного делител  напр жени  11.2, вызыва  изменение его коэффициента передачи на единицу дискретности. В результате к моменту времени сигнал на выходе дискретного делител  напр жени  11.2 устанавливаетс близким к величине ) синфазной составл ющей сигнала Uj (отличаетс  не более, 4®vi на единицу дискретности), а сигнал Up (фиг. 6 строка в) на выходе блока вычитани  14 близок к величине квадратурной соотавл ющей ,ь сигнала UM , причем сигНал OQ 0 , а сигнал Up . . Сигнал /Up с выхода олока вычитани  14 через ключ 5.2 поступает ш вход интегратора 7.2 в течение интервала, времени от ( 7С-/2 +Д -fe ) до (.3ifc/2 +A-fe) опорного сигнала (вследствие временных задержек блока управлени  4.2 и ключа 5.2). В результате имрет место фазова  погрешность & 27Г, где Т - период колебаний сигнала Uo и выходное значение сигнала (фиг. 6 строка с) на выходе интегратора 7.2 в конце первого такта интегрировани  будет отпичатьс  от Ч не более, чем на -(фиг. 6 строка в), где Л - к6л11чество дискретных значений коэффициента передачи дискретного делит&л  напр жени  11.2. Если неизмер ема  составл юща  не компенсировалась, потррешнрсть возросла бы на - .сииО Чфиг. 6 строка а). ш ВЬ второй такт интегрировани  (с момента + Д-t) по сигналу с блока управлени  4.2 производитс  разр д и гегратора посто нным напр жением Од , которое подаетс  через ключ 5.2 с выхо да амплитудного преобразовател  2.2 и пропорЙионально амплитуде dog опорного напр жени  UQ. В результате любое изменение опорного напр жени  приведет к пропорциональному изменению напр жений разр да, а отнощениеЦд | UQ.Jx:тaнeтc  по111 сто нным. Напр жение на выходе интегра тора пинейно уме.ньшаетс  во втором такте интегрировани  до нулевого значени  в момент -t , что фиксируетс  нульорганом 8.2, импульс с выхода которого подаетс  на блок управлени  4.2. Сигнал с блока управлени  4.2 открывает ключ 6.2 на врем  с момента . до момента Ч-и , а в счетчик 9.2 записываетс  число, равное количеству импульсов с выхода генератора ИМПУЛЬСОВ 3,2 за интервал времени ,. Hdo И пропорциональное отноше При определении отношени  амплитуды Uc(bq синфазной составл ющей сигнала (jj к амплитуде сигнала (Jo о сигналу с выхода блока управлени  4.2 управл емый фазовращатель iO.2 поворачивает фазу сигнала DO на Rv2 при /t Х 21С и на при а дискретный делитель напр жени  11.2 в течение интервала времени от до /ZT дискретно измен ет коэффициент передачи, причем коэффициент передачи увеличиваетс  от О до 1 при иЯГ 3ЙГ/2, и уменьшаетс  от 1 до нул  при f 3В72 Ф 27Г. Нуль-орган 12.2 сравнивает сигнал Цц (Фиг. 6 строка ) с сигнале выхода дискретного делител  напр жени  11.2, и в моменты их равенства импульс с выхода нуль-органа , поступа  на второй управл ющий вход Дискретного делител  напр1 жени  11.2, вызывает изменение его коэффициента передачи на величину един1шы дискретности . В результате к моменту време ни 1Г сигнал на выходе дискретного дела тел  напр жени  11.2 близок к величине квадратурной составл ющей сигнала JJ (отличаетс  не более, чем на единицу дискретности), а сигнал Up (фиг. 6 стро ка е) на выходе блока разности 14 близок к величине синфазной составл5;ющей Осф сигнала Оц, причем сигнал 0 на выходе дискретного делител  11.2 на91 пр жени ми JO сигнал (А на выходе блока вычитани  147/Up0. Сигнал Up с выхода вычитаний 14 через ключ 5.2 поступает на вход интегратора 7.2 в течение интервала времени от до 2If опорН9го сигнала. Если вследствие задержек срабатывани  блока управлени  4.2 и ключа 5.2 имеет местч фазова  погрешность &, сигнал Ор интегрируетс  в течение интервала времени от (1Г+Л-Ь) до (2ГЛГ+ь±). Выходное значение сигнала с выхода интегратора в конце первого такта интегрировани . -ти не более. будет отличатьс  от , foc д 21ГС где и - количество чем на дискретньтх значений дискретного делите л  напр жени  11.2. Погрец1ность измер емой составл ющей и неизмер емой составл ющей в случае отсутстви  ее компенсации показаны на фиг. соответст-к венно в строках 6 и d . Во втором такте интегрировашга (с момента 21СЧ-Д-Ь) производитс  разр д интегратора посто нным напр жением Ut|) которое подаетс  через ключ 5.2 с выхоДа амплитудного преобразоватем 2,2 И пропорционально амплитуде UQQ опорного напр жени . Напр жение на-вы ходе внт гратора линейно измен етс  во втором такте, а его окончание b.j. определ етс  моментом перехода через нулевой уровень сигнала Up . с помощью нупь-орггнна 8.2. Длительнтсть второго такта, а следовательно, и число в счетчике 9.2, пропорционально отношению Осфа Таким образом, как первый,так в второй варианты детектора квазиравшЗвеси  уменьшают погрешности от вевэмер  лых составл ющих входного гармо нического сигнала, что позвол ет повалсить точность контрольно-взмеритепьной аппаратуры, что.особенно важно а АСУТШ

8x.1

8i2

Вых.

Упр. иг.2

W

(Jo

/J

Uu

Uo

W.2

7T

/7A fc./5

5.1

гг

t.i

8.2

n

12.2

11.2 J

Claims (4)

1. Детектор квазиравновесия, содержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нуль-орган подключен к первому входу блока управления, второй вход которого подсоединен к опорному входу устройства, а пер- вый и второй выходы соединены с управ*₄ ляющими входами соответственно первого · И второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, отличающийся тем, что, с целью повышения точности устройства, в него введены амплитудный преобразователь, блок выделения неизмеряемой составляющей сигнала, выход которого соединен с первым входом первого ключа, первый вход — с информационным входом устройства, со вторым входом первого ключа и с третьим входом блока управления, а второй вход - с опорным входом устройства и через ам^ ‘ плитудный преобразователь - с третьим входом первого ключа, а управляющий вход - с третьим выходом блока управ- .1

2. Детектор, содержащий первый и второй ключи, выход первого ключа через последовательно соединенные интегратор и нуль-орган подключен к первому входу блока управления, второй вход которого подсоединен к опорному входу устройства, а первый и второй выходы соединены с управляющими входами соответственно первого и второго ключей, вход и выход второго ключа подключены соответственно к выходу генератора импульсов и к входу счетчика, отличающий- с я тем, что, с целью повышения точности устройства, в него введены амплитудный преобразователь и блок компенсации неизмеряемой составляющей сигнала, выход которого подключен к первому входу первого ключа, первый вход к информационному входу устройства и к третьему входу блока управления, второй вход - к опорному входу устройства и через амплитудный преобразователь к второму входу первого ключа, а управляющий вход - к третьему выходу блока управления.

3. Детектор по π. 1, о т л и ч a torn к й с я тем, что блок выделения измеряемой составляющей сигнала содержит последовательно соединенные управ ляемый фазовращатель, делитель напряжения и нуль-орган, второй вход которого является первым входом блока, а выход соединен со вторым входом делителя напряжения, выход которого является выходом блока, вход управляемого фазовращателя является вторым входом блока, а управляющие входы управляемого фазовращателя и делителя напряжения являются управляющим входом блока.

4. Детектор по п. 3, о т л и ч а ющийся тем, что блок компенсации неизмеряемой составляющей сигнала со-, держит последовательно соединенные, управляемый фазовращатель, делитель напряжения и нуль-орган, а также блок вычитания, первый вход которого соединен с вторым входом нуль-органа и является первым входом блока, второй вход соединен с выходом делителя напряжения^ а выход является выходом блока, причем выход нуль-органа подключен к второму входу делителя напряжения, управляющий вход которого соединен с управляющим входом управляемого фазовращателя и является управляющим входом блока, вход управляемого фазовращателя является вторым входом блока.