SU1001093A1 - Device for computing sine and cosine functions - Google Patents
Device for computing sine and cosine functions Download PDFInfo
- Publication number
- SU1001093A1 SU1001093A1 SU813350755A SU3350755A SU1001093A1 SU 1001093 A1 SU1001093 A1 SU 1001093A1 SU 813350755 A SU813350755 A SU 813350755A SU 3350755 A SU3350755 A SU 3350755A SU 1001093 A1 SU1001093 A1 SU 1001093A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- adder
- memory
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1one
Изобретение относитс к автоматике и вычислительной технике дл нахождени тригонометрических функдий и может быть применено в пифровых устройствах обработки информации.The invention relates to automation and computer technology for finding trigonometric functions and can be applied to python-based information processing devices.
Известно устройство, содержащее два усилител , выходы которых соединены с входами сумматора и два блока пам тиГ1 .A device containing two amplifiers, the outputs of which are connected to the inputs of the adder and two memory blocks G1, is known.
Недостатком этого устройства вл етс ограниченный диапазон измерени аргумента.A disadvantage of this device is the limited measurement range of the argument.
Наиболее близким к предлагаемому по технической сущности вл етс устройство , содержащее три блока пам ти, два умножител и сумматор, входы которого соединены с выходами умножителей , выходы первого и второго блоков пам ти соединены с входами первого умножител , входы второго умножител соединены с выходом третьего блока , пам ти и входом части аргумента устройства , другие разр ды которого соединены с входами первого и второго блоков пам ти Г2 .Closest to the proposed technical entity is a device containing three memory blocks, two multipliers and an adder, whose inputs are connected to the multiplier outputs, the outputs of the first and second memory blocks are connected to the inputs of the first multiplier, and the inputs of the second multiplier , the memory and the input part of the device argument, the other bits of which are connected to the inputs of the first and second memory blocks G2.
Недостатком известного устройства вл етс низка точность.A disadvantage of the known device is low accuracy.
Цель изобретени - увеличение точности вычислени функций.The purpose of the invention is to increase the accuracy of the calculation of the functions.
Поставленна цель достигаетх; тем, что в устройство дл вычислени функций синуса и косинуса, содержащее три блока пам ти два умножител и сумматор , входы которого соединены с выходами первого и второго умножителей первый и второй входы первого умножител соединены соответственно с первым выходом первого блока пам ти и выходом второго блока пам ти, выход сумматора соединен с выходом синуса устройства, дополнительно введены третий и четвертый умножители, вычитатель и блок управлени , первый и второй входы которого соединены соответственно с входом аргумента и тактовым входом устройства, выход блока упр авлени соединен с управл ющими входами 67JOKOB пам ти второй выход первого блока пам ти соединен с пер выми входами второго и третьего умножителей , второй вход третьего умножите л соединен с выходом второго блока пам ти, выход третьего блока пам ти соединен с вторым входом второго и первым входом четвертого умножителей, второй вход четвертого умножител соединен с первым выходом первого блока пам ти, информационный вход которого соединен с входом опорного значени функции устройства, выходы третьего и четвертого умножителей соединены с входами вычитател , выход которого со- единен с информационным входом второго блока пам ти и выходом косинуса устройства, выход сумматора соединен с информационным входом третьего блок пам ти. Блок управлени содержит элемент И счетчик, группу элементов НЕ, сумматор по модулю два и элемент И-НЕ, вход и выход которого соединены соответственн с выходом сумматора по модулю два и первым входом элемента И, второй вход и выход которого соединены соответственно с вторым входом блока управлени и входом счетчика, выходы разр дов которого черед соответствующие элементы НЕ группы соединены с первой группой разр дных входов сумматора по модулю два. втора группа которых соединена с первым входом блока управлени , выход которого соединен с выходом элемента И, На фиг, 1 представлена блок-схема устройства; на фиг, 2 - вариант реализа ции блока управлени . Устройство дл вычислени функций синуса и косинуса содержит блок 1 упра лени , блоки 2 и 3 пам ти, умножители 4, сумматор 5, вычислитель 6, выходы 7 блока 2 пам ти. Цифры в скобках показывают аналогичность реализации указанных блоков.The goal is achieved; in that the device for calculating sine and cosine functions, which contains three memory blocks, two multipliers and an adder, whose inputs are connected to the outputs of the first and second multipliers, the first and second inputs of the first multiplier, respectively, are connected to the first output of the first memory block and the output of the second block the memory, the output of the adder is connected to the output of the sine of the device, the third and fourth multipliers, the subtractor and the control unit are additionally introduced, the first and second inputs of which are connected respectively to the input of the argument and t By the device's input, the output of the control unit is connected to the control inputs of the 67JOKOB memory, the second output of the first memory block is connected to the first inputs of the second and third multipliers, the second input of the third multiplier is connected to the output of the second memory block, the output of the third memory block connected to the second input of the second and first input of the fourth multiplier; the second input of the fourth multiplier is connected to the first output of the first memory block, whose information input is connected to the input of the reference value of the device function, outputs retego and fourth multipliers coupled to inputs of the subtractor, the output of which is connected to the data input of the second block memory and cosine output device, the output of the adder is connected to the data input of the third memory block. The control unit contains an element And a counter, a group of elements NOT, a modulo two adder and an NAND element whose input and output are connected respectively to the output of the modulo two adder and the first input of the AND element, the second input and output of which are connected respectively to the second input of the block control and meter input, the bit outputs of which turn the corresponding elements of the NOT group are connected to the first group of the bit inputs of the modulo two. the second group of which is connected to the first input of the control unit, the output of which is connected to the output of the element I, Fig. 1 is a block diagram of the device; Fig. 2 shows an embodiment of the control unit. A device for calculating sine and cosine functions contains a control unit 1, memory blocks 2 and 3, multipliers 4, adder 5, calculator 6, outputs 7 of memory block 2. The numbers in brackets show the similarity of the implementation of these blocks.
Блок 1 управлени содержит вход 8 аргумента, сумматор 9 по модулю два, группу 10 элементов НЕ, счетчик 11,, элемент И 12, элемент И-НЕ 13, выход 14 и вход 15 тактовых импульсов.The control unit 1 contains the input 8 arguments, an adder 9 modulo two, a group of 10 NO elements, a counter 11, an AND element 12, an AND-NE 13 element, an output 14, and an input of 15 clock pulses.
Работу устройства рассмотрим на примере . Пусть необходимо вычислить синус и косинус угла 10, На информадионном входе блока 2 пам ти имеем значение sin 1° и со 1°. Блок 2 пам ти может быть выполнен на группе элементов И.The operation of the device consider an example. Let it be necessary to calculate the sine and cosine of the angle 10, At the information input of memory block 2, we have the value of sin 1 ° and from 1 °. Memory block 2 can be executed on a group of elements I.
После перемножени соответствующие произведени поступают на сумматор 5After multiplying the corresponding products arrive at the adder 5
и вычитатель 6, На выходе сумматора 5 получаем значение 2 , на выходе вычитател 6 - значение cos 2, которые занос тс соответственно в блоки 3(1) и 3(2) пам ти,and subtractor 6, At the output of the adder 5, we get the value 2, the output of the subtractor 6 is the value of cos 2, which are entered into blocks 3 (1) and 3 (2) of memory, respectively
На следующих тактах работы преобразовател находим синус и косинус ТГ и 4° и так далее до значени аргумента , синус и косинус которого нужНа первом такте работы устройства на вход 8 поступает аргумент Данной функции. Данный аргумент и значение, записанное в счетчике 11, симмируютс в сумматоре 9 по модулю два, причем всумматор 9 из счетчика 11 поступает инверсное значение. При несовпадении значений, подаваемых на сумматор 9, на выходе группы И-НЕ 13 получаем I, Этот сигнал поступает на элемент И 12 и при подаче на вход 15 синхроимпульс попадает в счетчик 11, блок 2 пам ти иблоки 3(1) и 3(2) пам ти, На выходе 7(1) блока 2 пам ти, при поступлении на него сигнала, получаем Sin 1°, на выходе 7(2) - значение cos 1° . Значение si подаетс с выхода 7(1) блока 2 на входы умножителей 4(2) и 4(4), значение cos 1° - на входы умножителей 4(1) и 4(3), В это же врем из блока 3(1) пам ти по сигналу, идущему с блока 1 управлени , поступает на вход умножителей 4(1) и 4(4) записанный ранее О, из блока 3(2) пам ти на вход умножителей 4(2) и 4(3)записанна ранее 1, Полученное на выходе умножител 4(2) значение sin 1 поступает через сумматор 5 в блок 3(1) пам ти. Полученное на выходе умножител 4(3) значение со5 1 поступает через вычислитель 6 в блок 3(2) пам ти, На втором такте работы цифрового преобразовател снова происходит суммирование по модулю два аргумента и кода, записанного в счетчике, В случае их неравенства на выходах элемента И-НЕ снова получаем сигнал, поступающий в счетчик 11, блок 2 пам ти, блоки 3(1) и 3(2) пам ти. При этом с выхода 7(1) полученный 51 п 1 подае1х; на входы умножителей 4(2) и 4(3), полученное значение cos 1 поступает на входы умножителей 4(1) и 4(4), Из блока 3(1) пам ти поступает на вход умножителей 4(1) и 4(4) значение siti 1 , из блока 3(2) пам ти поступает на вход умножителей 4(2) и 4(3) значение COS 1°,On the next clock cycles of the converter, we find the sine and cosine of the TG and 4 °, and so on, up to the value of the argument, the sine and cosine of which is needed. At the first cycle of the device operation, the input of argument 8 to the argument of the given function. This argument and the value recorded in the counter 11 are simulated in the adder 9 modulo two, with the accumulator 9 from the counter 11 receiving the inverse value. If the values supplied to the adder 9 do not match, the output of the AND-NE 13 group is I, This signal goes to the I 12 element and when it is fed to the input 15, the clock pulses into counter 11, memory block 2 and blocks 3 (1) and 3 ( 2) memory. At output 7 (1) of memory block 2, when a signal arrives at it, we get Sin 1 °, at output 7 (2) - cos 1 °. The value of si is fed from output 7 (1) of block 2 to the inputs of multipliers 4 (2) and 4 (4), the value of cos 1 ° to the inputs of multipliers 4 (1) and 4 (3), at the same time from block 3 ( 1) the memory of the signal coming from control block 1 is fed to the input of multipliers 4 (1) and 4 (4) previously recorded O, from block 3 (2) of memory to the input of multipliers 4 (2) and 4 (3) previously recorded 1, The value of sin 1 obtained at the output of the multiplier 4 (2) is fed through the adder 5 to the block 3 (1) of the memory. The value of co5 1 obtained at the output of multiplier 4 (3) goes through calculator 6 to block 3 (2) of memory. In the second cycle of operation of the digital converter, modulo two arguments and code written in the counter again occur. In case of inequality at the outputs the NAND element again receives a signal arriving at counter 11, memory block 2, blocks 3 (1) and 3 (2) memories. At the same time, from the output of 7 (1), the resulting 51 p 1 is served; to the inputs of multipliers 4 (2) and 4 (3), the obtained value cos 1 is fed to the inputs of multipliers 4 (1) and 4 (4). From block 3 (1) the memory is fed to the input of multipliers 4 (1) and 4 ( 4) the value of siti 1, from block 3 (2) of the memory is fed to the input of multipliers 4 (2) and 4 (3) the value of COS 1 °,
но опредепить. При равенстве зна«чени , записанного в счетчике, со4 значением аргумента на выходе элемента И-НЕ по вл етс О, устройство прекращает свою работу и на его выходе будут значени синуса и косинуса аргумента , подаваемогр на вход устройства. Число тактов работы определ етс величиной аргумента и выбра1Нным шагом.but determine. If the value recorded in the counter equals the co4 value of the argument at the output of the NAND element, O appears, the device stops its operation and its output will be the sine and cosine values of the argument supplied to the input of the device. The number of cycles of operation is determined by the value of the argument and the selected step.
формула изобретени invention formula
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813350755A SU1001093A1 (en) | 1981-10-27 | 1981-10-27 | Device for computing sine and cosine functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813350755A SU1001093A1 (en) | 1981-10-27 | 1981-10-27 | Device for computing sine and cosine functions |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1001093A1 true SU1001093A1 (en) | 1983-02-28 |
Family
ID=20981373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813350755A SU1001093A1 (en) | 1981-10-27 | 1981-10-27 | Device for computing sine and cosine functions |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1001093A1 (en) |
-
1981
- 1981-10-27 SU SU813350755A patent/SU1001093A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4219877A (en) | Special-purpose digital computer for statistical data processing | |
SU1001093A1 (en) | Device for computing sine and cosine functions | |
RU75072U1 (en) | DEVICE FOR CALCULATING TRIGONOMETRIC FUNCTIONS | |
SU1108441A1 (en) | Digital function generator | |
RU2785898C1 (en) | Automated device for control of the mutual influence of signals | |
RU2661789C1 (en) | Digital transformer coordinate | |
SU744565A1 (en) | Multiplying device | |
SU1746380A1 (en) | Device for transforming coordinates | |
SU1462354A1 (en) | Device for fast actual fourier tranformation | |
SU1425665A1 (en) | Digital logarithmic converter | |
SU970380A1 (en) | Elementary function calculating device | |
SU1645966A1 (en) | Device for calculating fourier-galois transforms | |
SU1383345A1 (en) | Logarithmic converter | |
SU748880A1 (en) | Pulse recurrence rate divider with variable division factor | |
SU1113798A1 (en) | Device for computing values of trigonometrical and hyperbolic functions | |
SU510717A1 (en) | Sine-cosine functional converter | |
SU1411775A1 (en) | Device for computing functions | |
SU760112A1 (en) | Device for determining abscissa of mutual correlation function maximum | |
SU1128252A1 (en) | Device for computing values of trigonometric functions | |
SU989557A1 (en) | Pulse-number function generator | |
SU855658A1 (en) | Digital device for computing functions | |
SU1474629A1 (en) | Quadratic function computing device | |
SU714404A1 (en) | Differentiating-smoothing arrangement | |
SU478313A1 (en) | Device for calculating reverse circular sine | |
SU744597A1 (en) | Digital function generator |