SU1001086A1

SU1001086A1 - Device for multiplying by modulus

Info

Publication number: SU1001086A1
Application number: SU813287557A
Authority: SU
Inventors: Виктор Анатольевич Краснобаев; Анатолий Викторович Королев
Original assignee: Харьковское Высшее Военное Командное Училище Им.Маршала Советского Союза Н.И.Крылова
Priority date: 1981-02-09
Filing date: 1981-02-09
Publication date: 1983-02-28

Description

(5) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ по МОДУЛЮ(5) DEVICE FOR MULTIPLICATION MODULE

Изобретение относитс к вычислите льной технике. Известно устройство дл умножени в системе остаточных классов, со держащее входные регистры, дешифрато ры, ключи, коммутатор, выходной регистр , а также сумматор по модулю дв группы элементов ИЛИ, элементы И и ИЛИ и соответствующие св зи 1 J. Недостаток устройства - большой объем оборудовани . Наиболее близким к предлагаемому по техническому решению вл етс устройство дл умножени по модулю , содержащее первый и второй входные регистры, дешифраторы, две группы элементов ИЛИ, первую группу элементов И, две группы ключей, п ть элементов ИЛИ, первый и второй элементы И, выходной регистр, первый и второй входные регистры, подключены выходами к входам соответствующих дешифраторов, выходы первой и второй групп к твеых подключены к i соответствукмцим ,®лёментов ИЛИ первой и второй групп, выходы которых подключены к соответствующим входам ключей соответственно первой и второй групп, первые и вторые группы выходов первого и второго дешифраторов подключены соответственно к входам первого и второго , третьего и четвертого элементов ИЛИ, а такжеп коммутаторов ( Р - модуль), сумматор по модулю Р, две группы элементов И, причем соответствующие входы первой группы входов коммутаторрв объединены и подключены к выходам соответствующих ключей первой группы, соответствующие входы второй группы входов коммутаторов объединены и подключены к выходам соответствующих ключей второй группы, выходы коммутаторов подключены к соответствующим входам первой группы выходного регистра, втора группа входов которого подключена к группе выходов сумматора по модулю Pj перва группа входов которого подключена соответственно к выходам ключей первой группы, информационны входы которых вл ютс входами ко .да константы Р, а управл ющие входы объединены и подключены .к выходу п того элемента ИЛИ входы которого подключены к выходам соответственно первого и второго элементов И, перв входы которых подключены к выходам соответственно первого и второго эл ментов ИЛИ, а вторые входы - к выходам соответственно третьего и чет вертого элементов ИЛИ, первые входы соответствующих элементов И второй и третьей групп объединены и подклю чены k соответствующим входам выход ного регистра, вторые входы элементов И второй и третьей групп объединены и подключены к выходу п того элемента ИЛИ, втора группа входов сумматора по модулю Р подключена к выходам соответствующих элементов И второй группь, группа выходов элементов И третьей группы вл етс выходом устройства 2. Недостаток устройства - большой объем оборудовани . Цель изобретени -- уменьшение объема оборудовани . Поставленна цель достигаетс ни по модулю, содержащее первый и второй входные регистры, дешифраторы , первую и вторую группы элементов Или, первую и вторую группы клю чей, труппу коммутаторов, выходной регистр, первую , вторую и третью группы элементов И, первый, второйт .ретий, четвертый и п тый элементы ИЛИ, первый и второй элементы И, сумматор по модулю Р, причем первый и второй входные регистры подкл/ючены выходами к входам соответствующих дешифраторов, выходы первой и второй групп которых подключены к соответствующим входам элементов ИЛИ пер вой и второй групп, выходы которых подключены к соответствующим информационным входам ключей соответствен но первой и второй групп, управл ющие входы которых объединены и вл ютс управл ющим входом Умножение устройства, первые и вторые гру пы выходов первого и второго дешифра 864 торов подключены соответственно к входам первого и второго, третьего и четвертого элементов ИЛИ, одноименные входы первой группы входов Коммутато-ров объединены и подключены к выходам соответствующих ключей первой. группы, одноименные входы второй группы входов коммутаторов объединены и подключены к выходам соответствующих ключей второй группы, первые выходы коммутаторов подключены к соответствующим входам выходного регистра, первые входы элементов И первой, второй и третьей групп объединены и подключены к выходу п того элемента ИЛИ, входы которого подключены к выходам соответственно первого и второго элементов И, вторые входы элементов И первой группы вл ютс входами кода константы Р, а выходы подключены к соответствующим входам первой группы сумматора по модулю Р, вторые входы элементов И второй и третьей групп попарно объединены и подключены к соответствующим выходам выходного регистра, выходы элементов И второй группы подключены к соответствующим входам второй группы сумматора по модулю Р. содержит сумматор по модулю два, шестой элемент ИЛИ., третью группу элементов ИЛИ, выходы которых вл ютс выходом устройства, первые входы подключены к соответствующим выходам сумматора по модулю Р. вторые входы подключены к, выходам соответствую щих элементов. И третьей группы, выходы первого, второго, третьего,и четвертого элементов ИЛИ подключены к соответстгзующим входам сумматора по модулю два, единичный и нулевой выходы которого подключены к первым входам соответственно первого и второго элементов И, вторые входы которых объединены и .подключенык выходу шестого,элемента ИЛИ, входы которого подключены к вторым выходам соответствующих коммутаторов группы. Основна иде изобретени состоит в том, что результат операции модульного умножени представл етс -в кое табличного умножени . Это позво ет сократить объем оборудовани за счет уменьшени количества коммутаторов (уменьшени количества схем совпадени И таблиц коммутаторов) , а также за счет исключени из устройства сумматора по модулю Р, так как This invention relates to computing technology. A device for multiplying in the system of residual classes is known, containing input registers, decoders, keys, a switch, an output register, as well as an adder modulo two groups of elements OR, elements AND and OR, and corresponding connections 1 J. The disadvantage of the device is large volume equipment. Closest to the proposed technical solution is a device for multiplying modulo, containing the first and second input registers, decoders, two groups of OR elements, the first group of AND elements, two groups of keys, five OR elements, the first and second AND elements, output the register, the first and second input registers are connected by outputs to the inputs of the corresponding decoders, the outputs of the first and second groups to yours are connected to i corresponding, ® elements OR of the first and second groups, the outputs of which are connected to the corresponding m inputs of keys, respectively, of the first and second groups, the first and second groups of outputs of the first and second decoders are connected respectively to the inputs of the first and second, third and fourth elements OR, as well as switches (P - module), modulo P, two groups of elements AND , the corresponding inputs of the first group of inputs of the switches are combined and connected to the outputs of the corresponding keys of the first group, the corresponding inputs of the second group of inputs of switches are combined and connected to the outputs of the corresponding key The second group, the switch outputs are connected to the corresponding inputs of the first group of the output register, the second group of inputs of which is connected to the group of outputs of the adder modulo Pj the first group of inputs of which are connected respectively to the outputs of the keys of the first group whose information inputs are inputs to the constant P , and the control inputs are combined and connected to the output of the fifth element OR whose inputs are connected to the outputs of the first and second elements, respectively, the first inputs of which are connected to the outputs with responsibly the first and second elements OR, and the second inputs to the outputs of the third and fourth elements of the OR, respectively, the first inputs of the corresponding AND elements of the second and third groups are combined and connected to the corresponding inputs of the output register, the second inputs of the AND elements of the second and third groups combined and connected to the output of the fifth element OR, the second group of inputs of the adder modulo P is connected to the outputs of the corresponding elements AND the second group, the group of outputs of the elements AND of the third group is the output of device 2. The disadvantage of the device is a large amount of equipment. The purpose of the invention is to reduce the amount of equipment. The goal is achieved by no module, containing the first and second input registers, decoders, the first and second groups of elements, or the first and second groups of keys, a troupe of switches, the output register, the first, second and third groups of elements I, first, second. , the fourth and fifth elements OR, the first and second elements AND, the modulo P modulator, the first and second input registers connected by outputs to the inputs of the corresponding decoders, the outputs of the first and second groups of which are connected to the corresponding inputs of the elements OR the first and second groups, the outputs of which are connected to the corresponding information inputs of the keys, respectively, of the first and second groups, the control inputs of which are combined and are the control input. Multiplication of the device, the first and second groups of outputs of the first and second decryption 864 tori are connected respectively to the inputs of the first and second, third and fourth elements OR, the same inputs of the first group of inputs of Switches are combined and connected to the outputs of the corresponding keys of the first one. the groups, the same inputs of the second group of inputs of the switches are combined and connected to the outputs of the corresponding keys of the second group, the first outputs of the switches are connected to the corresponding inputs of the output register, the first inputs of the AND elements of the first, second and third groups are combined and connected to the output of the fifth OR element, whose inputs connected to the outputs of the first and second elements, respectively; And, the second inputs of the elements of the AND of the first group are inputs of the constant code P, and the outputs are connected to the corresponding inputs of the first group The modulo P modules, the second inputs of elements of the second and third groups are combined in pairs and connected to the corresponding outputs of the output register, the outputs of the elements of the second group are connected to the corresponding inputs of the second group of the modulo R. The module modulator P. , the third group of OR elements, whose outputs are the output of the device, the first inputs are connected to the corresponding outputs of the modulo P. The second inputs are connected to the outputs of the corresponding elements. And the third group, the outputs of the first, second, third, and fourth elements OR are connected to the corresponding inputs of the modulo two adder, the unit and zero outputs of which are connected to the first inputs of the first and second elements AND, the second inputs of which are combined and connected to the output of the sixth, element OR, the inputs of which are connected to the second outputs of the corresponding switches of the group. The basic idea of the invention is that the result of a modular multiplication operation is represented by a tabular multiplication. This makes it possible to reduce the amount of equipment by reducing the number of switches (reducing the number of match schemes AND switch tables), as well as by excluding the modulo P from the device, since

инвертирование по модулю Р результат операции, представленного в коде табличного умножени , осуществл етс путём инвертировани индекса результата ГНа чертеже представлена блок-схема устройства,Inverting modulo P the result of the operation represented in the table multiplication code is accomplished by inverting the index of the result of the heading on the drawing; the block diagram of the device is shown,

- Устройство содержит первый и второй входные регистры 1, дешифраторы 2, первую и вторую группы элементов ИЛИ 3 и i, первую и вторую группы ключей 5 и 6, группу .коммутаторов 7, выходной регистр 8, первую,вторую и третью группы элементов И 9-11, первый, второй, третий, четвертый и п тьгй элементы ИЛИ 12-f6, первый и второй элементы И 17. и 18, сумматор 19 по модулю Р, сумматор 20 по модулю два, шестой элемент ИЛИ 21, третью группу элементов ИЛИ 22, Алгоритм-получени -результата операции модульного умножени определ етс так: если два числа А и В заданы по основанию Р в коде таблич ного умножени А (Гс,, а), В (gTg , ). то дл того, чтобы получить произвед ние этих чисел по Модулю Р, достато но получить произведение а fb (mod Р в коде табличного- умножени и инвертировать его индекс в случае, если /Уо отлично ,где: Г. |« если , , если - The device contains the first and second input registers 1, decoders 2, the first and second groups of elements OR 3 and i, the first and second groups of keys 5 and 6, the group of switches 7, the output register 8, the first, second and third groups of elements 9 -11, first, second, third, fourth and fi elements OR 12-f6, first and second elements AND 17. and 18, adder 19 modulo P, adder 20 modulo two, sixth element OR 21 21, third group of elements OR 22, The algorithm for obtaining the result of a modular multiplication operation is defined as follows: if two numbers A and B are given on the basis iju P code multiplying tabular Nogo A (G ,, a), B (gTg,). then in order to obtain the product of these numbers Modulo P, it is sufficient to obtain the product a fb (mod P in the table-multiplication code and invert its index if / Wo is fine, where: G. | "if, if

Двоичные входные регистры 1 служат фиксации входных операндов, пред |Ставленных двоичным кодом.Binary input registers 1 serve to fix the input operands represented by the binary code.

Дешифраторы 2 преобразуют двоичный код в унитарный. Количество выходных шин дешифратора 2 равно pl.Decoders 2 convert binary code to unitary. The number of output tires of the decoder 2 is pl.

Как прин то, в схеме модульного умножени используютс свойства симметрии арифметической таблицы относительно левой и правой диагоналей, вертикали и горизонтали, проход щих между числами и . Это и определ ет возможность реализации в схеме умножени только 0,25 части табл. 1.As a matter of fact, in the modular multiplication scheme, the symmetry properties of the arithmetic table are used with respect to the left and right diagonals, vertical and horizontal, passing between the numbers and. This determines the possibility of realization in the multiplication scheme only 0.25 of the table. one.

В табл. 1 показана реализаци выполнени операции модульного умножени дл , где Р- модуль таблицы .In tab. Figure 1 shows the implementation of the modular multiplication operation for, where P is the table module.

Таблица 1 а Те о -/v если 3t Т если Та ГгаОсновна иде изобретени состоит в том, что узлам коммутаторов присваиваютс значени в диапазоне 1--- -. Это позвол ет сократить объем оборудовани за с.чет уменьшени количества коммутаторов (уменьшени количества схем совпадени И таблиц коммутаторов) В качестве примера рассмотрим метод построени таблиц коммутаторов дл . В прототипе реализуетс . 0,25 части таблицы 1 (см. табл.2).Table 1a Te o - / v if 3t T if Ta Gga. The main idea of the invention is that the switch nodes are assigned values in the range of 1 --- -. This reduces the amount of equipment by reducing the number of switches (reducing the number of match schemes AND switch tables). As an example, consider the method of building switch tables for. The prototype is implemented. 0.25 parts of table 1 (see table 2).

Claims

1. USSR author's certificate on application no. 2b7515b / 18-2,

cl. G About F, 1979.

2. USSR author's certificate according to the application N 291b5 1 / 18-2,

cl. G About F 7/72, 1980 (prototype).

Lzj