SE520316C2 - Komparatoroffsetkalibrering för A/D-omvandlare - Google Patents

Description

25 30 520 516 :trgj alls"- vara väsentligen mindre än komparatorns offset, dämpas nu effekten av komparatorns offset av förförstärkarens förstärkning [1]. Då en förförstärka- re läggs till ökar emellertid komparatorns svarstid med förförstärkarens pro- pageringsfördröjning. Denna ökning av svarstiden leder till en avsevärd minskning av den uppnåbara samplingsraten.

Det har visats att redundans kan användas för digital korrigering av be- slutsnivåer hos A/D-subomvandlare i pipeline A/D-omvandlare. Ett vanligt tillvägagångssätt är att låta signalområdet hos varje pipelinesteg överlappa det föregående steget med 1-b (d.v.s. en faktor två). Då behöver A/ D- subomvandlarna bara ha en noggrannhet motsvarande stegupplösningen [2].

Med det tillkommande kravet på extremt kort propageringsfördröjning i ex- empelvis pipeline A/D-omvandlare med hög hastighet är dock till och med en 4 eller 5 bitars flash A/D-omvandlare mycket svår att implementera. Till- verkningen kan således komma att ge mycket liten avkastning.

Inverkan av komparatoroffset kan minskas genom att ändra referens- nivåerna eller genom att lägga till en “motoffset” till referensspänningen.

Nedan beskrivs två lösningar enligt teknikens ståndpunkt. Båda tillväga- gångssätten ändrar den referensspänning som verkligen läggs på kompara- torn.

“Referenstapmetoden” beskriven i [3] antar att den slumpmässiga offsetvari- ationen är större än 1 LSB av spänningsreferensstegen. Genom att pröva några av de angränsande spänningsreferenstapparna, kan den tapp som ger minsta offset hittas. Emedan denna metod är enkel konceptuellt sett, har den nackdelen att offset endast kan kalibreras till inom +/-1 LSB av refe- rensstegen. Detta kan vara tillräckligt för en självständig (”stand-alone”) flash A/D-omvandlare men när flash A/D-omvandlaren används som en A/D-subomvandlare, t.ex. i en pipeline A/D-omvandlare, är det önskvärt med en mer noggrann kompensering för komparatoroffset, eftersom en kom- paratornoggrannhet som är högre än nödvändigt leder till förbättrad över- gripande prestanda i många praktiska implementeringar. 10 15 20 25 520 316 ijflffi Metoden med “motoffsetspånning” beskriven i [4, 5] lägger med avsikt på en sekundär offsetspänning, Va, för att jämna ut komparatorkretsens innebo- ende offset. En återkopplingsslinga innefattande en upp- / nedräknare och ett omkopplat kondensatornätverk används för att söka efter och lägga på den lämpliga sekundära offsetspänningen. Nackdelen med denna metod är att den sekundära offsetspänningen (eller trimspänningen), Va, vilken eliminerar komparatoroffset, lagras på en kondensator. Således måste trimspänningen uppdateras med jämna mellanrum. Mellan sådana uppdateringshändelser är den lagrade spänningen känslig för språng (“glitches”), vilka kan ändra den lagrade spänningen. Metoden är även känslig för språng vid kalibrering, ef- tersom omkopplingstransienter kan orsaka att en felaktig trimspänning lag- ras och används under en hel uppdateringscykel.

SUMMERING Ett syfte med uppfinningen är att förbättra komparatornoggrannheten i A/ D- omvandlare utan nackdelarna hos lösningar enligt teknikens ståndpunkt och särskilt utan ett betydande hastighetsstraff.

Detta syfte uppnås i enlighet med bifogade patentkrav.

I korthet kalibrerar uppfinningen komparatorns inre triggpunkter (där kom- paratorutsignalen kopplas om från O till 1) för att kompensera för kompara- toroffset. Eftersom komparatorerna justeras internt, införs ingen extra pro- pageringsfördröjning. Detta innebär att en mycket hög samplingsrat kan uppnås med mycket enkla komparatorer. Å andra sidan är det möjligt att erhålla en mycket hög komparatornoggrannhet genom att använda tillräck- ligt små kalibreringssteg. 10 15 20 25 30 520 316 .ta .i KORTFATTAD FIGURBESKRIVNING Uppfinningen, samt ytterligare syften och fördelar därmed, förstås bäst genom hänvisning till efterföljande beskrivning tagen i anslutning till bifogade figurer, där: Fig. 1 är ett blockdiagram över en typisk pipeline A/ D-omvandlare; Fig. 2 är ett blockdiagram över ett typiskt steg hos A/D-omvandlaren i fig. 1; Fig. 3 är ett blockdiagram över en komparatoruppsättning i ett pipelline A/ D-omvandlarsteg; Fig. 4 är ett blockdiagram över ett A/D-omvandlarsteg innefattande en exemplifierande utföringsform av ett kalibreringssystem i enlighet med upp- finningen; Fig. 5 är ett diagram som illustrerar en rampsignal, vilken används för kalibrering av komparatorer i enlighet med uppfinningen; Fig. 6 är ett diagram som illustrerar beteendet hos en av komparatorer- nas kalibreringssignal när rampsignalen ökar; Fig. 7 är ett diagram som illustrerar beteendet hos utsignalen frän en av komparatorerna när rampsignalen ökar; Fig. 8 är ett diagram som illustrerar beteendet hos en andra kompara- tors kalibreringssignal när rampsignalen ökar; Fig. 9 är ett diagram som illustrerar beteendet hos utsignalen från den andra komparatorn när rampsignalen ökar; Fig. 10 är ett flödesdiagram som illustrerar en exemplifierande utfö- ringsform av offsetkalibreringsmetoden i enlighet med uppfinningen; Fig. ll är ett diagram som illustrerar den förbättrade differentiella icke- linjäritet (DNL) som erhålls med uppfinningen; Fig. 12 är ett uppmätt effektspektrum för en A/D-subomvandlare utan kalibrering; och Fig. 13 är ett uppmätt effektspektrum för en A/D-subomvandlare kalib- rerad i enlighet med uppfinningen. 10 15 20 25 30 . » - - ~ v m w ca t» .A ow DETALJERAD BESKRIVNING I följande beskrivning används samma hänvisningsbeteckningar för samma eller liknande element.

Beskrivningen nedan beskriver uppfinningen med hänvisning till en pipeline A/D-omvandlare. Det inses emellertid att uppfinningen inte begränsas till pipeline A/D-omvandlararkitekturen. Den är lika tillämpbar på vilken arki- tektur som helst där flash A / D-omvandlare används som byggstenar. Exem- pel på sådana arkitekturer är flerbitars A-Z, “sub-ranging”, ”folding” samt givetvis självständiga flash A / D-omvandlare.

Fig. 1 är ett blockdiagram över en typisk pipeline A/D-omvandlare. En N bi- tars analog till digital-omvandling utförs i två eller fler steg, varvid varje steg extraherar { Ni, N2 N1<} informationsbitar representerade av de digitala or- den { di, d: dK}, där K är antalet pipelinesteg. Det första pipelinesteget ex- traherar de Ni mest signifikanta bitarna genom användning av en Ni-bitars A/D-subomvandlare 10. Det uppskattade värdet subtraheras sedan från den analoga insignalen Vin med hjälp av en D / A-subomvandlare 12 och en addera- re 14, varvid en residual som innehåller den nödvändiga informationen för att extrahera mindre signifikanta bitar återstår. Vanligtvis förstärks residualen av en förstärkare 16 med en förstärkning Gi för att skapa lämpligt signalområde för steg 2. Dessa moment upprepas för alla K steg, med undantag för det sista pipelinesteget, vilket inte behöver ge en analog utsignal och således inte har någon D / A-omvandlare, adderare eller förstärkare, utan endast A/ D- omvandlaren 10. De digitala orden {d1, dz dx} kombineras därefter så att det digitala utgående ordet dom bildas i en enhet 18 för tidsensning och digi- tal korrigering av A/ D-subomvandlardata.

För att förenkla beskrivningen som följer, antas ett A/D-omvandlarsteg ha 3 bitars upplösning. Detta antal är tillräckligt litet för att vara hanterbart men samtidigt tillräckligt stort för att illustrera de väsentliga särdragen i ett typfall.

Det inses emellertid att antalet bitar i allmänhet kan vara större. Detta gäller i 10 15 20 25 30 _ | .- t = . »l w; l e . o - > w v* *- . .i .- . . ~ . , .l v . .. » f f - - ' t . . .» , . i synnerhet för en enstegs flash A/D-omvandlare, vilken typiskt sett kan ha en upplösning på upp till 10 bitar.

Fig. 2 är ett blockdiagram över ett typiskt steg hos A/D-omvandlaren i fig. 1.

A/D-subomvandlaren 10 innefattar ett antal komparatorer COMP1-COMP7.

En interminal hos varje komparator är ansluten till en motsvarande referens- spänning REFl-REFT Dessa referensspänningar kan genereras genom resis- tiv eller kapacitiv uppdelning av en global referensspänning i en referenssig- nalgenerator 20. Den andra interminalen hos varje komparator tar emot den analoga insignalen (samma signal till varje komparator). Komparatorernas ut- signaler TH1-TH7 bildar tillsammans det digitaliserade värdet i termometer- kod. Dessa signaler förs över en termometerkodbuss vidare till D / A- subomvandlaren 12, där de omvandlas till ett motsvarande analogt värde.

Detta värde subtraheras från det ursprungliga analoga värdet i adderaren 14 och residualsignalen förstärks med en förstärkning lika med 4 i förstärkar- elementet 16.

Fig. 3 är ett blockdiagram över en komparatoruppsättning i ett pipeline A/ D- omvandlarsteg. I en sådan omvandlare erfordras att bitnivåbesluten hålls kvar så att de inte ändras under den tid de används av den inre D/A-omvandlaren.

Ett populärt tillvägagångssätt är att använda något slags regenerativa håll- element. De regenerativa hållelementen har komparatorernas fulla funktion och kan således användas som sådana, fastän deras offsetvärden OFFl-OFF? kan vara tämligen höga, ofta större än skillnaden mellan två angränsande spänningar bland referensspänningarna REF1...REF7. Dessa offset beror hu- vudsakligen av en kombination av bristande överensstämmelse mellan anord- ningar och parasitisk bristande överensstämmelse, vilket medför att de effek- tiva triggpunkterna hos hållelementen/komparatorerna förskjuts från sina idealvärden (som i allmänhet är O V). Fastän en enkel komparator kommer att exemplifieras av ett regenerativt hållelement i denna beskrivning, är uppfin- ningen dock tillämpbar på mer generella komparatorer. 10 15 20 25 30 520 316 visit? Fig. 4 är en exemplifierande utföringsform av en kalibreringsanordning i en- lighet med uppfinningen. Uppfinningen löser problemet som diskuterades ovan genom att kalibrera A/ D-subomvandlarens triggpunkter för att kompen- sera för komparatoroffset. Komparatorkretsarna modifieras så att deras omslag kring triggpunktema kan justeras med en styrspänning (eller ström) V_CAL1-V__CAL7. Ett exempel på en sådan komparator finns beskrivet i [6].

Styrspänningen läggs på via speciellt avsatta D / A-omvandlare DACl-DAC7.

Varje kalibrerande D / A-omvandlare tar emot sin digitala insígnalkod från ett motsvarande register REGl-REG7, vilket lagrar ett offsetkalibreríngsvärde CAL1-CAL7. Den totala räckvidden hos de kalibrerande D/A-omvandlarna DACl-DAC7 väljs så att den är tillräckligt stor för att balansera ut all offset inom det förväntade offsetområdet. Den lägsta spänningen V_CALi, i=l...7, ska säkerställa att alla komparatorutsignaler är O (eller 1, beroende på hu- ruvida “positiv” eller “negativ” logik används), medan den högsta spänningen V__CALi ska säkerställa en 1 (eller 0) vid utgången. Upplösningen hos de ka- librerande D / A-omvandlarna DAC1-DAC7 väljs i enlighet med den maximala acceptabla komparatoroffsetresidualen.

En kalibreringssekvens initieras och styrs av en kalibreringsstyrenhet CCU, gemensam för alla komparatorerna COMP1-COMP7 i uppsättningen. I illust- rationssyfte kan en kalibreringssekvens beskrivas som följer (i fig. 4 har någ- ra av komparatorstegen indikerats med punkter för att förbättra ñgurens läsbarhet): 1. Referensspänningen REFi, i=1..7, tillhörande varje komparator ansluts både till den positiva och den negativa ingången hos respektive komparator.

På grund av komparatorernas slumpmässiga offset OFF1-OFF7, blir de ut- gående bitarna THl-TH7 slumpmässigt O eller 1 beroende av tecknen på OFFl-OFF7. 2. Kalibreringsstyrenheten CCU skriver koden MIN (i allmänhet O) till en rampkodbuss. Alla registren REGl-REG? tvingas på samma gång lagra den- na nollvärda kod, varvid varje komparator tippar över så att alla har nollvärd 10 15 20 25 30 520 316 utsignal. Detta görs genom att lägga på en FORCE_WRITE-signal till en lo- gisk grind LOGi, som styr skrivning till det motsvarande registret REGi. 3. En ENABLE_WRITE-signal sätts till TRUE. Triggpunkten och således offsetkalibreringsvärdet CALi, i=1..7, bestäms samtidigt för alla komparato- rer genom rampning av busskoden från MIN till MAX såsom illustreras i Fig. 5-9. 4. Så länge som WRITEí= TRUE lagras varje ny busskod i det motsvaran- de registret REGí och följaktligen rampas även den kalibrerande D/ A- omvandlarens utgångsspänning V_CALi, såsom illustreras i Fig. 6 och 8 för V_CALl respektive V_CAL5. 5. Till sist kommer komparatorutsignalen THi från varje komparator att ändras från O till l. Motsvarande logiska grinden LOGi detekterar detta vär- de och sätter WRITEí = FALSE, vilket förhindrar att nya koder skrivs till re- gistret REGí. Det rådande rampkodbussvärdet CALi blir således det digitala offsetkalibreringsvärdet för komparator i. 6. Busskoden fortsätter att rampas upp till MAX (Fig. 5). Någonstans på denna ramp kommer varje enskild komparator att detektera och lagra det kodvärde som orsakade att komparatorn slog över från O till 1 såsom illu- streras i Fig. 7 och 9 (eftersom den fullskaliga räckvidden hos de kalibreran- de D / A-omvandlarna DACl-DAC7, som ovan noterats, är vald så att den är tillräckligt stor för att balansera ut all offset i det förväntade offsetområdet).

Denna metod summeras i flödesschemat i Fig. 10. Steg S1 ansluter båda interminalerna hos var och en av komparatorerna COMPl-COMP7 i kompa- ratoruppsättningen till en gemensam referensspänning (vilken skiljer sig åt mellan komparatorerna) för att tvinga varje komparator till ett väldefinierat utgångstillstånd, exempelvis ett tillstånd motsvarande det logiska tillståndet O. Steg S2 sätter rampkoden till MIN och lagrar detta värde i vart och ett av komparatorregistren REG1-REG7. Steg S3 gör det möjligt att skriva till alla lO 15 20 25 30 S20 M sin registren REG1-REG7. Steg S4 ökar rampkoden med ett steg och skriver det nya värdet till alla skrivtillätna register. Steg S5 prövar huruvida tillståndet hos någon av utgångslinjerna THl-TH7 har ändrats (till logisk 1). Om så är fallet skrivskyddas motsvarande register i steg S6 och därefter gär metoden vidare till steg S7. Ifall ingen utsignal har ändrats, fortsätter metoden direkt till steget S7 från steget S5. Steget S7 prövar huruvida tillstånden hos alla komparatorutsignaler har ändrats. I så fall slutförs kalibreringen i steg S8.

Annars går metoden tillbaka till steget S4 för att öka rampkoden och skriva det nya värdet till återstående skrivtillåtna register.

Som ovan noterats väljs den fullskaliga räckvidden hos de kalibrerande D / A- omvandlarna DACl-DAC7 så att den är tillräckligt stor för att balansera ut all offset inom det förväntade offsetområdet. Om den osannolika situation att det fortfarande återstår komparatorer som inte ändrat utgångstillstånd när den maximala rampkoden MAX nåtts skulle uppstå, används emellertid, i en något modifierad utföringsform, detta MAX-värde som kalibreringsvärde för dessa komparatorer. Även om det inte är optimalt, är detta värde bättre än ingen offsetkompensering alls. En liknande kommentar gäller den lägre gränsen. Ifall det inte är möjligt att tvinga en komparator till det logiska 0- tillståndet i steget S1, används rampkoden MIN som kalibreringskod och därefter förhindras skrivning till motsvarande register.

Den beskrivna metoden använder en enkel utvärdering av triggpunkten. Ing- en komplex utvärdering eller återkopplingskrets behövs vid bestämning av kalibreringskoefficienterna. Det är möjligt - till och med föredraget - att ka- librera alla komparatorerna parallellt.

Den föreslagna metoden är, som den hittills beskrivits, ett system för för- grundskalibrering. Detta innebär att det normala signalflödet genom A/ D- omvandlaren avbryts eller omdirigeras vid kalibrering. Kalibrering kan utfö- ras vid uppstart eller när det inte finns någon trafik i systemet. Prototypex- periment indikerar att en enda kalibrering vid uppstarten kan vara tillräcklig för att bibehålla full systemprestanda. Den tillkommande effektförlusten som 10 15 20 25 30 520 316 10 erfordras för kalibreringsimplementeringen kan bli mycket låg, eftersom det inte finns någon kontinuerlig operation som körs i bakgrunden och de kalib- rerande D / A-omvandlarna behöver endast skicka ut DC-styrspänningar med låg effekt till komparatorerna.

Fastän kalibreringsmetoden har beskrivits som en metod för förgrundskalib- rering, är det även möjligt att dela in den i mindre steg, vilka kan utföras i bakgrunden. Det är exempelvis möjligt att utföra rampfunktionen steg för steg med normal sampling mellan varje steg. Den samplade signalen kan interpoleras vid varje kalibreringssteg eller så kan en A/D-omvandlare med låg upplösning användas under dessa korta tidsperioder. Fastän en sådan metod skulle bli något mer komplex, är den fortfarande användbar i situa- tioner när kontinuerlig uppdatering av kalibreringsparametrar är av intresse, exempelvis i tillämpningar där temperatur eller andra miljörelaterade para- metrar varierar och således påverkar komparatoroffset.

Ovan beskrivna kalibreringsmetod utför kalibrering av alla komparatorer i ett A/D-omvandlarsteg parallellt. Det är emellertid också möjligt att utföra kalibrering av alla steg samtidigt genom att använda en gemensam kalibre- ringsstyrenhet och rampkodbuss. Å andra sidan är det även möjligt att ka- librera varje komparators triggpunkt för sig vid olika tidpunkter.

Justeringssignalen antogs vidare vara linjär (rampsignal). Det är dock även möjligt att använda ickelinjära men monotont varierande “ramp”-signaler, såsom partiella sinussignaler, polynom, etc. Signalens form saknar i själva verket betydelse så länge ett större signalvärde inte genereras före ett mindre värde genereras första gången (signalen antas gå från MIN till MAX).

Förbättringarna i prestanda som erhålls med uppfinningen kommer nu att illustreras med hänvisning till Fig. 11-13.

Figur 11 visar den differentiella ickelinjäriteten (DNL) hos de första 5-b A/D- subomvandlarna i en pipeline A/D-omvandlare före och efter kalibrering en- lO 15 20 25 30 520 316 ll ligt uppfinningen (komparatorerna antas vara enkla höghastighets- komparatorer i båda fallen). Den maximala DNL (+/- 0,5 LSB) som kan till- låtas för korrekt drift, även kallad konvergensgränsen, indikeras också med raka horisontella linjer. Det ses att DNL-felen överskrider konvergensgrän- sen mycket då ingen kalibrering görs. Med kalibrering minskas DNL till un- der +/ - 0,2 LSB, vilket ligger gott och väl inom konvergensgränsen.

Fig. 12 är ett uppmätt effektspektrum för en sinussignal med en frekvens på 2 MHz samplad med en samplingsrat på 30 MHz av A / D-subomvandlar- uppställningen som användes för att ta fram Fig. 11 och utan kalibrering. Ef- tersom A/D-subomvandlarfelen överskrider konvergensgränsen på +/ - 0,5 LSB blir spektrumet allvarligt distorderat. Det störningsfria dynamiska områ- det (“spurious-free dynamic range", SFDR) uppskattas till omkring 35 dB.

Fig. 13 är ett uppmätt effektspektrum för samma signal som i Fig. 12 men med A/D-subomvandlaren kalibrerad i enlighet med uppfinningen. Efter ka- librering är felen hos A/D-subomvandlaren gott och väl under konvergens- gränsen och SFDR uppskattas till ungefär 95 dB, en förbättring med ungefär 60 dB.

Ett alternativ till ovan beskrivna metod är att låta kodrampen gå från högsta till lägsta värde i stället för från lägsta till högsta.

Vidare kan, ifall det finns skäl att tro att olika rampriktningar kan ge olika värden på kalibreringskoefficienterna, en kombination av upp- /ned- kodramper användas. Om den inre brusnivån är hög ökar sannolikheten för att komparatorn ändrar tillstånd för tidigt. Då kan ett tillvägagångssätt med en ramp bestående av två delar ge ett mer korrekt resultat. I detta fall är ka- libreringskoefficienten medelvärdet av koefficienterna för upp- och nedkalib- rering.

Ett annat sätt att minska inverkan av brus och språng är att köra flera ka- libreringssekvenser och ta medelvärdet av de uppskattade koefñcienterna. 10 15 20 25 30 m w -D -L m -i _... 12 Det är även möjligt att lagra offset- eller kalibreringskoefficienterna externt närhelst kretsens kraftförsörjning är avslagen och ladda in dem i kretsen igen vid uppstart.

En stor fördel med uppfinningen är att den möjliggör användning av enklare komparatorer som byggstenar i flash A/ D-omvandlare eller A/ D-omvandlare med flash A/ D-subomvandlare. Genom att eliminera behovet av ett eller flera buffertsteg, minskas komparatorernas propageringsfördröjning och således kan samplingsraten ökas. I enlighet med uppfinningen är detta möjligt med bibehållen noggrannhet.

Den föredragna utföringsformen av uppfinningen innefattar en digital kalib- reringsmetod där offsetkalibreringsvärden representeras och lagras digitalt.

Den analoga kalibreringsspänningen läggs på via en speciellt avsatt kalibre- rande D/ A-omvandlare, vilken styrs av den digitala kalibreringskoefficienten.

Det finns således inget behov av periodisk uppdatering av kalibrerings- spänningen och den pålagda kalibreringsspänningen kan inte ändras per- manent av språng och transienter som breder ut sig i kretsen. Om ett språng inträffar fungerar den kalibrerande D/ A-omvandlaren som en digitalt styrd spänningskälla, vilken snabbt återskapar den korrekta utgångsspänningen.

Tillvägagångssätt med analog kalibrering är också känsliga för språng vid kalibrering. I ett digitalt tillvägagångssätt, såsom enligt uppfinningen, skulle medelvärdesbildning av uppskattade kalibreringskoefficienter kunna använ- das för att minska effekterna av tillfälliga språng liksom av en ständigt bru- sig miljö.

Fackmannen inser att olika modifikationer och förändringar av uppfinningen kan göras utan avvikelse från dess ram, vilken definieras av bifogade patent- krav. lO 15 20 [1] [2] [3l [4] [5] [6] |J°| [O 1D LN _: Ü\ 13 REFERENSER P. E. Allen, D. R. Holberg, CMOS Analog Circuit Design, Holt, Rinehart and Winston, 1987.

S. H. Lewis och P. R. Gray, “A Pípelined S-Msample/s 9-bít Analog-to- Digital Converter”, IEEE J. Solid-State Circ., sid. 954-961, v01. SC-22, nr. 12, dec 1987, IEEE.

G. F. Gross, Jr., T. R. Viswanathan, “Comparator-Offset Compensatíng Converter”, Amerikanskt patent US 5.696.508.

R. Croman, M. Goldenberg, J. P. Hein, “Method and Circuit for Calib- ration of Flash Analog to Digital Converters”, Amerikanskt patent US 5.990.814.

M. M. Kostelnik, R. Croman, M. Goldenberg, “Offset Calibration of Flash ADC Array”, Amerikanskt patent US 6.084.538.

Zigiang Gu och W, Martin Snelgrove, “A Novel Self-Calibrating Scheme For Video-Rate Q-Step Flash Analog-to-Digital Converter”, IEEE Inter- national Symposium on Circuits and Systems, vol. 4, sid. 601-604, 1992.

Claims (25)

10 15 20 25 30 520 316 14 PATENTKRAV

1. Metod för komparatoroffsetkalibrering för A /D-omvandlare, kännetecknad av tillhandahållande, för varje komparator i en komparatoruppsättning, av en gemensam referenssignal till båda komparatorinterminalerna; tvingande av varje komparator i nämnda uppsättning till samma förut- bestämda logiska utgängstillständ; och justering av komparatortriggpunkten för varje komparator i nämnda uppsättning tills det logiska utgångstillständet inverteras.

2. Metod enligt krav 1, kännetecknad av justering av varje komparatortrigg- punkt med en monotont varierande signal.

3. Metod enligt krav 1 eller 2, kännetecknad av samtidig justering av alla komparatorer i nämnda uppsättning med en gemensam rampsignal.

4. Metod enligt krav 1, 2 eller 3, kännetecknad av D / A-omvandlíng av en di- gital rampsignal för varje komparator i nämnda uppsättning till en analog sig- nal för triggpunktsjustering.

5. Metod enligt krav 4, kännetecknad av lagring, för varje komparator i nämnda uppsättning, av en offsetkalibreringskoefficient som representerar det digitala rampsignalvärdet som inverterar dess logiska utgångstillständ.

6. Metod enligt krav 4, kännetecknad av lagring, för varje komparator i nämnda uppsättning, av en offsetkalibreringskoefficient som representerar medelvärdet av ett ökande digitalt rampsignalvärde som inverterar dess logis- ka utgängstillstånd och ett minskande digitalt rampsignalvärde som inverterar dess logiska utgångstillstånd. 10 15 20 25 30 (fl m (D w -à -o\ 15

7. Metod enligt krav 4, kännetecknad av upprepning av nämnda justeringssteg för varje komparator i nämnda uppsättning; och lagring, för varje komparator i nämnda uppsättning, av en offsetkalibre- ringskoeffieient som representerar medelvärdet av flera digitala rampsignal- värden som inverterar dess logiska utgängstillstånd.

8. Metod enligt något av föregående krav 5-7, kännetecknad av lagring, för varje komparator i nämnda uppsättning, av nämnda offsetkalibreringsvärde externt vid avslagen kraftförsörjning till A / D-omvandlaren för senare inhämt- ning vid uppstart av A / D-omvandlaren.

9. System för komparatoroffsetkalibrering för A / D-omvandlare, kännetecknat av organ (CCU, SW1-SW7) som för varje komparator i en komparatorupp- sättning tillhandahåller en gemensam referenssignal till båda komparator- interminalerna; organ (CCU, DAC1-DAC7) för tvingande av varje komparator i nämnda uppsättning till samma förutbestämda logiska utgångstillstånd; och organ (CCU, DAC1-DAC7) för justering av komparatortriggpunkten för varje komparator i nämnda uppsättning tills det logiska utgångstillståndet inverteras.

10. System enligt krav 9, kännetecknat av organ (CCU, DAC1-DAC7) för ju- stering av varje komparatortriggpunkt med en monotont varierande signal.

11. System enligt krav 9 eller 10, kännetecknat av organ (CCU, DACl-DAC7) för samtidig justering av alla komparatorer i nämnda uppsättning med en gemensam ralnpsignal.

12. System enligt krav 9, 10 eller 11, kännetecknat av kalibrerande D / A- omvandlare (DAC1-DAC7) för D/A-omvandling av en digital rampsignal för 10 15 20 25 30 w» H 16 varje komparator i nämnda uppsättning till en analog signal för triggpunkts- justering.

13. System enligt krav 12, kännetecknat av register (REGl-REG7) för lagring, för varje komparator i nämnda uppsättning, av en offsetkalibreringskoefficient (CAL1-CAL7) som representerar det digitala rarnpsignalvärdet som inverterar dess logiska utgångstillstånd.

14. System enligt krav 12, kännetecknat av register (REG1-REG7) för lagring, för varje komparator i nämnda uppsättning, av en offsetkalibreringskoefficient som representerar medelvärdet av ett ökande digitalt rampsignalvärde som inverterar dess logiska utgångstillständ och ett minskande digitalt rampsig- nalvärde som inverterar dess logiska utgångstíllstånd.

15. System enligt krav 12, kännetecknat av organ (CCU) för upprepning av nämnda justeringssteg för varje kompa- rator i nämnda uppsättning; och register (REGl-REG7) för lagring, för varje komparator i nämnda upp- sättning, av en offsetkalibreringskoefñcient som representerar medelvärdet av flera digitala rampsignalvärden som inverterar dess logiska utgängstillständ.

16. System enligt något av föregående krav 13-15, kännetecknat av organ för lagring, för varje komparator i nämnda uppsättning, av nämnda offsetkalibre- ringsvärde externt vid avslagen kraftförsörjning till A/D-omvandlaren för se- nare inhämtning vid uppstart av A / D-omvandlaren.

17. A/D-omvandlare innefattande åtminstone en komparatoruppsättning för flash A / D-omvandling av en analog signal, kännetecknad av organ (CCU, SW1-SW7) som för varje komparator i nämnda uppsättning tillhandahåller en gemensam referenssignal till båda komparatorinterminaler- na; organ (CCU, DAC1-DAC7) för tvingande av varje komparator i nämnda uppsättning till samma förutbestämda logiska utgàngstillstånd; och 10 15 20 25 30 520 316 17 organ (CCU, DAC1-DAC7) för justering av komparatortriggpunkten för varje komparator i nämnda uppsättning tills det logiska utgångstillständet inverteras.

18. Omvandlare enligt krav 17, kännetecknad av organ (CCU, DAC1-DAC7) för justering av varje komparatortriggpunkt med en monotont varierande sig- nal.

19. Omvandlare enligt krav 17 eller 18, kännetecknad av organ (CCU, DAC1- DAC7) för samtidig justering av alla komparatorer i nämnda uppsättning med en gemensam rampsignal.

20. Omvandlare enligt krav 17, 18 eller 19, kännetecknad av kalibrerande D/A-omvandlare (DACl-DAC7) för D /A-omvandling av en digital rampsignal för varje komparator i nämnda uppsättning till en analog signal för trigg- punktsjustering.

21. Omvandlare enligt krav 20, kännetecknad av register (REGl-REG7) för lagring, för varje komparator i nämnda uppsättning, av en offsetkalibrerings- koefficient (CAL1-CAL7) som representerar det digitala rampsignalvärdet som inverterar dess logiska utgängstillständ.

22. Omvandlare enligt krav 20, kännetecknad av register (REG1-REG7) för lagring, för varje komparator i nämnda uppsättning, av en offsetkalibrerings- koefficient som representerar medelvärdet av ett ökande digitalt rampsignal- värde som inverterar dess logiska utgängstillstånd och ett minskande digitalt rampsignalvärde som inverterar dess logiska utgängstillstånd.

23. Omvandlare enligt krav 20, kännetecknad av organ (CCU) för upprepning av nämnda justeringssteg för varje kompa- rator i nämnda uppsättning; och 10 Q . - » . . (fl NJ CD LN ...à 0\ 18 register (REG1-REG7) för lagring, för varje komparator i nämnda upp- sättning, av en offsetkalibreringskoefficient som representerar medelvärdet av flera digitala rampsignalvärden som inverterar dess logiska utgångstillstånd.

24. Omvandlare enligt något av föregående krav 21-23, kännetecknad av or- gan för lagring, för varje komparator i nämnda uppsättning, av nämnda off- setkalibreringsvårde externt vid avslagen kraftförsörjning till A /D- omvandlaren för senare inhämtning vid uppstart av A / D-omvandlaren.

25. Omvandlare enligt något av föregående krav 15-21, kännetecknad av att komparatorerna i nämnda uppsättning innefattar regenerativa hållelement.