SE513518C2 - Förfarande och anordning för överföring av data mellan bitströmmar i ett tidsmultiplexerat nät - Google Patents

Description

15 20 25 30 35 513 518 grupper, kontrolltidluckor och datatidluckor. Kontroll- tidluckor används för signalering mellan nätets noder för nätets interna drift. Datatidluckorna används för över- föring av data mellan de användare som är anslutna till de olika noderna.

Varje nod är anordnad att dynamiskt allokera tid- att användas vid sändning eller mottagning av information luckor till sina respektive anslutna användare, till respektive fràn andra användare. Som ett resultat därav har olika anslutna användare skrivrättighet till olika datatidluckor.

När exempelvis en första användare som är ansluten till en första nod önskar överföra information till en andra användare som är ansluten till en andra nod, kommer den första noden att allokera ett antal datatidluckor inom varje ram för den första användare att sända data i.

Den första noden kommer dessutom att sända ett signale- ringsmeddelande i en kontrolltidlucka till den andra noden och på så sätt instruera den andra noden att läsa data från de allokerade datatidluckorna och att vidare- De allo- kerade datatidluckorna sägs bilda en kanal mellan de två befordra sådana data till den andra användaren. användarna.

I ett sådant nät används så kallade växlar, var och en ansluten till en eller flera bitströmmar, eller fibrer, för att överföra data mellan olika bitströmmar.

Antag exemplevis att en kanal mellan en första och en andra användare, vilka är anslutna till en första respek- tive en andra nod pà en första respektive en andra fiber, definieras av en första uppsättning tidluckor på en bit- ström som utbreder sig på den första fibern och en andra uppsättning tidluckor på en bitström som utbreder sig på den andra fibern. En växel används då för att överföra eller kopiera data från den första uppsättningen tid- luckor till den andra uppsättningen tidluckor, eller OmVänt . 10 15 20 25 30 35 513 518 Kända växlar i synkrona, tidmultiplexerade nät ut- nyttjar ett styrminne som mappar varje inkommande tid- lucka mot en utgående tidlucka. Sådan mappning (eller “avbildning”) kan inbegripa både en mappning i tiden, dvs styrning av den följd med vilken data skrivs in i en bit- ström, och en mappning i rummet, dvs styrning av vilka data som skall till vilken bitström. Exempelvis beskrivs sådana så kallade TST-växlar (“time-space-time switches") i ”Data and Computer Communications", fjärde upplagan, av Williams Stallings, Macmillan Publishing Company. Kända växlar uppvisar emellertid begränsningar vad gäller möj- ligheten att växla tidluckor i rum och tid. Kända växlar uppvisar dessutom begränsningar vad gäller överförings- hastighet och överföringskapacitet.

Uppfinningens syfte Ett syfte med uppfinningen är att åstadkomma en växel som erbjuder större frihet vad gäller möjligheterna att växla tidluckor i rum och tid, såsom effektiv en- till-flera-växling bandbredd.

Ett annat syfte med uppfinningen är att tillhanda- (“multicasting”) av kanaler med olika hålla en enkel och snabb mekanism för växling mellan flera inkommande och utgående bitströmmar som är godtyck- ligt fasförskjutna i förhållande till varandra.

Ett annat syfte med uppfinningen är att öka växelns överföringshastighet och kapacitet.

Ett ytterligare syfte med uppfinningen är att till- handahålla ett skalningsbart växelsystem, varvid mindre växlar enkelt kan integreras till att bilda större växlar. Ü iv Redogörelse för uppfinningen Enligt en aspekt på uppfinningen uppnås ovan nämnda och andra syften medelst ett förfarande av inledningsvis nämnt slag, innefattande stegen: att motta nämnda första uppsättning bitströmmar; att tillfälligt lagra varje ram 10 15 20 25 30 35 513 518 av data från varje bitström av nämnda första uppsättning bitströmmar; att selektivt läsa, för varje ram av varje bitström av nämnda andra uppsättning bitströmmar, data från valda ramar av de för tillfället lagrade ramarna av nämnda första uppsättning bitströmmar; och att sända nämnda data, i allokerade som lästs frán nämnda ramar, tidluckor av nämnda andra uppsättning bitströmmar.

Enligt en andra aspekt på uppfinningen uppnås ovan nämnda och andra syften medelst en anordning av inled- ningsvis nämnt slag, innefattande mottagarorgan för mottagning av varje bitström av nämnda första uppsättning bitströmmar; ramminnesorgan för tillfällig lagring av varje ram av data från varje bitström av nämnda första uppsättning bitströmmar; läsorgan för selektiv läsning, för varje ram av varje bitström av nämnda andra uppsätt- av data från de för tillfället lagrade ramarna av nämnda första uppsättning bitströmmar; och ning bitströmmar, utmatningsorgan för sändning av nämnda data, som lästs i allokerade tidluckor av nämnda andra uppsättning bitströmmar. från nämnda ramminnesorgan, I ett exempel pà kända växlar är in- och utportar sammankopplade med hjälp av ett delat medium, av vilket det krävs att det kan hantera inportarnas aggregerade växlingskapacitet för att inte skapa blockering, vilket begränsar skalbarheten hos en sådan design.

I ett annat exempel pà kända växlar är en inport hos en en-till-en-växel (endast en inkommande bitström och en utgående bitström) försedd med information som anger, för varje tidlucka i den mottagna bitströmmens ram, vart data från denna tidlucka skall sändas, dvs till vilken utgå- ende tidlucka. Om man skulle tänka sig en flerports- tillämpning av denna kända lösning, varvid ett flertal inportar, som mottar data fràn respektive bitströmmar, skall skriva data, baserat på sådan information, till ramminnen hos en eller flera utgående bitströmmar, måste man utveckla àtkomstmekanismer för att fördela skriv- rättigheter till nämnda ramminnen och för att säkerställa 10 15 20 25 30 35 513 518 att olika inportar inte skriver data samtidig till samma minnesfält. dvs för att överföra data från en inkommande bitström till flera ut- För att hantera en-till-flera-sändning, buffertminnen, ställs dessutom krav på inportarna att tillhandahålla, för varje tidlucka i den mottagna bit- strömsramen, information som anger, för varje utport, vilken utgående tidlucka som data skall skrivas in i.

Samma begränsningar gäller för så kallade TST-växlar som använder tidsmappning vid in- och utportarna och rumsmappning däremellan för att tillåta godtycklig kom- munikation mellan in- och utportar.

Enligt uppfinningen löses detta problem genom att man vid inportarna inte behöver tillhandahålla informa- tion som anger vart data från en mottagen tidlucka skall sändas eller skrivas, utan genom att man istället vid varje utport tillhandahåller information som anger var- ifrån data för utgående tidluckor skall hämtas eller läsas. De mottagna bitströmmarna, eller snarare varje ram därav, lagras vid växelns inportar i respektive rammin- nen, och så kallade tidluckemappningstabeller vid växlens utportar tillhandahåller information om varifrån, dvs data skall hämtas för varje enskild tidlucka i respektive från vilket ramminne och vilket datafält därav, utgående bitström. Data hämtas följaktligen selektivt från de mottagna Bïtströmmarna för att därefter sändas ut i de utgående bitströmmarna, Varje sekventiell uppslag- ning i sekventiella rader hos en sådan tidluckemappnings- tabell ger en respektive ramminnesadress för utläsning av data för den specifika utgående tidluckan.

Enligt en utföringsform av uppfinningen innefattar varje ramminne ett,ílertal datafält som är anordnade att lagra data från respektive tidluckor i följden av tid- luckor hos återkommande ramar av den inkommande bitström som hör samman medmrespektive ramminne.

Växeln är följaktligen företrädesvis indelad på ett sådant sätt att ett respektive ramminne är associerat med 10 15 20 25 30 35 513 518 varje inport. Samtliga utportar kan läsa data från varje ramminne oberoende av varandra. En hel växel innefattar följaktligen en uppsättning ramminnen, vilka vart och ett är anordnat i en en-till-flera konfiguration (en inport till flera utportar).

Nämnda ramminnen är företrädesvis realiserade i form av flerportade asynkrona RAM-minnen som möljiggör in- skrivning och utläsning oberoende av varandra och utan fassynkronisering.

Genom att använda RAM-minnen med flera läsportar, kan varje utgående bitström, oberoende av andra, hämta sina egna data, vilket företrädesvis sker med utnyttjande av ledningar som är dedikerade enbart för nämnda utgående bitström för åstadkommande av en icke-blockerande drift.

Följaktligen föreligger inget behov av inbördes uteslut- ning eller av komplicerade reservationsmodeller på en delad resurs. Dessutom kräver konceptet inte någon ökad kommunikationshastighet i någon del av konstruktionen i förhållande till den frekvens med vilken varje ledning mottar eller sänder data.

Eftersom ramminnena uppdateras kontinuerligt vid en hög frekvens, kan en realisering som baseras på dynamiska RAM (DRAM) utnyttjas utan något behov av så kallad “memory refresh”.

Enligt uppfinningen läser samtlig utportar data från ramminnena oberoende av varandra, och företrädesvis över- förs data från ramminnena till utportarna med utnyttjande av ledningar som är dedikerade åt respektive utport.

Uppfinningen uppvisar således väsentliga fördelar vid användning för en-till-flera-sändning (multicasting), dvs överföring av data från en inport till flera utportar.

Enligt en föredragen utföringsform av uppfinningen innefattar växeln organ, exemplevis i form av nämnda tidluckemappningstabeller, för att för var och en av de tidluckor i en ram av varje utgående bitström som är allokerade att motta data från de inkommande bitström- 10 15 20 25 30 35 513 518 marna tillhandahålla en respektive identifikation som pekar ut ett associerat datafält hos nämnda ramminnes- vilket datafält tillhandahåller data för den respektive allokerade tidluckan; och organ för selektiv organ, läsning, för tidluckorna i varje ram av var och en av nämnda utgående bitströmmar, av data från nämnda datafält baserat på sådana identifikationer.

Eftersom flera olika tabellrader i flera tidlucke- mappningstabeller kan peka ut samma ramminne och samma datafält, sändning och en-till-flera sändning. föreligger således stöd för en-till-alla Nämnda organ för tilldelning av en identifikation, såsom en tidluckemappningstabell, innefattar företrädes- vis en uppsättning organ som betjänar respektive utgående bitström, men kan även innefatta ett enda organ som betjänar samtliga utgående bitströmmar.

En sådan identifikation kan exempelvis vara a) en identifikation som unikt identifierar ett ramminne och en tabellrad därav som tillhandahåller de data som skall sändas i den utgående tidlucka som hör samman med nämnda identifikation, b) en identifikation som anger att skriv- rättighet till motsvarande utgående tidlucka inte tillhör den egna växeln och att den utgående tidluckan därför skall lämnas opåverkad, c) en identifikation som anger att ett idle-mönster skall alstras av växeln och sändas i den motsvarande utgående tidluckan och d) en identifika- tion som anger attzdata som mottagits från en en annan Ut- pekandet av varifrån data skall hämtas för varje enskild utgående tidlucka tillhandahåller således flera nya möjligheter att växla data. växel skall sändas i nämnda motsvarande tidlucka.

Den sistnämnda av de fyra ovan angivna typerna av identifikationer gör det exempel- vis möjligt att på ett enkelt sätt koppla samman flera växlar till att bilda en större växel, och att därigenom öka möjligheterna till att växla data utan att väsentligt komplicera en möjlig realiserig. 10 15 20 25 30 35 513 518 Var och en av ramminnena har företrädesvis kapacitet att lagra tre hela sekventiella ramar av den respektive inkommande bitströmmen i separata minnesomràden, vilka nedan även benämnds sidor eller kolumner, av varje ram- minne. Utnyttjandet av tre sidor avser att säkerställa konsistent växling, dvs att säkerställa att den selektiva läsningen från en ram eller sida inte äger rum före det att inskrivningen av den specifika ramen eller sidan är avklarad. Enligt den föredragna utföringsformen behövs en sida för att möjliggöra om-mappning av tidluckor i tids- domänen, en annan behövs för parallel lagring av dubbel- buffringsslag, och den tredje sidan behövs för att hantera förekommande fasskillnad mellan den inport som skriver in i nämnda ramminne och de utportar som läser från ramminnet, en skillnad som är begränsad till en sida som följd av den generella synkroniseringen i ett nät av ovan nämnda slag.

Var och en av in- och utportarna styrs av en respek- tive ramsynkroniseringssignal, vilken stegar fram interna pekare för identifiering av den för tillfället valda ram- minnessidan, dvs antingen vilken sida som utnyttjas för inskrivning eller vilken sida som utnyttjas för läsning.

Tidluckorna hos en inkommande bitström skrivs in i sek- ventiell följd, medan utgående tidluckor hämtas från nämnda ramminnen med utnyttande av direktuppslagning (“random access") bland tabellraderna hos den sida som för tillfället utpekas för selektiv läsning.

Tidluckor och ramar klockas således med utnyttjande av klock- och ramsynkroniseringssignaler som är lokala för varje port. Ett underliggande antagande är att ram- synkroniseringsignalerna aldrig uppvisar en fasskillnad mellan en inkommande bitström och en utgående bitström som växer sig större än en ram, dvs det förekommer ingen (fasdrift).

En inkommande bitströms ramsynkroniseringssignal ackumulerad fasskillnad styr med fördel en skrivtidluckeräknare som för varje mottagen tidlucka stegar fram en skrivpekare, som anger 10 15 20 25 30 35 513 518 9 en tabellrad i respektive ramminne, till nästa tabellrad.

(Vid mottagning av ramsynkroniseringssignalen âterställs företrädesvis skrivtidluckeräknaren för att ånyo börja på den lägsta tidluckepositionen i nästa ram). \ Den inkc1mande bitströmmens ramsynkronisering styr företrädesvis även ett block för selektering av sida för skrivning, vilket pekar ut en sida hos respektive ram- minne och därmed iordningställer en av de tre ramsidorna hos ramminnet för skrivning. (Vid mottagning av ramsynk- roniseringssignalen stegas pekaren fram till nästa ram- minnessida, och efter sista sidan hos ett ramminne stegas pekaren fram till ramminnets första sida).

Ramsynkroniseringssignalen för en utgående bitström styr med fördel en räknare för utgående tidluckor, vilken för varje utgående tidlucka stegar fram en läspekare i nämnda tidluckemappningstabell för härledning av informa- tion avseende varifrån data för den aktuella utgående tidluckan skall hämtas. (Vid mottagning av ramsynkronise- ringssignalen återställs företrädesvis räknaren för att ånyo börja på den lägsta tidluckepositionen i nästa utgående ram). Den utgående bitströmmens ramsynkronise- ringssignal styr även med fördel ett block för selekte- ring av sida för läsning, vilket pekar ut de ramminnes- sidor som för tillfället kan utnyttjas för selektiv läsning. Vid mottagning av ramsynkroniseringssignalen väljs nästa ramminnessida, och efter sista sidan hos ett ramminne stegas pekaren fram till ramminnets första sida.

En fördel med uppfinningen är således att styrning av arbetet vid varje port hos växeln åstadkommes baserat på en ramsynkronisering som är lokal för varje respektive port, vilket således eliminerar behovet av att tillhanda- hålla komplicerade korsrelaterade synkroniseringsmekanis- mer mellan olika in- och utportar.

Enligt en ytterligare utföringsform av uppfinningen styrs nämnda selektering av sida för läsning även av en mekanism för så kallad sid-offset och bypass, vilken aktiveras på tidluckebasis av tidluckemappningstabellen_ 10 15 20 25 30 35 513 518 10 Bypass-moden tillhandahåller valet att läsa en ram före den ram som pekas ut av den faktiska läspekaren, vilket minskar fördröjningen genom växeln men sätter begräns- ningar på tidluckeallokering för säkerställande av att_ ingen accesskonflikt eller inkonsistenthet uppkommer vid om-mappning i tidsdomänen.

Enligt en ytterligare utföringsform av uppfinningen tillhandahålls en mekanism för automatisk uppdatering av tidluckemappningstabellerna, dvs för samtidig uppdatering av fler än en tidlucketabell och fler än en tabellrad därav med bevarad konsistenthet.

Ovan nämnda och andra aspekter pà och särdrag hos uppfinningen kommer att framgå med tydlighet av de exemplifierande utföringsformer av uppfinningen som beskrivs nedan med hänvisning till de bifogade ritningarna.

Kortfattad beskrivning av ritningarna Exemplifierande utföringsformer av uppfinningen kommer nu att beskrivas med hänvisning till de bifogade ritningarna, på vilka: fig. 1 schematiskt visar en växel i ett krets- kopplat, tidsmultiplexerat nät; fig. 2 schematiskt visar strukturen på en av bitströmmarna i fig. 1; fig. 3 schematiskt visar en växel som växlar tidluckedata i tid och rum; fig. 4 schematiskt visar en utföringsform av en växel enligt föreliggande uppfinning; fig. 5 schematiskt visar en utföringsform av en tidluckemappningstabell av det slag som visas i fig. 4; fig. 6 schematiskt visar en mekanism för selektering av ramsida, att användas vid varje in- och utport; fig. 7a och 7b schematiskt visar sid-offset vid tillstànden full om-mappning respektive by-pass; fig. 8 schematiskt visar ett ramminne och multipla utportar hos en växel enligt uppfinningen; 10 15 20 25 30 35 513 518 ll fig. 9, 10a och 10b schematiskt visar en mekansism för uppdatering av de tidluckemappningstabeller som visas i fig. 5 och fig. 8.

Detaljerad beskrivning av föredragna utföringsformer I fig. eller nod, SW i ett krets- kopplat, synkront, tidsmultiplexerat nät. Växeln SW har 1 visas en växel, fyra inportar, vilka är anslutna till respektive bit- strömmar 1-4, och fyra utportar, vilka är anslutna till respektive bitströmmar 5-8. I fig 1 utbreder sig varje bitström på en respektive optisk fiber. Utöver tidsmulti- plexering kan även våglängdsmultiplexering användas för att öka nätets kapacitet genom att flera bitströmmar bärs av olika våglängder på en och samma fiber. Var och en av bitströmmarna 1-8 används av en eller fler noder N1-N14 för transport av data till/från andra noder. Olika bit- strömmar kan användas för kommunikation i olika riktning- ar, varvid kommunikationsriktningen illustreras i fig. 1 med pilar vid de optiska fibrernas slutpunkter. Såsom kommer att beskrivas ytterligare nedan är kommunikationen på varje optisk fiber 1-8 synkron och tidsmultiplexerad.

Såsom visas i Fig. 1 kan bitströmmarna vid växelns inportar vara terminerade vid växeln, såsom är fallet med bitströmmarna 2-4, eller kan de fortsätta förbi växeln till att nå noder belägna nedströms växeln, såsom är fallet med bitströmmen 1. Bitströmmarna vid växelns ut- portar kan härröraffrån växeln, såsom är fallet med bit- strömmarna 5-7, eller kan häröra från andra noder belägna upströms växeln, såsom är fallet med bitströmmen 8.

I Fig. eller flera användare (ej visade) genom att tillhanda- 1 är värje nod Nl-N14 anordnad att betjäna en hålla access till bitströmmarna 1-8. En nod kan dessutom vara ansluten till fler än en bitström, såsom är fallet med noderna N2 och N13. När exempelvis en användare som är ansluten till nod N3 önskar sända information till en användare som är ansluten till nod N12, kommer noderna N3 och N12 att etablera en kretskopplad kommunikationskanal 10 15 20 25 30 35 513 518 12 på bitströmmar l och 7. Nod N3 kommer därefter att över- föra data från den sändande användaren till bitströmmen 1, växeln SW kommer att växla nämnda data från bitström- men l till bitströmmen 7 och nod N12 kommer i sin tur att överföra dessa data från bitströmmen 7 till den mottag- ande användaren. Det inses att användarna kan vara varje slags elektronisk utrustning som behöver tillgång till nätet, såsom datorer, arbetsstationer, skrivare, servrar, faxapparater, telefoner, TV-apparater, radiomottagare, och liknande.

Strukturen på de tidsmultiplexerade bitströmmar som används i fig. l kommer nu att beskrivas med hänvisning till fig. 2. Varje bitström är indelad i ramar, eller cykler, av given längd, exempelvis 125 ps. Varje ram är i sin tur indelad i tidluckor av given storlek, exempelvis 64 bitar. Antalet tidluckor i varje ram beror således på nätets bitfrekvens. Det antal tidluckor 1-6 som visas i Det verkliga antalet tidluckor i en ram kommer normalt att en ram i fig 2 är naturligtvis enbart illustrativt. vara mycket större än så.

Tidluckorna är generellt indelade i två grupper, kontrolltidluckor C och datatidluckor D. Kontrolltidluck- orna C används för styrsignalering mellan nätets noder, dvs för överföring av meddelanden mellan noderna för nätets interna drift, såsom för kanaluppsättning, tid- Datatidluckorna D används för över- föring av användardata mellan användare som är anslutna luckeallokering, osv. till nämnda noder.

Utöver nämnda kontrolltidluckor och datatidluckor innefattar varje cykel en eller flera synkroniserings- tidluckor S som används för att synkronisera varje nods arbete gentemot varje ram. För att säkerställa att antalet tidluckor i en ram inte kommer att överlappa en följer dessutom ett skyddsband G efter den sista luckan vid slutet av varje ram. efterföljande ram, Såsom indikeras i fig 2 upprepas ramen kontinuerligt. 10 15 20 25 30 35 515 518 13 Varje nod har tillgång till åtminstone en kontroll- tidlucka C och till ett dynamiskt antal datatidluckor D på den bitström som används av noden. Varje nod använder sin kontrolltidlucka för att kommunicera med andra noder i nätet. Antalet datatidluckor D som allokeras till res- pektive nod beror av den överföringskapacitet som efter- frågas av de slutanvändare som betjänas av respektive nod. Om en specifik nods användare kräver en stor över- föringskapacitet, kommer noden att allokera fler data- tidluckor för detta ändamål. Om à andra sidan användarna vid en viss nod endast behöver en liten överförings- kapacitet, kan noden begränsa antalet därtill allokerade datatidluckor. Även antalet kontrolltidluckor som alloke- rats till en nod kan ökas eller minskas beroende på nodens signaleringsbehov. Allokeringen av såväl kontroll- tidluckor som datatidluckor till olika noder kan således anpassas dynamiskt allteftersom nätetbelastningen för- ändras. Det inses att det i denna typ av kretskoppling inte förekommer någon adressinformation inbäddad i data- strömmen. hur I en grundläggande utföringsform hanterar växeln enligt uppfinningen kontrolltidluckor C på samma sätt som den hanterar datatidluckor D. Vad växeln angår tillhanda- håller såväl datatidluckor som kontrolltidluckor tid- luckedata som skall växlas i enlighet med instruktioner som lagras i växeln. En nodstyrenhet som styr växelns arbete kan emellertid vara anordnad att använda en eller flera kontrolltidlugkor_och datatidluckor för att motta och sända information avseende kanaluppsättning, kanal- modifiering och kanalnedtagning, och att styra växelns växlingsinstruktioner baserat därpå, såsom kommer att beskrivas nedan., Enligt uppfinning kan växeln i fig. 1 överföra data från vilken inport som helst till samtliga utportar parallellt vid varje given tidpunkt (så kallad icke- blockerande växling). Att överföra information till flera utportar fràn samma inport motsvarar multicasting eller 10 15 20 25 30 35 515 518 14 broadcasting. En grundläggande egenskap hos en växel enligt uppfinningen är att den kan utföra tidsmappning i samma operation som den växlar data från ingång till utgång, dvs den genomför växling i såväl tid som rum.a Tidsväxlingen möjliggör införlivande av tidluckedata från en viss tidlucka i en inkommande ram till en annan tidlucka i en utgående ram.

I fig. 3 visas en växel SW, som kan vara den som visas i fig. 1, tidluckor A0-An, tid och rum till tidluckor av andra bitströmmar C och D.

Såsom visas i fig. 3 kan data i en tidlucka i en utgående ram av bitström C vara hämtad från vilken som av bit- anordnad att växla tidluckedata från BO-Bn av första bitströmmar A och B i strömmar A och B och från vilken som av tidluckorna därav. Förekomsten av AO i de båda utgående bitsrömmarnas C och D ramar motsvarar multicasting av tidluckan AO till både bitström C och bitström D, men till olika tidluckor i respektive utgående ramar.

En exemplifierande utföringsform av en växel i enlighet med uppfinningen kommer nu att beskrivas med I fig. kan vara den som används i växelnoden i fig. l, hänvisning till fig. 4. 4 mottar växeln SW, som tidlucke- data från fyra inkommande bitströmmar l-4 och överför den mottagna tidluckedata till fyra utgående bitströmmar 5-8.

Växeln SW innefattar följaktligen fyra inportar 21-24 och fyra utportar 65-68 som ger access till respektive bitströmmar.

Varje inport 21-24 är anordnad att skriva varje ram som mottas från den respektive inkommande bitströmmen (rambuffert) 31-34. Varje ramminne 31-34 har kapacitet att lägre tre sekventiella till ett respektive ramminne ramar av respektive bitström i tre motsvarande minnes- 32a-32c, 33a-33c, 34a-34c, benämnda "sidor", där varje minnesomràde har kapacitet områden 3la-3lc, nedan även att lagra en ram. Exempelvis kommer ramminnnet 31, som tillfälligt lagrar varje ram av data som mottas som bitström 1 via inporten 21, att sekventiellt lagra en 10 15 20 25 30 35 _ vilket tidluckedatafält därav (dvs. 513 518 15 första ram i minnesområdet 3la, nästa (andra) ram i (tredje) (fjärde) minnesområdet 31b, och den efterföljande ramen i minnesområdet 3lc. Den därpå följande ramen kommer därefter att lagras återigen med utnyttjande av minnesområdet 3la, varvid den där tidigare lagrade första ramen skrivs över. Notera även att tidluckedata från en rams tidluckor skrivs in sekventiellt i respektive tidluckedatafält av respektive minnesomráde, dvs ett datafält för varje tidlucka.

Vidare är fyra selekteringsenheter 45-48, vilka, såsom illustreras i utföringsfomer nedan, kan vara realiserade i form av multiplexorer eller tri-state- bussar, anordnade att selektera tidluckedata att sändas till respektive utgående bitström 5-8 genom att fast- ställa, för varje utgående tidlucka, från vilket ram- ' samt från bland för tillfället lagrade tidluckedata från samtliga fyra inkommande bit- minne, och från vilket minnesområde därav, strömmar 1-4) som tidluckedata skall hämtas eller släppas fram till respektive utgående bitström. Varje selekte- ringsenhet 45-48 är således ansluten till samtliga fyra ramminnen 31-34 för hämtning av tidluckedata därifrån. vilket minnesområde och vilket datafält eller vilken tabellrad därav som skall användas för en specifik utgående tidlucka, har För att veta vilket ramminne, därav, varje selekteringsenhet 45-48 tillgång till en respektive tidluckemappningstabell 55-58, vilken kommer att beskri- vas mer detaljerat nedan med hänvisning till fig. 5.

Varje tidluckemappningstabell 55-58 tillhandahåller, för varje tidlucka i den respektive utgående bitströmmens ram och vid en respektive tabellrad, ett fält (av en kolumn 55a-58a) (av en kolumn 55b-58b) som pekar ut den tabellrad eller det fält därav som skall användas vid hämtning av data för den som pekar ut ett ramminne och ett fält aktuella utgående tidluckan. Tidluckemappningstabellernas 55-58 tabellrader accessas företrädesvis i samma sekven- tíella ordning som den för tidluckorna i den motsvarande 10 15 20 25 30 35 515 518 16 utgående ramen, och varje tidluckemappningstabell stegas igenom en gång för varje ram av den tillhörande utgående bitströmmen.

När tidluckedata exempelvis skall hämtas till den första tidluckan i varje ram av bitström 5, kommer selek- teringsenheten 45 att gå till tidluckemappningstabellens 55 första tabellrad, mer specifikt till det första data- fältet i kolumnen 55a och till det första datafältet i kolumnen 55b, för att härleda information som pekar ut från vilket av de fyra ramminnena och från vilken tabell- rad eller vilket fält därav som tidluckedata skall häm- tas. Selekteringsenheten 45 kommer även att styra valet av vilket minnesområde eller sida i varje ramminne 31-34 som skall användas vid hämtningen av tidluckedata för den ram som för tillfället skrivs ut som bitström 5, såsom kommer att beskrivas mer detaljerat nedan. Selekterings- enheten kommer följaktligen att hämta tidluckedata enligt en given utmatningföljd för samtliga tidluckor som skall motta data i den utgående bitströmmen. Växeln SW kommer enbart att sända tidluckedata i de tidluckor hos den utgående bitströmmen som är allokerade för detta ändamål.

En utföringsform av en tidluckemappningstabell av det slag som visas i fig. 4 (och i fig. 9 som kommer att beskrivs nedan) till fig. 5.

Mapping Table") kommer nu att beskrivas med hänvisning (SMT - "Slot är en tabell i vilken de allokerade Tidluckemappningstabellen kanalerna är definierade. Såsom visas i fig. 4 finns företrädesvis en tidluckemappningstabell för varje utgå- ende bitström. Den tidluckemappningstabell som visas i fig. 5, vilken exempelvis kan vara tidluckemappnings- tabellen 55 i fig. 4, logiska minnesområden eller kolumner, varvid varje kolumn är en ram djup och innehåller tre innefattar ett antal fält som motsvarar antalet tidluckor i den utgående ramen, så att varje tabellrad, innefatt- ande ett fält från vardera kolumn, unikt identifierar en inkommande bitström och en tidlucka därav. Varje fält i den första kolumnen (55a i fig. 4) definierar en inkom- 10 15 20 25 30 35 513 518 17 mande bitström (eller ett ingående ramminne), och varje fält i den andra kolumnen (55b i fig. 4) definierar en tidlucka därav (eller en tabellrad därav), och fälten i den tredje kolumnen (som endasat visas i fig. 5 ) defi- nierar en sid-offset som kommer att beskrivas mer detal- jerat nedan med hänvisning till fig. 6, 7a och 7b. Tid- luckemappningstabellen definierar således tidluckeschemat i den utgående ramen, och inbegriper växling i såväl tid som rum.

Tidluckemappningstabellen stegas igenom uppifrån och ner en gång för varje utgående ram, för att definiera mappningen av varje utgående tidlucka därav, och utsig- nalen från tidluckemappningstabellen pekar direkt ut associerad tidluckedata från ramminnena. Således behövs endast en enkel räknemekanism, såsom kommer att beskrivas nedan, för alstring av sekventiella adresser till tid- luckemappningstabellen, vilken översätter dessa till direktuppslagningsaddresser som används för datahämtning från ramminnena.

Utgående från den exemplifierande tidluckemappnings- tabell som visas i fig. 5 kommer den första tidluckan i varje utgående ram som styrs av denna tidluckemappnings- tabell att innehålla data från den femtonde tidluckan i varje ram av den tredje bitströmmen, medan den andra utgående tidluckan inte kommer att förses med data från någon inkommande bitström, vilket skulle kunna resultera i sändning av en så kallad idle-bitgrupp om skrivrättig- het till den andra utgående tidluckan är allokerad att användas av växeln. Vidare framgår att den tredje utgå- ende tidluckan skall hämtas från den 3988:e tidluckan i varje ram av den andra inkommande bitströmmen, och så vidare. 5 5 En sid- eller minnesområdesselekteringsmekanism att användas vid varje inport och varje utport kommer nu att 6, 7a och 7b. Såväl inskrivningen av tidluckedata i ramminnena, beskrivas med hänvisning till fig. som den selektiva utläsningen vid utmatning av tidluckedata med 10 15 20 25 30 35 515 518 18 utnyttjande av tidluckemappningstabellerna, styrs var och en av separata och oberoende ramsynkroniseringssignaler, vilka härleds från eller definieras för de respektive bitströmmarna, vilket sammantaget gör att växeln består klock- domäner. Ramsynkroniseringsssignalerna används för att av N (antalet inportar) plus M (antalet utportar) stega fram respektive skriv- eller läsperkare som selek- terar sidor, dvs minnesområden, i respektive ramminnen.

För varje inport och varje utport används ett res- pektive pekarblock, som visas i fig. 6, vilket klockas av respektive ramsynkroniseringssignaler SYNK. Perkarblocket är anordnat att peka ut vilket minnesområde, dvs vilken sida, av respektive ramminne som skall användas för skrivning eller selektiv utläsning. I varje pekarblock 100 stegar en sjävgående räknare fram en sid-adress, i modulo-3-form, på varje mottagning av respektive ram- synkroniseringssignal. Varje pekarblock tillhandahåller således sekventiellt sid-adress 0, 1, 2, O, 1, 2, 0, l, ., och så vidare. Varje pekarblock 100 mottar dessutom en sid-offset-signal som har ett värde som adderas (också i modulo-3-form) till räknarens värde för att ge en resulterande ramsidoselekteringssignal, såsom kommer att besrivas ytterligare nedan med hänvisning till fig. 7a och 7b.

Det sekventiella utpekandet av minnesområden hos ett ramminne för inskrivning av ramar av respektive bitström, såsom beskrivits ovan med hänvisning till fig. 4, kommer att åtföljas av ett motsvarade sekventiellt utpekande av minnesområden hos ramminnet för selektiv utläsning av tidluckedata därifrån. För varje ramminne kommmer det att finnas en skrivpekare (som hör samman med inskrivningen av respektive inkommande bitström) och M läspekare (som var och en hör samman med den selektiva utläsningen för respektive utgående bitström), där M är antalet utgående bitströmmar.

Det är viktigt att utpekandet av minnesområden eller sidor för sekventiell inskrivning och utpekandet av sidor 10 15 20 25 30 35 513 518 19 för selektiv utläsning utförs på ett sådant sätt att buffertkonsistenthet bevaras i syfte att undvika att tidluckedata från en ram läses ut innan inskrivningen därav är avklarad. Sådan konsistenthet uppnås genom att tre minnesområden utnyttjas i varje ramminne, vilket gör det möjligt att alltid hålla ett minsta avstånd på en halv ram mellan inskrivningen och utläsningen av tid- luckedata, såsom kommer att beskrivas ytterligare med hänvisning till fig. 7a och 7b.

I pekarblocket 100 i fig. utport för den selektiva utläsningen av ramar, modifieras 6, när det används vid en den självgående räknarens sid-adress av tillförandet av en sid-offset-signal som mottas från tidluckemappnings- tabellen, Sid-offset-signalen härleds från tidluckemappnings- såsom nämnts ovan med hänvisning till fig. 5. tabellens sid-offset-fält och modifierar pekarblockets adress genom att addera en offset därtill, också i modulo-3-form, till att bilda en modifierad sid-adress.

Sid-offset-signalen anges således per tidlucka och beror ("skew") utgående bitströmmenâ ramar samt av kriterier för access- av fasskillnad mellan den inkommande och den begränsningar. Accessbegränsningar är restriktioner som läggs på tidsommappningen i syfte att reducera fördröj- ningen genom växeln šå bekostnad av att möjligheten till ommappning i tiden begränsas. Ramsynkroniseringens fasskillnad anges här i intervallet -1 < fasskillnad < 1, uttryckt som andel av en hel ram.

Fig. 7a visar_tilldelningen av sid-offset under så kallad full tidsmappning, dvs då inga accessbegränsningar föreligger, vilket även benämns normal mod. Det antas i fig. 7a att sid-offset hos pekarblocket för inskrivning av en inkommande bitström är satt till 2, vilket innebär att inskrivningen kommer att gå över till sida 0 (=2+1 i modulo-3) efter mottagningen av nästa ramsynkroniserings- signal hos den inkommande bitströmmen. Den selektiva utläsningen från ramminnet kan då accessa minnesområden med utnyttjande av antingen 0 eller 1 som sid-offset 10 15 20 25 30 35 513 518 20 beroende på ramsynkroniseringens fasskillnad. Vid för- hållanden då en negativ fasskillnad föreligger, dvs då den utgående bitströmmens ramsynkroniseringsignal upp- träder före den inkommande bitströmmens, sätts sid-offset till O i fig. (det alternativ som pilen längst ner till vänster 7a visar). Den selektiva utläsningen kommer då alltid att hinna hoppa till nästa minnesområde och kommer inte att fångas in av att skrivpekaren senare förflyttar sig till ett nytt minnesområde. Vid förhållanden då en positiv fasskillnad föreligger, dvs då den utgående bitströmmens ramsynkroniseringsignal anländer efter den sätts sid-offset till 1 (det alternativ som pilen längst ner till höger i fig. 7a inkommande bitströmmens, visar). Detta innebär att en buffertmarginal om en sida (en ram) tillförs mellan inskrivning och utläsning. Dessa tilldelningsregler säkerställer att inskrivningen som uppdaterar en sidan kommer att vara avklarad när läs- pekaren stegar in till denna sida. Det innebär dessutom att skrivpekaren inte kommer att hinna runt och ikapp genom att stega in på den sida som läses innan läspekaren har fortsatt till nästa sida.

Fig. 7b visar tilldelningen av sid-offset i en så kallad bypass-mod, vilken aktiveras av data från det tredje fältet hos tidluckemappningstabellen i fig. 5. I normal mod, såsom diskuterats ovan med hänvisning till fig. 7a, medger växeln full tidsommappning av data från första inkommande tidlucka till sista utgående tidlucka, och vice versa, men detta kräver buffring av inte enbart en skrivsida och en lässida utan också av en extra ram vilket I bypass-mod (den tredje sidan) som säkerställer konsistenthet, således tillför en fördröjning genom växeln. kan fördröjningen genom växeln reduceras en ram för en eller flera tidluckor på bekostnad av vissa resktriktio- I den 7b är läspekrens sid-offset ner för om-mappning, såsom diskuteras nedan. bypass-mod som visas i fig. för normal mod från fig 7a tillfälligt uppstegad ett steg för enskilda en eller flera tidluckor av en ram, vilket 10 15 20 25 30 513 518 21 följaktligen gör det möjligt för skriv- och läspekarna att tillfälligt använda samma sida, såsom illustreras i fig 7b i form av de alternativa läspekarpilarnas försjut- ning ett steg till höger i jämförelse med fig. 7a. R Denna bypassmod kan endast tillåtas under förutsätt- ning att den selektiva läsningen inte läser före den sekventiella skrivningen, vilket säkerställs om ingen utgående tidlucka, hos en utgående bitström, mottar data från en inkommande tidlucka, hos en inkommande bitström, som har ett högre tidluckenummer. Utgående tidlucka #9 kan således använda bypassmod för att reducera fördröj- ningen genom växeln när den läser data från en inkommande tidlucka #3, men utgående tidlucka #3 får inte använda bypassmod vid utläsning av data från en inkommande tidlucka #9.

Denna förutsättning för bypass kan i själva verket relaxeras om den faktiska fasskillnaden tas i beaktande.

För enkelhets skull antas nu att fasskillnaden uttrycks i antal tidluckor. När fasskillnaden är positiv, dvs när den inkommande bitströmmens ramsynkroniseringssignal uppträder före den utgående bitströmmens ramsynkronise- ringssignal, kan fasskillnaden utnyttjas för att tillåta utläsning av tidluckedata för utgående tidluckor från inkommande tidluckor med högre sekvensnummer, så länge växeln inte refererar längre fram än fasskillnaden. Med negativ fasskillnad, dvs när den utgående bitströmmens ramsynkroniseringssignal uppträder före den utgående bitströmmens ramsynkroniseringssignal, har man i den normala moden redan tillfört en marginal om en ram, vilket innebär att nästan full bypass-ommappning tillåts om fasskillnaden är"nästan noll men negativ. När å andra sidan fasskillnaden är nästan minus en ram, tillåts ingen bypass frammåt. Detta sammanfattas i tabell I nedan. 10 15 20 25 513 518 22 Tabell I MOD FAS- FÖRDRÖJNING MAPPNINGS- SKILLNAD BEGRÄNSNINGAR Normal Positiv 1 ram + fasskillnad Inga Normal Negativ 2 ramar - inga ABS(fasskillnad) Bypass Positiv Fasskillnad Inkommande lucka - Utgående lucka < Fasskillnad Bypass Negativ 1 ram - Inkommande lucka ABS(fasskillnad) - Utgående lucka < Fasskillnad De ramsynkroniserings- och sidselekteringsmekanismer 7a och 7b utnyttjas med fördel i den utföringsform som beskrivits som beskrivits ovan med hänvisning till fig. 6, oven med hänvisning till fig. 4, även om sådana element ej explicit visas där, och de utnyttjas även i den utföringsform som kommer att beskrivas nedan med hänvis- ning till fig. 8.

En ytterligare utföringsform av en växel i enlighet med föreliggande uppfinning, vilken inbegriper de särdrag som beskrivits ovan med hänvisning till fig. 4, 5, 6, 7a och_7b, kommer nu att beskrivas med hänvisning till fig. 8, varvid växeln SW är anordnad att växla data mellan N inkommande bitströmmar och M utgående bitströmmar. Efter- som överföring av data fràn en av de N inkommande bit- strömmarna till de M utgående bitströmmarna går till på samma sätt som överföringen från de övriga inkommande bitströmmarna, och eftersom den selektiva utläsningen från de N inkommande ramminnena till en av de M utgående bitströmmarna sker på samma sätt som den selektiva utläsningen till de övriga utgående bitströmmarna, sàsom illustreras i fig. 4, kommer endast de element som i första hand hör samman med en inkommande bitström och en 10 15 20 25 30 35 513 518 23 utgàende bitström att visas i fig. 8, och beskrivningn av växeln i fig 8, I fig. motta en inkommande bitström och att mata den till en_ kommer att begränsas i enlighet därmed. 8 är en inport 210 på växeln SW anordnad att demultiplexor 220. En ramsynkroniseringsenhet hos in- porten härleder ramsynkroniseringssignalen från den in- kommande bitströmmen och synkroniserar, baserat därpå, en skrivtidluckeräknare 240 och en enhet 250 för selektering av skrivsida. Dessutom är en klockenhet hos inporten 210 anordnad att mata ëñ signal, som uppträder i takt med till skrivtidluckeräknaren 240.

Enheten 250 för selektering av skrivsida är anordnad att tidluckefrekvensen, styra demultiplexorn 220, i takt med ramsynkroniserings- till att sekventiellt i modulo-3- form skriva in ramarna av den inkommande bitströmmen i 300a, 300b och 300c av ett ramminne 300 för nämnda inkommande bitström. signalens frekvensen, tre minnesomràden, eller sidor, Under det att enheten 250 för selektering av skriv- sida och demultiplexorn 220 styr vilken sida av ramminnet som en specifik ram av den inkommande bitströmmen skall skrivas in i, kommer skrivtidluckeräknaren att styra vilken tabellrad av den aktuella sidan som tidluckedata från varje specifik tidlucka av ramen skall skrivas in i.

Den beskrivna uppsättningen komponenter kommer att återfinnas vid varje inport hos växeln SW.

Det utmatande delen av växel, vilken visas i den nedre delen av fig. 8, innefattar, för varje utgående bitström, en första uppsättning om M multiplexorer 310, en tidlucke- en tidluckemappningstabell 370, en enhet 380 för selektering avfïässida, och en idle-generator 390. en andra multiplexor 320, en utport 330, räknare 350, Porten 330 härleder en ramsynkroniseringssignal, antingen fràn den utgående bitströmmen (om en synkronise- ring redan existerar på nämnda bitström, varvid bitström- men härrör fràn en nöd som är belägen upströms växeln), eller genom intern alstring av en ramsynkroniserings- signal (om växeln är den utgående bitströmmens start- 10 15 20 25 30 35 515 518 24 punkt).

Ramsynkroniseringssignalen matas till att synkroni- sera tidluckeräknaren 350 och enheten 380 för selektering av lässida. Utporten härleder även en klocksignal som_ uppträder i enlighet med tidluckefrekvensen och som matas till tidluckeräknaren 350. sekventiellt tidluckemappningstabellens 370 tabellrader, Tidluckeräknaren adresserar och stegar igenom tidluckemappningstabellen en gång varje ram. För en specifik utgående tidlucka av den utgående bitströmmen kommer tidluckeräknaren således att peka ut en motsvarande tabellrad hos tidluckemappningstabellen 370. Tidluckemappningstabellen kommer då att tillhanda- hålla tre signaler som baseras på data från denna tabell- rad, såsom har beskrivits ovan; en signal som pekar ut den inkommande bitström från vilken tidluckedata för den aktuella utgående tidluckan skall hämtas, vilken signal sänds till den andra multiplexorn 320, en signal som pekar ut vilken tidlucka i den återkommande sekvensen av tidluckor inom en ram av den inkommande bitströmmen som tidluckedata skall hämtas ifrån, vilken signal sänds till samtiga N ramminnen, och en signal som pekar ut vilken sid-offset som används, vilken signal sänds till enheten såsom har diskuterats och 7b. exempelvis tidluckenummer i, för den för till- fället behandlade utgående tidluckan, matas från tid- 380 för selektering av lässida, ovan med hänvisning till fig. 5, 7a, Det tidluckenummer, som lästs ut från tidluckemappningstabllen, luckemappningstabellen 370 till vart och ett av de N ram- minnena (endast ett visas fig. 8) med utnyttjande av direktuppslagning, vilket föranleder utläsning av den ize tabellraden från var och en av de tre sidorna hos vart och ett av de n ramminnena (vilket totalt innebär en utläsning från 3 x n datafält). Det tre utläsningarna från varje ramminne matas till nämnda första uppsättning multiplexorer 310, där var och en av multiplexorerna 310 är anordnad att motta tidluckedata från tre sidor av det tillhörande ramminnet. Enheten 380 för selektering av 10 15 20 25 30 35 513 518 25 lässida är därefter anordnad att styra nämnda första uppsättning multiplexorer, i takt med ramsynkroniserings- signalen, för att avgöra vilka tidluckedata, motsvarande respektive sidor, som vid varje givet tillfälle skall \ matas vidare av multiplexorerna 310, varvid hänsyn tas till förekomsten av varje slags sid-offset- eller bypass- instruktioner, såsom de mottas från tidluckemappnings- tabellen. Var och en av multiplexorerna 310 kommer således att tillhandahålla tidluckedata fràn ett av vilket totalt innebär N utläsningar av tidluckedata som sänds till den andra fälten hos respektive ramminne, multiplexorn 320, I den andra multiplexorn avgörs vilken av dessa N utläsningar, dvs från vilken bitström, som skall sändas till den utgående bitströmmen, i enlighet med vad som pekas ut av den bitströmsselekterande signalen från tidluckemappningstabellen 370. Tidlucke- mappningstabellen 370 och enheten 380 för selektering av lässida utnyttjar således nämnda första och andra multiplexorer 310, 320 för att hämta tidluckedata från ett specifikt valt fält av ett specifikt valt minne av nämnda ramminnen.

Såsom visas i fig. 8 matas även ett idle-mönster och en kaskaderingssignal till den andra multiplexorn. Tid- luckemappningstabellen 370 kan följdaktligen, för varje specifik tidlucka av den utgående bitströmmen, instruera den andra multiplexorn 320 att sända ett idle-mönster från idle-generatorn 390, exempelvis för den andra, icke- allokerade tidluckan enligt tidluckemappningstabellen i Notera emellertid att det faktum att en tidlucka inte är allokerad inte nödvändigtvis innebär att ett fig. 5. idle-mönster skall sändas istället, eftersom tidluckan mycket väl kan vara allokerad att användas av andra noder som är anslutna till den utgående bitströmmen (speciellt om växeln inte är bitströmmens startpunkt). För att möjliggöra sammankoppling av flera växlar av detta slag till en större växel, kan kaskaderingsingången användas.

En utgående bitström från en annan växel ansluts då till 10 15 20 25 30 35 515 518 26 den andra multiplexorns kaskaderingsingång, vilket gör det möjligt att växla data från denna andra växel till den utgående bitströmmen från växeln SW, dock fortrafande i enlighet med vad som anges av tidluckemappningstabellen 370. Kaskaderingsmöjligheten innebär att man kan skapa större switchar utgående från små växlar, exempelvis kan fyra 4x4-växlar användas för att bygga en full 8x8-växel En konfigurationssignal från en nodstyrenhet som styr uppdatering av tidluckemappningstabellen matas till denna, såsom illustreras av den pil som betecknas Konfig i fig. 8 och såsom kommer att beskrivas ytterligare 9, l0a och 10b.

Den beskrivna uppsättningen komponenter 310-390 nedan med hänvisning till fig. återfinns vid var och en av växelns M utportar, vilket ger ett total antal om NXM första mutliplexorer (310) och ett totalt antal om M andra multiplexorer (320).

Såsom har beskrivits ovan är en första nivåns multi- plexor anordnad vid utgången från vart och ett av ram- minnena för att välja data från de tre ramsidorna därav.

Resultatet matas därefter till en andra nivåns mutliple- Detta tillvägagångssätt uppfyller två syften: a) det visar att xor som väljer en specifik bitström (inport). data överförs på ledningar som är privata för var och en av utportarna, vilket gör att man undviker att utnyttja ett delat, distinkta paramterar som styr selekteringen. gemensamt medium; och b) det illustrerar de I beaktande av de hårdvarukostnader som hör samman med utnyttjande av flera breda bussar, kan emellertid även utnyttjande av andra byggblock än multiplexorer övervägas. Enligt en alternativ utföringsform används en tri-state-buss eller en pre-charged-buss istället för multiplexorerna i syfte att uppnå samma ändamål som multiplexorerna men med ett mycket bättre utnyttjande av för yta. Om man använder direktåtkomstminnesmoduler (RAM) att implementera ramminnena, finns ofta tri-state- utmatning redan inkluderat däri. Det bör noteras att en sådan utföringsform inte kräver några ytterligare medel 10 15 20 25 30 35 513 518 27 för inbörders uteslutning. Vid varje tidpunkt är den källa som har rätt att driva bussen unikt specificerad. I en sådan utföringsform alstaras en signal för aktivering av en drivenhet från ett avkodarblock som har inporteny (såsom den läses ut från tidluckemappningstabellen) och ramsidopekaren (0..2) som insignal.

Pà liknande sätt kan den demultiplexor som matar ramar av den inkomande bitströmmen till respektive ram- sidor av ramminnet också ersättas med en bus som matar data till samtliga tre sidor, varvid en skrivaktiverings- signal selekterar vilken ramsida som skrivs till.

Ett förfarande för uppdatering av tidluckemappnings- tabeller hos en växel i enlighet med uppfinningen kommer lOa och lOb.

När de kanaler eller tidluckor som skall växlas mellan nu att beskrivas med hänvisning till fig. 9, olika bitströmmar ändras som följd av omallokering av resurser, uppdateras växelns tidluckemappningstabeller antingen med utnyttjande av en central enhet inne i växeln eller via ett externt gränssnitt kopplat till en såsom en central enhet (NC - "Node I fallet då en extern dator utnyttjas, är dator som styr växelns arbete, eller dator som ofta benämns nodstyrenhet Controller"). det externa gränssnittet åtskilt från växelns portar, och den bandbredd som utnyttjas för att uppdatera tidlucke- mappningstabellerna är generellt avsevärt lägre än band- bredden pá växlens portar.

Ett problem som föreligger vid uppdatering av tid- luckemappningstabeller vid flera utgångar med olika ram- faser är att bibehålla ramkonsistenthet, vilket exempel- vis krävs vid hantering av multicast-kanaler. Ett fördel- aktigt sätt att lösa detta problem, som självfallet inte är begränsat till uppdatering av multicast-kanaler på lOa och l0b, där fig. 9 visar tre uppdateringstabeller som adresseras av nodstyr- multipla utportar, visas i fig 9, enheten, fig. lOa visar ett flödesschema över nodstyr- enhetens uppdateringsförfarande, vilket benämns global uppdatering, och fig 10b visar ett flödesschema över 10 15 20 25 30 35 513 518 28 uppdateringsförfarandet hos var och en av tidluckemapp- ningstabellerna, vilket benämns lokal uppdatering.

När ett uppdateringsförfarande inleds, i steg S10 i fig. lOa, kommer nodstyrenheten att adressera uppdate- ringstabeller 410, 420 och 430 som visas i fig. 9, vilka exempelvis kan vara anordnade i styrenheten eller i växeln i kommunikation med styrenheten. I steg S20 upp- (en tabell 430 för innefattande en uppsätt- daterar nodstyrenheten tabeller 430 varje tidluckemappningstabell) ning fält som pekar ut vilka utgående tidluckor, i följ- den av utgående tidluckor, som skall uppdateras i respek- tive tidluckemappningstabell och vilka motsvarande data som skall ersätta gammal data vid respektive fält av Efter att på detta sätt ha angivit alla aktuella uppdateringar för alla aktuella nämnda tidluckemappningstabell. tidluckemappningstabeller, vilket konstatera i ett steg S30, ningstabellerna att uppdatera sitt innehåll genom nod- kommer nodstyrenheten att instruera tidluckemapp- styrenheten sätter en uppsättning flaggor, en för varje i en tabell 410 9 representerar indikationer till tidluckemappningstabell, till ett (1) (tabellen 410 i fig. fyra tidluckemappningstabeller). Den förser även en ramselekteringstabell 420 med information som anger vid vilken ram, i modulo-3-ordning, som tidluckemappnings- tabellerna skall uppdatera sitt innehåll.

Pâ motsvarande sätt kommer varje tidluckemappnings- tabell at vid starten av varje ram, vilket indikeras av mottagandet av en ramsynkroniseringssignal i steg B10, undersöka huruvida tidluckemappningstabellens flagga i tabell 410 är satt, i steg B20, vida tidluckemappningstabellen skall uppdateras. Om sà för att fastställa huru- inte är fallet, dvs om den flagga som hör till tidlucke- (0), mappningstabellen att gå vidare till att genomföra selek- mappningstabellen är satt till noll kommer tidlucke- tiv utläsning av tidluckedata fràn ramminnena i steg B30, B40 och B50 på det generella sätt som beskrivits ovan. Om emellertid flaggan indikerar att uppdatering begärs, dvs 10 15 20 25 30 35 513 518 29 om den flagga som hör till tidluckemappningstabellen är satt till ett (l), undersöka ramselekteringstabellen 420 i steg B60 för att kommer tidluckemappningstabellen att avgöra huruvida tidluckemappningstabellen skall upp- dateras vid starten av den aktella ramen eller vid starten av en senare ram. Om uppdateringen inte skall äga rum förrän vid en senare ram, fortsätter tidluckemapp- ningstabellen till att genomföra selektiv utläsning av tidluckedata fràn ramminnena på det generella sätt som beskrivits ovan. Om emellertid ramselekteringstabellen 420 indikerar att uppdatering skall ske under den aktuella ramen, kommer tidluckemappningstabellen att börja processa tidluckor på vanligt sätt, men för varje tidlucketabellrad kommer den att se efter, i steg B70, i sin uppdateringstabell 430 huruvida tabellraden för den aktuella tidluckan skall updateras, och, om så är fallet, uppdatera tabellraden med den information som tillhanda- hålls i uppdateringstabellen 430 före det att den selek- tiva utläsningen genomförs. När hela ramen har stegats igenom på detta lätt, kommer tidluckemappningstabellen att återställa sin uppdateringsflagga i tabell 410, och pà så vis informera nodstyrenheten om att uppdateringen är avklarad.

På motsvarande sätt kommer nodstyrenheten att konti- i steg S50, huruvida samtliga tidluckemappningstabeller har åter- nuerligt undersöka tabellen 410, för se efter ställt sina flaggor. När så har skett, dvs när samtliga flaggor i tabellen 410 har àterställts till noll (0), avslutas uppdateringsförfarandet i steg S60.

Detta uppdateringsförfarande är utformat i syfte att reducera antalet återsynkroniserade signaler, dvs signa- ler från andra klockdomäner synkroniserade med varandra.

Den selekterade synkroniseringen kan baseras på en sätt/áterställ-vippa för varje utport. Varje återställ- ning styrs då av detñlokala uppdateringsförfarandet.

Istället för att uppdatera enskilda tidluckor kan nodstyrenheten enligt en alternativ utföringsform till- 10 513 518 30 handahàlla data för en hel ny ram, varvid nodstyrenheten helt enkelt intruerar tidluckemappningstabellerna att byta hela ramen av mappningsdata. Emellertid kan blotta antalet tidluckor i en ram medföra att denna utföringsf form blir långt mer tidskrävande jämfört med alternativet att endats uppdatera en delmängd av tidluckor. Även om uppfinningen har beskrivits ovan med hänvis- ning till exemplifierande utföringsformer därav, kan olika förändringar, modifieringar och kombinationer därav, såsom inses av fackmän inom teknikområdet, reali- seras inom ramen för uppfinningen skyddsomfáng, vilket definieras av de bifogade patentkraven.

Claims (22)

10 15 20 25 30 35 513 518 31 PATENTKRAV

1. Förfarande för överföring av data mellan en första uppsättning bitströmmar och en andra uppsättning bitströmmar hos ett kretskopplat tidsmultiplexerat nät, varvid var och en av nämnda bitströmmar indelas i åter- kommande ramar och var och en av nämnda återkommande ramar indelas i tidluckor, vilket förfarande innefattar stegen: att motta nämnda första uppsättning bitströmmar; att tillfälligt lagra tre sekventiella ramar, av varje bitström av nämnda första uppsättning bitströmmar, i respektive minnesområden; att selektivt läsa, för varje ram av varje bitström data från de för tillfället lagrade ramarna av nämnda första uppsättning av nämnda andra uppsättning bitströmmar, bitströmmar; och att avge nämnda data, som lästs från nämnda ramar, i allokerade tidluckor hos nämnda andra uppsättning bitströmmar.

2. Förfarande enligt krav l, varvid nämnda lagrings- steg innefattar steget att lagra nämnda ramar i ett fler- tal datafält hos ett ramminne, vilka datafält är anord- nade att lagra data från respektive tidluckor i följden av tidluckor i återkommande ramar för varje bitström av nämnda första uppsättning bitströmmar.

3. Förfarande enligt krav 1 eller 2, varvid nämnda läsningssteg innefattar stegen: att för var och en av de tidluckor i ramar av nämnda andra uppsättning bitströmmar som är allokerade att motta data från nämnda första upp- sättning bitströmmar tillhandahålla en respektive identi- fikation på ett därtill associerat datafält hos nämnda vilket datafält tillhandahåller data att sändas för ramminne, ut i respektive tidlucka; och att selektivt läsa, tidluckorna i varje ram av varje bitström av nämnda andra 10 15 20 25 30 35 513 518 32 data från nämnda datafält baserat på nämnda identifikationer. uppsättning bitströmmar,

4. Förfarande enligt något föregående krav, inne- fattande stegen: att motta en ytterligare bitström; att för en tidlucka i en ram av åtminstone en bit- ström av nämnda andra uppsättning bitströmmar, vilken tidlucka är allokerad att motta data från nämnda ytter- ligare bitström, tillhandahålla en identifikation som är relaterad till nämnda ytterligare bitström för hämtning av data därifrån; och att selektivt läsa, för nämnda tidlucka hos nämnda åtminstone en bitström av nämnda andra uppsättning bitströmmar, data från nämnda ytterligare bitström baserat på nämnda identifikation.

5. Förfarande enligt krav 3 eller 4, innefattande att tillhandahålla en uppsättning identifikationsuppdate- ringar och därtill associerad ramselekteringsinformation avseende den ram under vilken införandet av nämnda identifikationsuppdateringar skall äga rum, och att uppdatera nämnda identifikationer med nämnda uppsättning identifikationsuppdateringar under den ram som anges av nämnda associerade ramselekteringsinformation. 4 eller 5, varvid nämnda steg att tillhandahålla en identifikation inne-

6. Förfarande enligt något krav 3, fattar att för varje tidlucka i en ram av varje bitström av nämnda andra uppsättning bitströmmar tillhandahålla en identifikation som anger huruvida den respektive tid- luckan hos nämnda andra uppsättning bitströmmar skall motta data från någon av nämnda första uppsättning från vilket respektive bitströmmar och, om så är fallet, datafält som nämnda data skall hämtas.

7. Förfarande enligt något föregående krav, inne- fattande steget att för varje bitström av nämnda första uppsättning bitströmmar detektera en ramsynkroniserings- 10 15 20 25 30 35 513 518 33 signal och att, baserat därpå, synkronisera nämnda till- fälliga lagring av ramar fràn varje bitström av nämnda första uppsättning bitströmmar.

8. Förfarande enligt något föregående krav, inne- fattande steget att fastställa en ramsynkroniserings- signal för varje bitström av nämnda andra uppsättning bitströmmar och att, baserat därpå, synkronisera nämnda utläsning av data och sändningen därav i nämnda andra uppsättning bitströmmar.

9. Förfarande enligt krav 1, innefattande steget att för var och en av nämnda första uppsättning bitströmmar ange, vid varje given tidpunkt, vilket av nämnda minnes- områden som för tillfället används för inskrivning av ramar för lagring.

10. Förfarande enligt krav 1 eller 9, innefattande steget att ange, vid varje given tidpunkt, vilka av nämnda ramminnesomráden som för tillfället används för selektiv läsning av data för nämnda andra uppsättning bitströmmar. " __"

11. ll. Förfarande enligt något föregående krav, varvid kanaler på nämnda bitströmmar definieras av respektive uppsättningar tidluckor i varje ram av respektive bit- ström, vilka tidluckor allokeras dynamiskt baserat på dynamiskt varierande_kapacitetskrav från nätets noder.

12. Anordning för överföring av data mellan en första uppsättning_bitströmmar och en andra uppsättning bitströmmar i ettukfëtskopplat, tidsmultiplexerat nät, varvid var och en avrnämnda bitströmmar indelas i återkommande ramar och var och en av nämnda återkommande ramar indelas i tidluckor, innefattande: (21-24; 210) första uppsättning bitströmmar; mottagarorgan för mottagning av nämnda 10 15 20 25 30 35 513 518 34 ramminnesorgan (31-34; 300) innefattande tre minnes- (3la-3lc; 300a-300c) första uppsättning bitströmmar, vilka tre minnesomràden områden för varje bitström av nämnda är anordnade att tillfälligt lagra tre sekventiella ramar av respektive bitström av nämnda första uppsättning bit- strömmar; läsorgan (45-48, 55-58; 310, 320, 370) för selektiv läsning, för varje ram av varje bitström av nämnda andra uppsättning bitströmmar, av data från valda ramar av de för tillfället lagrade ramarna av nämnda första uppsätt- ning bitströmmar; och (5-8; 330) lästs från nämnda ramminnesorgan, i allokerade tidluckor organ för sändning av nämnda data, som hos nämnda andra uppsättning bitströmmar.

13. Anordning enligt krav 12, varvid nämnda ram- minnesorgan innefattar ett flertal datafält som är anord- nade att lagra data från respektive tidluckor i följden av tidluckor i återkommande ramar av varje bitström av nämnda första uppsättning bitströmmar.

14. Anordning enligt krav 12 eller 13, varvid nämnda läsorgan innefattar: organ (55-58; 370; Fig. 5) for att för var och en av de tidluckor i en ram av var och en av nämnda andra uppsättning bitströmmar som är allokerade att motta data från nämnda första uppsättning bitströmmar tillhandahålla en respektive identifikation på ett associerad datafält hos nämnda ramlagringsorgan, vilket datafält tillhandahåller data för den respektive alloke- (45, 48; 310, 320, 380) för tidluckorna i varje ram av var och rade tidluckan; och organ för selektiv läsning, en av nämnda andra uppsättning bitströmmar, av data från nämnda datafält baserat på nämnda identifikationer.

15. Anordning enligt något av kraven 12-14, inne- fattande: (320) ytterligare bitström; organ (55-58; för mottagning av en 370; Fig. 5) för att mottagningsorgan 10 15 20 25 30 35 513 518 35 för en tidlucka i en ram av åtminstone en bitström av nämnda andra uppsättning bitströmmar, vilken tidlucka är allokerad att motta data från nämnda ytterligare bit- ström, tillhandahålla en identifikation som är relaterad till nämnda ytterligare bitström för hämtning av data (320) nämnda tidlucka hos nämnda åtminstone en bitström av därifrån; och organ för selektiv läsning, för nämnda andra uppsättning bitströmmar, av data från nämnda ytterligare bitström baserat på nämnda identifikation.

16. Anordning enligt krav 14 eller 15, innefattande (430) fikationsuppdateringar och för lagring av associerad minnesorgan för lagring av en uppsättning identi- ramselekteringsinformation (420) avseende den ram under vilken införande av nämnda identifikationsuppdateringar skall äga rum, och organ (410) för uppdatering av nämnda identifikationer med nämnda uppsättning identifikations- uppdateringar underwden ram som anges av nämnda associe- rad ramselekteringsinformation.

17. Anordning enligt något av kraven 14-16, varvid nämnda organ för tillhandahållande av en identifikation är anordnade att för varje tidlucka i en ram av varje bitström av nämnda andra uppsättning bitströmmar till- handahålla en identifikation som anger huruvida den respektive tidluckan hos nämnda andra uppsättning bit- strömmar skall motta data från någon av nämnda första uppsättning bitströmmar och, om så är fallet, från vilket datafält, hos nämnda ramminnesorgan, som nämnda data skall hämtas.

18. Anordning enligt något av kraven 12-17, inne- fattande ramsynkroniseringsorgan (210) för detektering av en ramsynkroniseringssignal för var och en av nämnda första uppsättning bitströmmar och för att, baserat därpå, synkronisera den tillfälliga lagringen av ramar, 10 15 20 25 30 513 518 36 från respektive var och en av nämnda första uppsättning bitströmmar, i nämnda ramminnesorgan.

19. Anordning enligt något av kraven 12-18, inne- fattande ramsynkroniseringsorgan (330) för bestämning av en ramsynkroniseringssignal för var och en av nämnda andra uppsättning bitströmmar och för synkronisering, baserat därpå, av den selektiva läsningen av data från nämnda ramminnesorgan och utsändingen därav i nämnda andra uppsättning bitstömmar.

20. Anordning enligt krav 12, varvid nämnda ram- minnesorgan innefattar pekarorgan (100; 250) som anger, vid varje given tidpunkt, vilka minnesområden av nämnda ramminnesorgan som för tillfället används för inskrivning av ramar av nämnda första uppsättning bitströmmar i nämnda ramminnesorgan.

21. Anordning enligt krav 12 eller 20, varvid nämnda organ för läsning innefattar pekarorgan (100; 380) som anger, vid varje given tidpunkt, vilka minnesområden, av nämnda ramminnesorgan, som för tillfället används för den selektiva utläsningen av data för nämnda andra uppsätt- ning bitströmmar.

22. Anordning enligt något av kraven 12-21, varvid kanaler pà nämnda bitströmmar definieras av respektive uppsättningar tidluckor i varje ram av respektive bitström, vilka tidluckor allokeras dynamiskt baserat på dynamiskt varierande kapacitetskrav från nätets noder.