SE513518C2

SE513518C2 - Data switching apparatus for switching bit-streams between input and output in time division multiplexing

Info

Publication number: SE513518C2
Application number: SE9704067A
Authority: SE
Inventors: Christer Bohm; Lars Gauffin; Lukas Holm; Joachim Roos
Original assignee: Net Insight Ab
Priority date: 1997-11-06
Filing date: 1997-11-06
Publication date: 2000-09-25
Also published as: SE9704067L; SE9704067D0

Abstract

Input bit-streams (1 - 4), divided into recurring frames and each frame into time slots, entering switch, are each received by medium access units (21 - 24) for writing to frame buffer stores having capacity to store three sequential frames. Time slot data is selected from buffers by units (45 - 48) according to mapping tables (55 - 58) defining multiplexed output bit-streams (5 - 8). Mapping table are automatically updated. An independent claim includes method for data switching. Cascade input provided for incorporating several switches into larger switch.

Description

15 20 25 30 35 513 518 grupper, kontrolltidluckor och datatidluckor. Kontroll- tidluckor används för signalering mellan nätets noder för nätets interna drift. Datatidluckorna används för över- föring av data mellan de användare som är anslutna till de olika noderna. 15 20 25 30 35 513 518 groups, control time slots and data time slots. Control time slots are used for signaling between the network's nodes for the network's internal operation. The data time slots are used for transferring data between the users connected to the various nodes.

Varje nod är anordnad att dynamiskt allokera tid- att användas vid sändning eller mottagning av information luckor till sina respektive anslutna användare, till respektive fràn andra användare. Som ett resultat därav har olika anslutna användare skrivrättighet till olika datatidluckor.Each node is arranged to dynamically allocate time to be used when sending or receiving information gaps to its respective connected users, to and from other users. As a result, different connected users have write rights to different data time slots.

När exempelvis en första användare som är ansluten till en första nod önskar överföra information till en andra användare som är ansluten till en andra nod, kommer den första noden att allokera ett antal datatidluckor inom varje ram för den första användare att sända data i.For example, when a first user connected to a first node wishes to transmit information to a second user connected to a second node, the first node will allocate a number of data time slots within each frame for the first user to transmit data in.

Den första noden kommer dessutom att sända ett signale- ringsmeddelande i en kontrolltidlucka till den andra noden och på så sätt instruera den andra noden att läsa data från de allokerade datatidluckorna och att vidare- De allo- kerade datatidluckorna sägs bilda en kanal mellan de två befordra sådana data till den andra användaren. användarna.The first node will also send a signaling message in a control time slot to the second node and thus instruct the second node to read data from the allocated data time slots and to further The allocated data time slots are said to form a channel between the two such data to the other user. users.

I ett sådant nät används så kallade växlar, var och en ansluten till en eller flera bitströmmar, eller fibrer, för att överföra data mellan olika bitströmmar.In such a network, so-called switches, each connected to one or more bit streams, or fibers, are used to transfer data between different bit streams.

Antag exemplevis att en kanal mellan en första och en andra användare, vilka är anslutna till en första respek- tive en andra nod pà en första respektive en andra fiber, definieras av en första uppsättning tidluckor på en bit- ström som utbreder sig på den första fibern och en andra uppsättning tidluckor på en bitström som utbreder sig på den andra fibern. En växel används då för att överföra eller kopiera data från den första uppsättningen tid- luckor till den andra uppsättningen tidluckor, eller OmVänt . 10 15 20 25 30 35 513 518 Kända växlar i synkrona, tidmultiplexerade nät ut- nyttjar ett styrminne som mappar varje inkommande tid- lucka mot en utgående tidlucka. Sådan mappning (eller “avbildning”) kan inbegripa både en mappning i tiden, dvs styrning av den följd med vilken data skrivs in i en bit- ström, och en mappning i rummet, dvs styrning av vilka data som skall till vilken bitström. Exempelvis beskrivs sådana så kallade TST-växlar (“time-space-time switches") i ”Data and Computer Communications", fjärde upplagan, av Williams Stallings, Macmillan Publishing Company. Kända växlar uppvisar emellertid begränsningar vad gäller möj- ligheten att växla tidluckor i rum och tid. Kända växlar uppvisar dessutom begränsningar vad gäller överförings- hastighet och överföringskapacitet.Assume, for example, that a channel between a first and a second user, which are connected to a first and a second node on a first and a second fiber, respectively, is defined by a first set of time slots on a bit stream propagating on the first the fiber and a second set of time slots on a bitstream propagating on the second fiber. A switch is then used to transfer or copy data from the first set of time slots to the second set of time slots, or vice versa. 10 15 20 25 30 35 513 518 Known switches in synchronous, time-multiplexed networks utilize a control memory that maps each incoming time slot to an outgoing time slot. Such mapping (or “mapping”) can involve both a mapping in time, ie control of the sequence with which data is written into a bitstream, and a mapping in space, ie control of which data is to which bitstream. For example, such so-called TST switches ("time-space-time switches") are described in "Data and Computer Communications", fourth edition, by Williams Stallings, Macmillan Publishing Company. Known switches, however, have limitations with regard to the possibility of switching time slots in space and time. Known gears also have limitations in terms of transmission speed and transmission capacity.

Uppfinningens syfte Ett syfte med uppfinningen är att åstadkomma en växel som erbjuder större frihet vad gäller möjligheterna att växla tidluckor i rum och tid, såsom effektiv en- till-flera-växling bandbredd.Object of the invention An object of the invention is to provide a switch which offers greater freedom with regard to the possibilities of switching time slots in space and time, such as efficient one-to-several switching bandwidth.

Ett annat syfte med uppfinningen är att tillhanda- (“multicasting”) av kanaler med olika hålla en enkel och snabb mekanism för växling mellan flera inkommande och utgående bitströmmar som är godtyck- ligt fasförskjutna i förhållande till varandra.Another object of the invention is to provide ("multicasting") of channels with different holdings a simple and fast mechanism for switching between several incoming and outgoing bit streams which are arbitrarily phase-shifted in relation to each other.

Ett annat syfte med uppfinningen är att öka växelns överföringshastighet och kapacitet.Another object of the invention is to increase the transmission speed and capacity of the gear unit.

Ett ytterligare syfte med uppfinningen är att till- handahålla ett skalningsbart växelsystem, varvid mindre växlar enkelt kan integreras till att bilda större växlar. Ü iv Redogörelse för uppfinningen Enligt en aspekt på uppfinningen uppnås ovan nämnda och andra syften medelst ett förfarande av inledningsvis nämnt slag, innefattande stegen: att motta nämnda första uppsättning bitströmmar; att tillfälligt lagra varje ram 10 15 20 25 30 35 513 518 av data från varje bitström av nämnda första uppsättning bitströmmar; att selektivt läsa, för varje ram av varje bitström av nämnda andra uppsättning bitströmmar, data från valda ramar av de för tillfället lagrade ramarna av nämnda första uppsättning bitströmmar; och att sända nämnda data, i allokerade som lästs frán nämnda ramar, tidluckor av nämnda andra uppsättning bitströmmar.A further object of the invention is to provide a scalable gear system, whereby smaller gears can easily be integrated to form larger gears. Disclosure of the Invention According to one aspect of the invention, the above and other objects are achieved by a method of the kind mentioned in the introduction, comprising the steps of: receiving said first set of bitstreams; temporarily storing each frame 1013 518 518 518 of data from each bitstream of said first set of bitstreams; selectively reading, for each frame of each bitstream of said second set of bitstreams, data from selected frames of the currently stored frames of said first set of bitstreams; and transmitting said data, in allocated as read from said frames, time slots of said second set of bitstreams.

Enligt en andra aspekt på uppfinningen uppnås ovan nämnda och andra syften medelst en anordning av inled- ningsvis nämnt slag, innefattande mottagarorgan för mottagning av varje bitström av nämnda första uppsättning bitströmmar; ramminnesorgan för tillfällig lagring av varje ram av data från varje bitström av nämnda första uppsättning bitströmmar; läsorgan för selektiv läsning, för varje ram av varje bitström av nämnda andra uppsätt- av data från de för tillfället lagrade ramarna av nämnda första uppsättning bitströmmar; och ning bitströmmar, utmatningsorgan för sändning av nämnda data, som lästs i allokerade tidluckor av nämnda andra uppsättning bitströmmar. från nämnda ramminnesorgan, I ett exempel pà kända växlar är in- och utportar sammankopplade med hjälp av ett delat medium, av vilket det krävs att det kan hantera inportarnas aggregerade växlingskapacitet för att inte skapa blockering, vilket begränsar skalbarheten hos en sådan design.According to a second aspect of the invention, the above-mentioned and other objects are achieved by means of a device of the kind mentioned in the introduction, comprising receiving means for receiving each bit stream of said first set of bit streams; frame memory means for temporarily storing each frame of data from each bitstream of said first set of bitstreams; selective read reading means, for each frame of each bitstream of said second set of data from the currently stored frames of said first set of bitstreams; and bit bit streams, output means for transmitting said data, which is read in allocated time slots by said second set of bit streams. from said frame memory means. In an example of known switches, input and output ports are interconnected by means of a shared medium, which requires it to be able to handle the aggregate switching capacity of the inputs in order not to create blockage, which limits the scalability of such a design.

I ett annat exempel pà kända växlar är en inport hos en en-till-en-växel (endast en inkommande bitström och en utgående bitström) försedd med information som anger, för varje tidlucka i den mottagna bitströmmens ram, vart data från denna tidlucka skall sändas, dvs till vilken utgå- ende tidlucka. Om man skulle tänka sig en flerports- tillämpning av denna kända lösning, varvid ett flertal inportar, som mottar data fràn respektive bitströmmar, skall skriva data, baserat på sådan information, till ramminnen hos en eller flera utgående bitströmmar, måste man utveckla àtkomstmekanismer för att fördela skriv- rättigheter till nämnda ramminnen och för att säkerställa 10 15 20 25 30 35 513 518 att olika inportar inte skriver data samtidig till samma minnesfält. dvs för att överföra data från en inkommande bitström till flera ut- För att hantera en-till-flera-sändning, buffertminnen, ställs dessutom krav på inportarna att tillhandahålla, för varje tidlucka i den mottagna bit- strömsramen, information som anger, för varje utport, vilken utgående tidlucka som data skall skrivas in i.In another example of known switches, an input of a one-to-one switch (only an incoming bitstream and an outgoing bitstream) is provided with information indicating, for each time slot in the frame of the received bitstream, where data from this time slot is to be sent, ie to which outgoing time slot. If one were to imagine a multi-port application of this known solution, in which a plurality of inputs receiving data from respective bitstreams are to write data, based on such information, to the frame memories of one or more outgoing bitstreams, one must develop access mechanisms to allocate write rights to said frame memories and to ensure that different inputs do not write data simultaneously to the same memory field. that is, to transmit data from an incoming bitstream to multiple outputs. In order to handle one-to-several transmission, buffer memories, the inputs are also required to provide, for each time slot in the received bitstream frame, information indicating, for each output port, which outgoing time slot in which data is to be entered.

Samma begränsningar gäller för så kallade TST-växlar som använder tidsmappning vid in- och utportarna och rumsmappning däremellan för att tillåta godtycklig kom- munikation mellan in- och utportar.The same restrictions apply to so-called TST switches that use time mapping at the input and output ports and room mapping in between to allow arbitrary communication between input and output ports.

Enligt uppfinningen löses detta problem genom att man vid inportarna inte behöver tillhandahålla informa- tion som anger vart data från en mottagen tidlucka skall sändas eller skrivas, utan genom att man istället vid varje utport tillhandahåller information som anger var- ifrån data för utgående tidluckor skall hämtas eller läsas. De mottagna bitströmmarna, eller snarare varje ram därav, lagras vid växelns inportar i respektive rammin- nen, och så kallade tidluckemappningstabeller vid växlens utportar tillhandahåller information om varifrån, dvs data skall hämtas för varje enskild tidlucka i respektive från vilket ramminne och vilket datafält därav, utgående bitström. Data hämtas följaktligen selektivt från de mottagna Bïtströmmarna för att därefter sändas ut i de utgående bitströmmarna, Varje sekventiell uppslag- ning i sekventiella rader hos en sådan tidluckemappnings- tabell ger en respektive ramminnesadress för utläsning av data för den specifika utgående tidluckan.According to the invention, this problem is solved by not having to provide at the inputs information indicating where data from a received time slot is to be sent or written, but instead by providing information at each output indicating from where data for outgoing time slots is to be retrieved. or read. The received bitstreams, or rather each frame thereof, are stored at the switch inputs in the respective frame memories, and so-called time slot mapping tables at the switch outputs provide information on where from, i.e. data must be retrieved for each individual time slot in and from which frame memory and data field thereof. outgoing bitstream. Accordingly, data is selectively retrieved from the received bitstreams and then transmitted in the outgoing bitstreams. Each sequential lookup in sequential rows of such a time slot mapping table provides a respective frame memory address for reading data for the specific outgoing time slot.

Enligt en utföringsform av uppfinningen innefattar varje ramminne ett,ílertal datafält som är anordnade att lagra data från respektive tidluckor i följden av tid- luckor hos återkommande ramar av den inkommande bitström som hör samman medmrespektive ramminne.According to an embodiment of the invention, each frame memory comprises a plurality of data fields which are arranged to store data from the respective time slots in the sequence of time slots of recurring frames of the incoming bitstream associated with the respective frame memory.

Växeln är följaktligen företrädesvis indelad på ett sådant sätt att ett respektive ramminne är associerat med 10 15 20 25 30 35 513 518 varje inport. Samtliga utportar kan läsa data från varje ramminne oberoende av varandra. En hel växel innefattar följaktligen en uppsättning ramminnen, vilka vart och ett är anordnat i en en-till-flera konfiguration (en inport till flera utportar).Accordingly, the exchange is preferably divided in such a way that a respective frame memory is associated with each input port. All outputs can read data from each frame memory independently. Accordingly, an entire gear unit includes a set of frame memories, each of which is arranged in a one-to-several configuration (one input port to several output ports).

Nämnda ramminnen är företrädesvis realiserade i form av flerportade asynkrona RAM-minnen som möljiggör in- skrivning och utläsning oberoende av varandra och utan fassynkronisering.Said frame memories are preferably realized in the form of multi-port asynchronous RAM memories which enable writing and reading independently of each other and without phase synchronization.

Genom att använda RAM-minnen med flera läsportar, kan varje utgående bitström, oberoende av andra, hämta sina egna data, vilket företrädesvis sker med utnyttjande av ledningar som är dedikerade enbart för nämnda utgående bitström för åstadkommande av en icke-blockerande drift.By using multi-port RAMs, each output bitstream, independently of others, can retrieve its own data, which is preferably done using lines dedicated solely to said output bitstream to provide a non-blocking operation.

Följaktligen föreligger inget behov av inbördes uteslut- ning eller av komplicerade reservationsmodeller på en delad resurs. Dessutom kräver konceptet inte någon ökad kommunikationshastighet i någon del av konstruktionen i förhållande till den frekvens med vilken varje ledning mottar eller sänder data.Consequently, there is no need for mutual exclusion or for complicated reservation models on a shared resource. In addition, the concept does not require an increased communication speed in any part of the design in relation to the frequency with which each line receives or transmits data.

Eftersom ramminnena uppdateras kontinuerligt vid en hög frekvens, kan en realisering som baseras på dynamiska RAM (DRAM) utnyttjas utan något behov av så kallad “memory refresh”.Since the frame memories are continuously updated at a high frequency, a realization based on dynamic RAM (DRAM) can be utilized without any need for so-called "memory refresh".

Enligt uppfinningen läser samtlig utportar data från ramminnena oberoende av varandra, och företrädesvis över- förs data från ramminnena till utportarna med utnyttjande av ledningar som är dedikerade åt respektive utport.According to the invention, all outputs read data from the frame memories independently of each other, and preferably data are transmitted from the frame memories to the outputs using lines dedicated to each output port.

Uppfinningen uppvisar således väsentliga fördelar vid användning för en-till-flera-sändning (multicasting), dvs överföring av data från en inport till flera utportar.The invention thus has significant advantages when used for one-to-several transmission (multicasting), ie transmission of data from one input port to several output ports.

Enligt en föredragen utföringsform av uppfinningen innefattar växeln organ, exemplevis i form av nämnda tidluckemappningstabeller, för att för var och en av de tidluckor i en ram av varje utgående bitström som är allokerade att motta data från de inkommande bitström- 10 15 20 25 30 35 513 518 marna tillhandahålla en respektive identifikation som pekar ut ett associerat datafält hos nämnda ramminnes- vilket datafält tillhandahåller data för den respektive allokerade tidluckan; och organ för selektiv organ, läsning, för tidluckorna i varje ram av var och en av nämnda utgående bitströmmar, av data från nämnda datafält baserat på sådana identifikationer.According to a preferred embodiment of the invention, the exchange comprises means, for example in the form of said time slot mapping tables, for each of the time slots in a frame of each outgoing bit stream which are allocated to receive data from the incoming bit streams. Providing a respective identification pointing out an associated data field of said frame memory, which data field provides data for the respective allocated time slot; and means for selective means, reading, for the time slots in each frame of each of said output bit streams, of data from said data field based on such identifications.

Eftersom flera olika tabellrader i flera tidlucke- mappningstabeller kan peka ut samma ramminne och samma datafält, sändning och en-till-flera sändning. föreligger således stöd för en-till-alla Nämnda organ för tilldelning av en identifikation, såsom en tidluckemappningstabell, innefattar företrädes- vis en uppsättning organ som betjänar respektive utgående bitström, men kan även innefatta ett enda organ som betjänar samtliga utgående bitströmmar.Because several different table rows in several time slot mapping tables can point to the same frame memory and the same data field, transmission and one-to-several transmission. thus, there is support for one-to-all. Said means for assigning an identification, such as a time slot mapping table, preferably comprises a set of means serving each outgoing bitstream, but may also include a single means serving all outgoing bitstreams.

En sådan identifikation kan exempelvis vara a) en identifikation som unikt identifierar ett ramminne och en tabellrad därav som tillhandahåller de data som skall sändas i den utgående tidlucka som hör samman med nämnda identifikation, b) en identifikation som anger att skriv- rättighet till motsvarande utgående tidlucka inte tillhör den egna växeln och att den utgående tidluckan därför skall lämnas opåverkad, c) en identifikation som anger att ett idle-mönster skall alstras av växeln och sändas i den motsvarande utgående tidluckan och d) en identifika- tion som anger attzdata som mottagits från en en annan Ut- pekandet av varifrån data skall hämtas för varje enskild utgående tidlucka tillhandahåller således flera nya möjligheter att växla data. växel skall sändas i nämnda motsvarande tidlucka.Such an identification may be, for example, a) an identification which uniquely identifies a frame memory and a table row thereof which provides the data to be transmitted in the outgoing time slot associated with said identification, b) an identification indicating that the writing right to the corresponding outgoing time slot does not belong to its own exchange and that the outgoing time slot must therefore be left unaffected, c) an identification indicating that an idle pattern is to be generated by the exchange and transmitted in the corresponding outgoing time slot and d) an identification indicating attzdata received from another The designation of where data is to be retrieved for each individual outgoing time slot thus provides several new possibilities for exchanging data. exchange shall be sent in said corresponding time slot.

Den sistnämnda av de fyra ovan angivna typerna av identifikationer gör det exempel- vis möjligt att på ett enkelt sätt koppla samman flera växlar till att bilda en större växel, och att därigenom öka möjligheterna till att växla data utan att väsentligt komplicera en möjlig realiserig. 10 15 20 25 30 35 513 518 Var och en av ramminnena har företrädesvis kapacitet att lagra tre hela sekventiella ramar av den respektive inkommande bitströmmen i separata minnesomràden, vilka nedan även benämnds sidor eller kolumner, av varje ram- minne. Utnyttjandet av tre sidor avser att säkerställa konsistent växling, dvs att säkerställa att den selektiva läsningen från en ram eller sida inte äger rum före det att inskrivningen av den specifika ramen eller sidan är avklarad. Enligt den föredragna utföringsformen behövs en sida för att möjliggöra om-mappning av tidluckor i tids- domänen, en annan behövs för parallel lagring av dubbel- buffringsslag, och den tredje sidan behövs för att hantera förekommande fasskillnad mellan den inport som skriver in i nämnda ramminne och de utportar som läser från ramminnet, en skillnad som är begränsad till en sida som följd av den generella synkroniseringen i ett nät av ovan nämnda slag.The latter of the four types of identifications mentioned above makes it possible, for example, to easily connect several gears to form a larger gear, and thereby increase the possibilities of exchanging data without significantly complicating a possible realization. Each of the frame memories preferably has the capacity to store three whole sequential frames of the respective incoming bitstream in separate memory areas, hereinafter also referred to as pages or columns, of each frame memory. The use of three pages is intended to ensure consistent switching, ie to ensure that the selective reading from a frame or page does not take place before the writing of the specific frame or page is completed. According to the preferred embodiment, one side is needed to enable re-mapping of time slots in the time domain, another is needed for parallel storage of double buffering strokes, and the third side is needed to handle any phase difference between the input writing to said frame memory and the outputs reading from the frame memory, a difference which is limited to one page as a result of the general synchronization in a network of the above-mentioned kind.

Var och en av in- och utportarna styrs av en respek- tive ramsynkroniseringssignal, vilken stegar fram interna pekare för identifiering av den för tillfället valda ram- minnessidan, dvs antingen vilken sida som utnyttjas för inskrivning eller vilken sida som utnyttjas för läsning.Each of the input and output ports is controlled by a respective frame synchronization signal, which steps up internal pointers for identifying the currently selected frame memory page, ie either which page is used for writing or which page is used for reading.

Tidluckorna hos en inkommande bitström skrivs in i sek- ventiell följd, medan utgående tidluckor hämtas från nämnda ramminnen med utnyttande av direktuppslagning (“random access") bland tabellraderna hos den sida som för tillfället utpekas för selektiv läsning.The time slots of an incoming bitstream are written in sequential order, while outgoing time slots are retrieved from said frame memories using random access among the table rows of the page currently designated for selective reading.

Tidluckor och ramar klockas således med utnyttjande av klock- och ramsynkroniseringssignaler som är lokala för varje port. Ett underliggande antagande är att ram- synkroniseringsignalerna aldrig uppvisar en fasskillnad mellan en inkommande bitström och en utgående bitström som växer sig större än en ram, dvs det förekommer ingen (fasdrift).Time slots and frames are thus clocked using clock and frame synchronization signals that are local to each port. An underlying assumption is that the frame synchronizing signals never show a phase difference between an incoming bitstream and an outgoing bitstream that grows larger than a frame, ie there is none (phase operation).

En inkommande bitströms ramsynkroniseringssignal ackumulerad fasskillnad styr med fördel en skrivtidluckeräknare som för varje mottagen tidlucka stegar fram en skrivpekare, som anger 10 15 20 25 30 35 513 518 9 en tabellrad i respektive ramminne, till nästa tabellrad.An incoming bitstream frame synchronizing signal accumulated phase difference advantageously controls a write time slot counter which, for each received time slot, advances a write pointer, which indicates a table row in each frame memory, to the next table row.

(Vid mottagning av ramsynkroniseringssignalen âterställs företrädesvis skrivtidluckeräknaren för att ånyo börja på den lägsta tidluckepositionen i nästa ram). \ Den inkc1mande bitströmmens ramsynkronisering styr företrädesvis även ett block för selektering av sida för skrivning, vilket pekar ut en sida hos respektive ram- minne och därmed iordningställer en av de tre ramsidorna hos ramminnet för skrivning. (Vid mottagning av ramsynk- roniseringssignalen stegas pekaren fram till nästa ram- minnessida, och efter sista sidan hos ett ramminne stegas pekaren fram till ramminnets första sida).(Upon receipt of the frame synchronizing signal, the write time slot counter is preferably reset to start again at the lowest time slot position in the next frame). The frame synchronization of the incoming bitstream preferably also controls a block for selecting the page for writing, which points out one side of the respective frame memory and thus prepares one of the three frame sides of the frame memory for writing. (Upon receiving the frame synchronization signal, the pointer steps up to the next frame memory page, and after the last page of a frame memory, the pointer steps up to the first page of the frame memory).

Ramsynkroniseringssignalen för en utgående bitström styr med fördel en räknare för utgående tidluckor, vilken för varje utgående tidlucka stegar fram en läspekare i nämnda tidluckemappningstabell för härledning av informa- tion avseende varifrån data för den aktuella utgående tidluckan skall hämtas. (Vid mottagning av ramsynkronise- ringssignalen återställs företrädesvis räknaren för att ånyo börja på den lägsta tidluckepositionen i nästa utgående ram). Den utgående bitströmmens ramsynkronise- ringssignal styr även med fördel ett block för selekte- ring av sida för läsning, vilket pekar ut de ramminnes- sidor som för tillfället kan utnyttjas för selektiv läsning. Vid mottagning av ramsynkroniseringssignalen väljs nästa ramminnessida, och efter sista sidan hos ett ramminne stegas pekaren fram till ramminnets första sida.The frame synchronizing signal for an outgoing bitstream advantageously controls a counter for outgoing time slots, which for each outgoing time slot steps up a reading pointer in said time slot mapping table for deriving information regarding from which data for the current outgoing time slot is to be retrieved. (Upon receipt of the frame synchronization signal, the counter is preferably reset to start again at the lowest time slot position in the next outgoing frame). The frame synchronizing signal of the output bitstream also advantageously controls a block for selecting a page for reading, which points out the frame memory pages that can currently be used for selective reading. Upon receiving the frame synchronization signal, the next frame memory page is selected, and after the last page of a frame memory, the pointer is stepped to the first page of the frame memory.

En fördel med uppfinningen är således att styrning av arbetet vid varje port hos växeln åstadkommes baserat på en ramsynkronisering som är lokal för varje respektive port, vilket således eliminerar behovet av att tillhanda- hålla komplicerade korsrelaterade synkroniseringsmekanis- mer mellan olika in- och utportar.An advantage of the invention is thus that control of the work at each port of the switch is achieved based on a frame synchronization which is local to each respective port, thus eliminating the need to provide complicated cross-related synchronization mechanisms between different input and output ports.

Enligt en ytterligare utföringsform av uppfinningen styrs nämnda selektering av sida för läsning även av en mekanism för så kallad sid-offset och bypass, vilken aktiveras på tidluckebasis av tidluckemappningstabellen_ 10 15 20 25 30 35 513 518 10 Bypass-moden tillhandahåller valet att läsa en ram före den ram som pekas ut av den faktiska läspekaren, vilket minskar fördröjningen genom växeln men sätter begräns- ningar på tidluckeallokering för säkerställande av att_ ingen accesskonflikt eller inkonsistenthet uppkommer vid om-mappning i tidsdomänen.According to a further embodiment of the invention, said selection of page for reading is also controlled by a mechanism for so-called page offset and bypass, which is activated on a time slot basis by the time slot mapping table. The bypass mode provides the choice to read a frame. before the frame pointed out by the actual reading pointer, which reduces the delay through the switch but places limits on time slot allocation to ensure that no access conflict or inconsistency arises when re-mapping in the time domain.

Enligt en ytterligare utföringsform av uppfinningen tillhandahålls en mekanism för automatisk uppdatering av tidluckemappningstabellerna, dvs för samtidig uppdatering av fler än en tidlucketabell och fler än en tabellrad därav med bevarad konsistenthet.According to a further embodiment of the invention, a mechanism is provided for automatically updating the time slot mapping tables, i.e. for simultaneously updating more than one time slot table and more than one table row thereof with preserved consistency.

Ovan nämnda och andra aspekter pà och särdrag hos uppfinningen kommer att framgå med tydlighet av de exemplifierande utföringsformer av uppfinningen som beskrivs nedan med hänvisning till de bifogade ritningarna.The above and other aspects and features of the invention will become apparent from the exemplary embodiments of the invention described below with reference to the accompanying drawings.

Kortfattad beskrivning av ritningarna Exemplifierande utföringsformer av uppfinningen kommer nu att beskrivas med hänvisning till de bifogade ritningarna, på vilka: fig. 1 schematiskt visar en växel i ett krets- kopplat, tidsmultiplexerat nät; fig. 2 schematiskt visar strukturen på en av bitströmmarna i fig. 1; fig. 3 schematiskt visar en växel som växlar tidluckedata i tid och rum; fig. 4 schematiskt visar en utföringsform av en växel enligt föreliggande uppfinning; fig. 5 schematiskt visar en utföringsform av en tidluckemappningstabell av det slag som visas i fig. 4; fig. 6 schematiskt visar en mekanism för selektering av ramsida, att användas vid varje in- och utport; fig. 7a och 7b schematiskt visar sid-offset vid tillstànden full om-mappning respektive by-pass; fig. 8 schematiskt visar ett ramminne och multipla utportar hos en växel enligt uppfinningen; 10 15 20 25 30 35 513 518 ll fig. 9, 10a och 10b schematiskt visar en mekansism för uppdatering av de tidluckemappningstabeller som visas i fig. 5 och fig. 8.Brief Description of the Drawings Exemplary embodiments of the invention will now be described with reference to the accompanying drawings, in which: Fig. 1 schematically shows a switch in a circuit-switched, time-multiplexed network; Fig. 2 schematically shows the structure of one of the bit streams in Fig. 1; Fig. 3 schematically shows a gear which shifts time slot data in time and space; Fig. 4 schematically shows an embodiment of a gear according to the present invention; Fig. 5 schematically shows an embodiment of a time slot mapping table of the type shown in Fig. 4; Fig. 6 schematically shows a mechanism for selecting a frame side, to be used at each inlet and outlet port; Figs. 7a and 7b schematically show the side offset in the state of full re-mapping and by-pass, respectively; Fig. 8 schematically shows a frame memory and multiple outputs of a gear according to the invention; Figs. 9, 10a and 10b schematically show a mechanism for updating the time slot mapping tables shown in Fig. 5 and Fig. 8.

Detaljerad beskrivning av föredragna utföringsformer I fig. eller nod, SW i ett krets- kopplat, synkront, tidsmultiplexerat nät. Växeln SW har 1 visas en växel, fyra inportar, vilka är anslutna till respektive bit- strömmar 1-4, och fyra utportar, vilka är anslutna till respektive bitströmmar 5-8. I fig 1 utbreder sig varje bitström på en respektive optisk fiber. Utöver tidsmulti- plexering kan även våglängdsmultiplexering användas för att öka nätets kapacitet genom att flera bitströmmar bärs av olika våglängder på en och samma fiber. Var och en av bitströmmarna 1-8 används av en eller fler noder N1-N14 för transport av data till/från andra noder. Olika bit- strömmar kan användas för kommunikation i olika riktning- ar, varvid kommunikationsriktningen illustreras i fig. 1 med pilar vid de optiska fibrernas slutpunkter. Såsom kommer att beskrivas ytterligare nedan är kommunikationen på varje optisk fiber 1-8 synkron och tidsmultiplexerad.Detailed Description of Preferred Embodiments In Fig. Or node, SW of a circuit-switched, synchronous, time-multiplexed network. The switch SW has 1 shows one gear, four input ports, which are connected to the respective bit streams 1-4, and four output ports, which are connected to the respective bit streams 5-8. In Fig. 1, each bit stream propagates on a respective optical fiber. In addition to time multiplexing, wavelength multiplexing can also be used to increase the network's capacity by carrying several bit streams of different wavelengths on one and the same fiber. Each of the bitstreams 1-8 is used by one or more nodes N1-N14 for transporting data to / from other nodes. Different bit streams can be used for communication in different directions, the communication direction being illustrated in Fig. 1 with arrows at the end points of the optical fibers. As will be described further below, the communication on each optical fiber 1-8 is synchronous and time multiplexed.

Såsom visas i Fig. 1 kan bitströmmarna vid växelns inportar vara terminerade vid växeln, såsom är fallet med bitströmmarna 2-4, eller kan de fortsätta förbi växeln till att nå noder belägna nedströms växeln, såsom är fallet med bitströmmen 1. Bitströmmarna vid växelns ut- portar kan härröraffrån växeln, såsom är fallet med bit- strömmarna 5-7, eller kan häröra från andra noder belägna upströms växeln, såsom är fallet med bitströmmen 8.As shown in Fig. 1, the bitstreams at the gates of the gear may be terminated at the gear, as is the case with bitstreams 2-4, or they may continue past the gear to reach nodes located downstream of the gear, as is the case with the bitstream 1. gates may originate from the exchange, as is the case with bit streams 5-7, or may originate from other nodes located upstream of the exchange, as is the case with bitstream 8.

I Fig. eller flera användare (ej visade) genom att tillhanda- 1 är värje nod Nl-N14 anordnad att betjäna en hålla access till bitströmmarna 1-8. En nod kan dessutom vara ansluten till fler än en bitström, såsom är fallet med noderna N2 och N13. När exempelvis en användare som är ansluten till nod N3 önskar sända information till en användare som är ansluten till nod N12, kommer noderna N3 och N12 att etablera en kretskopplad kommunikationskanal 10 15 20 25 30 35 513 518 12 på bitströmmar l och 7. Nod N3 kommer därefter att över- föra data från den sändande användaren till bitströmmen 1, växeln SW kommer att växla nämnda data från bitström- men l till bitströmmen 7 och nod N12 kommer i sin tur att överföra dessa data från bitströmmen 7 till den mottag- ande användaren. Det inses att användarna kan vara varje slags elektronisk utrustning som behöver tillgång till nätet, såsom datorer, arbetsstationer, skrivare, servrar, faxapparater, telefoner, TV-apparater, radiomottagare, och liknande.In Figs. Or several users (not shown) by providing each node N1-N14 are arranged to operate a hold access to the bit streams 1-8. In addition, a node can be connected to more than one bitstream, as is the case with the nodes N2 and N13. For example, when a user connected to node N3 wishes to send information to a user connected to node N12, nodes N3 and N12 will establish a circuit-switched communication channel 10 on bitstreams 1 and 7. Node N3 will then transmit data from the transmitting user to the bitstream 1, the switch SW will switch said data from the bitstream 1 to the bitstream 7 and node N12 will in turn transmit this data from the bitstream 7 to the receiving user . It will be appreciated that the users may be any kind of electronic equipment which needs access to the network, such as computers, workstations, printers, servers, fax machines, telephones, televisions, radio receivers, and the like.

Strukturen på de tidsmultiplexerade bitströmmar som används i fig. l kommer nu att beskrivas med hänvisning till fig. 2. Varje bitström är indelad i ramar, eller cykler, av given längd, exempelvis 125 ps. Varje ram är i sin tur indelad i tidluckor av given storlek, exempelvis 64 bitar. Antalet tidluckor i varje ram beror således på nätets bitfrekvens. Det antal tidluckor 1-6 som visas i Det verkliga antalet tidluckor i en ram kommer normalt att en ram i fig 2 är naturligtvis enbart illustrativt. vara mycket större än så.The structure of the time division multiplexed bitstreams used in Fig. 1 will now be described with reference to Fig. 2. Each bitstream is divided into frames, or cycles, of a given length, for example 125 ps. Each frame is in turn divided into time slots of a given size, for example 64 bits. The number of time slots in each frame thus depends on the bit rate of the network. The number of time slots 1-6 shown in The actual number of time slots in a frame will normally be a frame in Fig. 2 is of course illustrative only. be much larger than that.

Tidluckorna är generellt indelade i två grupper, kontrolltidluckor C och datatidluckor D. Kontrolltidluck- orna C används för styrsignalering mellan nätets noder, dvs för överföring av meddelanden mellan noderna för nätets interna drift, såsom för kanaluppsättning, tid- Datatidluckorna D används för över- föring av användardata mellan användare som är anslutna luckeallokering, osv. till nämnda noder.The time slots are generally divided into two groups, control time slots C and data time slots D. The control time slots C are used for control signaling between the network nodes, ie for transmitting messages between the nodes for the network's internal operation, such as for channel set-up. of user data between users connected to slot allocation, etc. to said nodes.

Utöver nämnda kontrolltidluckor och datatidluckor innefattar varje cykel en eller flera synkroniserings- tidluckor S som används för att synkronisera varje nods arbete gentemot varje ram. För att säkerställa att antalet tidluckor i en ram inte kommer att överlappa en följer dessutom ett skyddsband G efter den sista luckan vid slutet av varje ram. efterföljande ram, Såsom indikeras i fig 2 upprepas ramen kontinuerligt. 10 15 20 25 30 35 515 518 13 Varje nod har tillgång till åtminstone en kontroll- tidlucka C och till ett dynamiskt antal datatidluckor D på den bitström som används av noden. Varje nod använder sin kontrolltidlucka för att kommunicera med andra noder i nätet. Antalet datatidluckor D som allokeras till res- pektive nod beror av den överföringskapacitet som efter- frågas av de slutanvändare som betjänas av respektive nod. Om en specifik nods användare kräver en stor över- föringskapacitet, kommer noden att allokera fler data- tidluckor för detta ändamål. Om à andra sidan användarna vid en viss nod endast behöver en liten överförings- kapacitet, kan noden begränsa antalet därtill allokerade datatidluckor. Även antalet kontrolltidluckor som alloke- rats till en nod kan ökas eller minskas beroende på nodens signaleringsbehov. Allokeringen av såväl kontroll- tidluckor som datatidluckor till olika noder kan således anpassas dynamiskt allteftersom nätetbelastningen för- ändras. Det inses att det i denna typ av kretskoppling inte förekommer någon adressinformation inbäddad i data- strömmen. hur I en grundläggande utföringsform hanterar växeln enligt uppfinningen kontrolltidluckor C på samma sätt som den hanterar datatidluckor D. Vad växeln angår tillhanda- håller såväl datatidluckor som kontrolltidluckor tid- luckedata som skall växlas i enlighet med instruktioner som lagras i växeln. En nodstyrenhet som styr växelns arbete kan emellertid vara anordnad att använda en eller flera kontrolltidlugkor_och datatidluckor för att motta och sända information avseende kanaluppsättning, kanal- modifiering och kanalnedtagning, och att styra växelns växlingsinstruktioner baserat därpå, såsom kommer att beskrivas nedan., Enligt uppfinning kan växeln i fig. 1 överföra data från vilken inport som helst till samtliga utportar parallellt vid varje given tidpunkt (så kallad icke- blockerande växling). Att överföra information till flera utportar fràn samma inport motsvarar multicasting eller 10 15 20 25 30 35 515 518 14 broadcasting. En grundläggande egenskap hos en växel enligt uppfinningen är att den kan utföra tidsmappning i samma operation som den växlar data från ingång till utgång, dvs den genomför växling i såväl tid som rum.a Tidsväxlingen möjliggör införlivande av tidluckedata från en viss tidlucka i en inkommande ram till en annan tidlucka i en utgående ram.In addition to said control time slots and data time slots, each cycle includes one or more synchronization time slots S which are used to synchronize the work of each node to each frame. In addition, to ensure that the number of time slots in a frame will not overlap, a protective band G follows the last slot at the end of each frame. subsequent frame. As indicated in Fig. 2, the frame is repeated continuously. 10 15 20 25 30 35 515 518 13 Each node has access to at least one control time slot C and to a dynamic number of data time slots D on the bitstream used by the node. Each node uses its control time slot to communicate with other nodes in the network. The number of data time slots D allocated to the respective node depends on the transmission capacity requested by the end users served by each node. If the users of a specific node require a large transmission capacity, the node will allocate more data time slots for this purpose. On the other hand, if the users at a certain node only need a small transmission capacity, the node can limit the number of data time slots allocated to it. The number of control time slots allocated to a node can also be increased or decreased depending on the node's signaling needs. The allocation of both control time slots and data time slots to different nodes can thus be adjusted dynamically as the network load changes. It will be appreciated that in this type of circuitry there is no address information embedded in the data stream. In a basic embodiment, the switch according to the invention handles control time slots C in the same way as it handles data time slots D. As far as the switch is concerned, both data time slots and control time slots provide time slot data to be switched in accordance with instructions stored in the switch. However, a node controller that controls the operation of the exchange may be arranged to use one or more control time slots and data time slots to receive and transmit information regarding channel set-up, channel modification and channel take-off, and to control the exchange change instructions based thereon, as will be described below. the switch in Fig. 1 transmits data from any input port to all output ports in parallel at any given time (so-called non-blocking switching). Transmitting information to multiple outputs from the same input port is equivalent to multicasting or broadcasting. A basic feature of a switch according to the invention is that it can perform time mapping in the same operation as it switches data from input to output, ie it performs switching in both time and space. The time switch enables the incorporation of time slot data from a certain time slot in an incoming frame to another time slot in an outgoing frame.

I fig. 3 visas en växel SW, som kan vara den som visas i fig. 1, tidluckor A0-An, tid och rum till tidluckor av andra bitströmmar C och D.Fig. 3 shows a gear SW, which may be the one shown in Fig. 1, time slots A0-An, time and space for time slots of other bit streams C and D.

Såsom visas i fig. 3 kan data i en tidlucka i en utgående ram av bitström C vara hämtad från vilken som av bit- anordnad att växla tidluckedata från BO-Bn av första bitströmmar A och B i strömmar A och B och från vilken som av tidluckorna därav. Förekomsten av AO i de båda utgående bitsrömmarnas C och D ramar motsvarar multicasting av tidluckan AO till både bitström C och bitström D, men till olika tidluckor i respektive utgående ramar.As shown in Fig. 3, data in a time slot in an output frame of bitstream C may be retrieved from any of the bit arranged to switch time slot data from BO-Bn of first bitstreams A and B into streams A and B and from which of the time slots thereof. The presence of AO in the frames of the two output bitstreams C and D corresponds to multicasting of the time slot AO to both bitstream C and bitstream D, but to different time slots in the respective output frames.

En exemplifierande utföringsform av en växel i enlighet med uppfinningen kommer nu att beskrivas med I fig. kan vara den som används i växelnoden i fig. l, hänvisning till fig. 4. 4 mottar växeln SW, som tidlucke- data från fyra inkommande bitströmmar l-4 och överför den mottagna tidluckedata till fyra utgående bitströmmar 5-8.An exemplary embodiment of a gear in accordance with the invention will now be described with In Fig. May be the one used in the gear node in Fig. 1, reference to Fig. 4. 4 receives the gear SW, as time slot data from four incoming bit streams 1 -4 and transmits the received time slot data to four output bit streams 5-8.

Växeln SW innefattar följaktligen fyra inportar 21-24 och fyra utportar 65-68 som ger access till respektive bitströmmar.The switch SW consequently comprises four input ports 21-24 and four output ports 65-68 which provide access to the respective bit streams.

Varje inport 21-24 är anordnad att skriva varje ram som mottas från den respektive inkommande bitströmmen (rambuffert) 31-34. Varje ramminne 31-34 har kapacitet att lägre tre sekventiella till ett respektive ramminne ramar av respektive bitström i tre motsvarande minnes- 32a-32c, 33a-33c, 34a-34c, benämnda "sidor", där varje minnesomràde har kapacitet områden 3la-3lc, nedan även att lagra en ram. Exempelvis kommer ramminnnet 31, som tillfälligt lagrar varje ram av data som mottas som bitström 1 via inporten 21, att sekventiellt lagra en 10 15 20 25 30 35 _ vilket tidluckedatafält därav (dvs. 513 518 15 första ram i minnesområdet 3la, nästa (andra) ram i (tredje) (fjärde) minnesområdet 31b, och den efterföljande ramen i minnesområdet 3lc. Den därpå följande ramen kommer därefter att lagras återigen med utnyttjande av minnesområdet 3la, varvid den där tidigare lagrade första ramen skrivs över. Notera även att tidluckedata från en rams tidluckor skrivs in sekventiellt i respektive tidluckedatafält av respektive minnesomráde, dvs ett datafält för varje tidlucka.Each input port 21-24 is arranged to write each frame received from the respective incoming bitstream (frame buffer) 31-34. Each frame memory 31-34 has the capacity to lower three sequential to a respective frame memory frames of the respective bitstream in three corresponding memory 32a-32c, 33a-33c, 34a-34c, termed "sides", where each memory area has a capacity areas 3la-3lc , below also to store a frame. For example, the frame memory 31, which temporarily stores each frame of data received as bitstream 1 via the input port 21, will sequentially store a time slot data field thereof (i.e., 513 518 first frame in the memory area 3la, the next). ) frame in the (third) (fourth) memory area 31b, and the subsequent frame in the memory area 3lc. The subsequent frame will then be stored again using the memory area 3la, overwriting the previously stored first frame there. a time slots of a frame are written sequentially in the respective time slot data field of the respective memory area, i.e. a data field for each time slot.

Vidare är fyra selekteringsenheter 45-48, vilka, såsom illustreras i utföringsfomer nedan, kan vara realiserade i form av multiplexorer eller tri-state- bussar, anordnade att selektera tidluckedata att sändas till respektive utgående bitström 5-8 genom att fast- ställa, för varje utgående tidlucka, från vilket ram- ' samt från bland för tillfället lagrade tidluckedata från samtliga fyra inkommande bit- minne, och från vilket minnesområde därav, strömmar 1-4) som tidluckedata skall hämtas eller släppas fram till respektive utgående bitström. Varje selekte- ringsenhet 45-48 är således ansluten till samtliga fyra ramminnen 31-34 för hämtning av tidluckedata därifrån. vilket minnesområde och vilket datafält eller vilken tabellrad därav som skall användas för en specifik utgående tidlucka, har För att veta vilket ramminne, därav, varje selekteringsenhet 45-48 tillgång till en respektive tidluckemappningstabell 55-58, vilken kommer att beskri- vas mer detaljerat nedan med hänvisning till fig. 5.Furthermore, four selection units 45-48, which, as illustrated in embodiments below, may be realized in the form of multiplexers or tri-state buses, are arranged to select time slot data to be sent to the respective output bitstream 5-8 by determining, for each outgoing time slot, from which frame and from currently stored time slot data from all four incoming bit memories, and from which memory area thereof, streams 1-4) as time slot data is to be retrieved or released to the respective outgoing bit stream. Each selection unit 45-48 is thus connected to all four frame memories 31-34 for retrieving time slot data therefrom. which memory area and which data field or which table row thereof is to be used for a specific outgoing time slot, To know which frame memory, hence, each selection unit 45-48 has access to a respective time slot mapping table 55-58, which will be described in more detail below with reference to Fig. 5.

Varje tidluckemappningstabell 55-58 tillhandahåller, för varje tidlucka i den respektive utgående bitströmmens ram och vid en respektive tabellrad, ett fält (av en kolumn 55a-58a) (av en kolumn 55b-58b) som pekar ut den tabellrad eller det fält därav som skall användas vid hämtning av data för den som pekar ut ett ramminne och ett fält aktuella utgående tidluckan. Tidluckemappningstabellernas 55-58 tabellrader accessas företrädesvis i samma sekven- tíella ordning som den för tidluckorna i den motsvarande 10 15 20 25 30 35 515 518 16 utgående ramen, och varje tidluckemappningstabell stegas igenom en gång för varje ram av den tillhörande utgående bitströmmen.Each time slot mapping table 55-58 provides, for each time slot in the frame of the respective outgoing bitstream and at a respective table row, a field (of a column 55a-58a) (of a column 55b-58b) pointing out the table row or field thereof shall be used when retrieving data for the person pointing out a frame memory and a field current outgoing time slot. The table rows 55-58 of the time slot mapping tables are preferably accessed in the same sequential order as that of the time slots in the corresponding frame, and each time slot mapping table is incremented once for each frame of the associated output bitstream.

När tidluckedata exempelvis skall hämtas till den första tidluckan i varje ram av bitström 5, kommer selek- teringsenheten 45 att gå till tidluckemappningstabellens 55 första tabellrad, mer specifikt till det första data- fältet i kolumnen 55a och till det första datafältet i kolumnen 55b, för att härleda information som pekar ut från vilket av de fyra ramminnena och från vilken tabell- rad eller vilket fält därav som tidluckedata skall häm- tas. Selekteringsenheten 45 kommer även att styra valet av vilket minnesområde eller sida i varje ramminne 31-34 som skall användas vid hämtningen av tidluckedata för den ram som för tillfället skrivs ut som bitström 5, såsom kommer att beskrivas mer detaljerat nedan. Selekterings- enheten kommer följaktligen att hämta tidluckedata enligt en given utmatningföljd för samtliga tidluckor som skall motta data i den utgående bitströmmen. Växeln SW kommer enbart att sända tidluckedata i de tidluckor hos den utgående bitströmmen som är allokerade för detta ändamål.For example, when time slot data is to be retrieved to the first time slot in each bitstream frame 5, the selection unit 45 will go to the first table row of the time slot mapping table 55, more specifically to the first data field in column 55a and to the first data field in column 55b, for to derive information that points out from which of the four frame memories and from which table row or which field thereof the time slot data is to be retrieved. The selection unit 45 will also control the selection of which memory area or page in each frame memory 31-34 to be used in retrieving time slot data for the frame currently printed as bitstream 5, as will be described in more detail below. The selection unit will consequently retrieve time slot data according to a given output sequence for all time slots that are to receive data in the outgoing bitstream. The switch SW will only transmit time slot data in the time slots of the outgoing bit stream allocated for this purpose.

En utföringsform av en tidluckemappningstabell av det slag som visas i fig. 4 (och i fig. 9 som kommer att beskrivs nedan) till fig. 5.An embodiment of a time slot mapping table of the type shown in Fig. 4 (and in Fig. 9 which will be described below) of Fig. 5.

Mapping Table") kommer nu att beskrivas med hänvisning (SMT - "Slot är en tabell i vilken de allokerade Tidluckemappningstabellen kanalerna är definierade. Såsom visas i fig. 4 finns företrädesvis en tidluckemappningstabell för varje utgå- ende bitström. Den tidluckemappningstabell som visas i fig. 5, vilken exempelvis kan vara tidluckemappnings- tabellen 55 i fig. 4, logiska minnesområden eller kolumner, varvid varje kolumn är en ram djup och innehåller tre innefattar ett antal fält som motsvarar antalet tidluckor i den utgående ramen, så att varje tabellrad, innefatt- ande ett fält från vardera kolumn, unikt identifierar en inkommande bitström och en tidlucka därav. Varje fält i den första kolumnen (55a i fig. 4) definierar en inkom- 10 15 20 25 30 35 513 518 17 mande bitström (eller ett ingående ramminne), och varje fält i den andra kolumnen (55b i fig. 4) definierar en tidlucka därav (eller en tabellrad därav), och fälten i den tredje kolumnen (som endasat visas i fig. 5 ) defi- nierar en sid-offset som kommer att beskrivas mer detal- jerat nedan med hänvisning till fig. 6, 7a och 7b. Tid- luckemappningstabellen definierar således tidluckeschemat i den utgående ramen, och inbegriper växling i såväl tid som rum.Mapping Table ") will now be described with reference (SMT -" Slot is a table in which the allocated time slot mapping table channels are defined. As shown in Fig. 4, there is preferably a time slot mapping table for each outgoing bitstream. The time slot mapping table shown in Figs. 5, which may be, for example, the time slot mapping table 55 in Fig. 4, logical memory areas or columns, each column being one frame deep and containing three comprising a number of fields corresponding to the number of time slots in the outgoing frame, so that each table row, including one field from each column uniquely identifies an incoming bitstream and a time slot thereof, each field in the first column (55a in Fig. 4) defining an incoming bitstream (or an incoming bitstream). frame memory), and each field in the second column (55b in Fig. 4) defines a time slot thereof (or a table row thereof), and the fields in the third column (as shown only in Fig. 5) define is a side offset which will be described in more detail below with reference to Figs. 6, 7a and 7b. The time slot mapping table thus defines the time slot schedule in the outgoing frame, and includes switching in both time and space.

Tidluckemappningstabellen stegas igenom uppifrån och ner en gång för varje utgående ram, för att definiera mappningen av varje utgående tidlucka därav, och utsig- nalen från tidluckemappningstabellen pekar direkt ut associerad tidluckedata från ramminnena. Således behövs endast en enkel räknemekanism, såsom kommer att beskrivas nedan, för alstring av sekventiella adresser till tid- luckemappningstabellen, vilken översätter dessa till direktuppslagningsaddresser som används för datahämtning från ramminnena.The time slot mapping table is stepped through from top to bottom once for each outgoing frame, to define the mapping of each outgoing time slot thereof, and the output from the time slot mapping table directly points out associated time slot data from the frame memories. Thus, only a simple counting mechanism, as will be described below, is needed for generating sequential addresses to the time slot mapping table, which translates these into direct lookup addresses used for data retrieval from the frame memories.

Utgående från den exemplifierande tidluckemappnings- tabell som visas i fig. 5 kommer den första tidluckan i varje utgående ram som styrs av denna tidluckemappnings- tabell att innehålla data från den femtonde tidluckan i varje ram av den tredje bitströmmen, medan den andra utgående tidluckan inte kommer att förses med data från någon inkommande bitström, vilket skulle kunna resultera i sändning av en så kallad idle-bitgrupp om skrivrättig- het till den andra utgående tidluckan är allokerad att användas av växeln. Vidare framgår att den tredje utgå- ende tidluckan skall hämtas från den 3988:e tidluckan i varje ram av den andra inkommande bitströmmen, och så vidare. 5 5 En sid- eller minnesområdesselekteringsmekanism att användas vid varje inport och varje utport kommer nu att 6, 7a och 7b. Såväl inskrivningen av tidluckedata i ramminnena, beskrivas med hänvisning till fig. som den selektiva utläsningen vid utmatning av tidluckedata med 10 15 20 25 30 35 515 518 18 utnyttjande av tidluckemappningstabellerna, styrs var och en av separata och oberoende ramsynkroniseringssignaler, vilka härleds från eller definieras för de respektive bitströmmarna, vilket sammantaget gör att växeln består klock- domäner. Ramsynkroniseringsssignalerna används för att av N (antalet inportar) plus M (antalet utportar) stega fram respektive skriv- eller läsperkare som selek- terar sidor, dvs minnesområden, i respektive ramminnen.Starting from the exemplary time slot mapping table shown in Fig. 5, the first time slot in each output frame controlled by this time slot mapping table will contain data from the fifteenth time slot in each frame of the third bitstream, while the second outgoing time slot will not to be provided with data from any incoming bitstream, which could result in the transmission of a so-called idle byte if the write right to the second outgoing time slot is allocated to be used by the exchange. Furthermore, it appears that the third outgoing time slot must be retrieved from the 3988th time slot in each frame of the second incoming bitstream, and so on. A page or memory area selection mechanism to be used at each input port and each output port will now be 6, 7a and 7b. Both the writing of the time slot data in the frame memories is described with reference to Figs. And the selective reading when outputting the time slot data using the time slot mapping tables, each of which is controlled by separate and independent frame synchronization signals, which are derived from for the respective bitstreams, which together means that the switch consists of clock domains. The frame synchronization signals are used to advance by N (the number of input ports) plus M (the number of output ports) the respective write or read stoppers that select pages, ie memory areas, in the respective frame memories.

För varje inport och varje utport används ett res- pektive pekarblock, som visas i fig. 6, vilket klockas av respektive ramsynkroniseringssignaler SYNK. Perkarblocket är anordnat att peka ut vilket minnesområde, dvs vilken sida, av respektive ramminne som skall användas för skrivning eller selektiv utläsning. I varje pekarblock 100 stegar en sjävgående räknare fram en sid-adress, i modulo-3-form, på varje mottagning av respektive ram- synkroniseringssignal. Varje pekarblock tillhandahåller således sekventiellt sid-adress 0, 1, 2, O, 1, 2, 0, l, ., och så vidare. Varje pekarblock 100 mottar dessutom en sid-offset-signal som har ett värde som adderas (också i modulo-3-form) till räknarens värde för att ge en resulterande ramsidoselekteringssignal, såsom kommer att besrivas ytterligare nedan med hänvisning till fig. 7a och 7b.For each input and output port, a respective pointer block is used, as shown in Fig. 6, which is clocked by the respective frame synchronization signals SYNK. The percussion block is arranged to point out which memory area, ie which side, of each frame memory is to be used for writing or selective reading. In each pointer block 100, a self-propelled counter steps forward a page address, in modulo-3 form, on each reception of the respective frame synchronizing signal. Thus, each pointer block provides sequential page address 0, 1, 2, 0, 1, 2, 0, 1,., And so on. Each pointer block 100 further receives a side offset signal having a value added (also in modulo-3 form) to the value of the counter to provide a resulting frame side select signal, as will be further described below with reference to Figs. 7a and 7b. .

Det sekventiella utpekandet av minnesområden hos ett ramminne för inskrivning av ramar av respektive bitström, såsom beskrivits ovan med hänvisning till fig. 4, kommer att åtföljas av ett motsvarade sekventiellt utpekande av minnesområden hos ramminnet för selektiv utläsning av tidluckedata därifrån. För varje ramminne kommmer det att finnas en skrivpekare (som hör samman med inskrivningen av respektive inkommande bitström) och M läspekare (som var och en hör samman med den selektiva utläsningen för respektive utgående bitström), där M är antalet utgående bitströmmar.The sequential designation of memory areas of a frame memory for writing frames of the respective bitstream, as described above with reference to Fig. 4, will be accompanied by a corresponding sequential designation of memory areas of the frame memory for selectively reading time slot data therefrom. For each frame memory, there will be a write pointer (associated with the writing of the respective incoming bitstream) and M read pointer (each associated with the selective readout for each output bitstream), where M is the number of outgoing bitstreams.

Det är viktigt att utpekandet av minnesområden eller sidor för sekventiell inskrivning och utpekandet av sidor 10 15 20 25 30 35 513 518 19 för selektiv utläsning utförs på ett sådant sätt att buffertkonsistenthet bevaras i syfte att undvika att tidluckedata från en ram läses ut innan inskrivningen därav är avklarad. Sådan konsistenthet uppnås genom att tre minnesområden utnyttjas i varje ramminne, vilket gör det möjligt att alltid hålla ett minsta avstånd på en halv ram mellan inskrivningen och utläsningen av tid- luckedata, såsom kommer att beskrivas ytterligare med hänvisning till fig. 7a och 7b.It is important that the designation of memory areas or pages for sequential writing and the designation of pages for selective reading are performed in such a way that buffer consistency is preserved in order to avoid time slot data from a frame being read out before writing it. is completed. Such consistency is achieved by utilizing three memory areas in each frame memory, which makes it possible to always keep a minimum distance of half a frame between the writing and reading of time slot data, as will be described further with reference to Figs. 7a and 7b.

I pekarblocket 100 i fig. utport för den selektiva utläsningen av ramar, modifieras 6, när det används vid en den självgående räknarens sid-adress av tillförandet av en sid-offset-signal som mottas från tidluckemappnings- tabellen, Sid-offset-signalen härleds från tidluckemappnings- såsom nämnts ovan med hänvisning till fig. 5. tabellens sid-offset-fält och modifierar pekarblockets adress genom att addera en offset därtill, också i modulo-3-form, till att bilda en modifierad sid-adress.In the pointer block 100 of the output port for the selective reading of frames, 6, when used at a side address of the self-propelled counter, is modified by the supply of a side offset signal received from the time slot mapping table. The side offset signal is derived from the time slot mapping as mentioned above with reference to Fig. 5. the side offset field of the table and modifies the address of the pointer block by adding an offset thereto, also in modulo-3 form, to form a modified side address.

Sid-offset-signalen anges således per tidlucka och beror ("skew") utgående bitströmmenâ ramar samt av kriterier för access- av fasskillnad mellan den inkommande och den begränsningar. Accessbegränsningar är restriktioner som läggs på tidsommappningen i syfte att reducera fördröj- ningen genom växeln šå bekostnad av att möjligheten till ommappning i tiden begränsas. Ramsynkroniseringens fasskillnad anges här i intervallet -1 < fasskillnad < 1, uttryckt som andel av en hel ram.The side-offset signal is thus specified per time slot and depends ("skew") on the outgoing bitstream frames as well as on criteria for accessing the phase difference between the incoming and the constraints. Access restrictions are restrictions placed on the time re-mapping in order to reduce the delay through the switchboard at the expense of limiting the possibility of re-mapping in time. The phase difference of the frame synchronization is stated here in the interval -1 <phase difference <1, expressed as a proportion of an entire frame.

Fig. 7a visar_tilldelningen av sid-offset under så kallad full tidsmappning, dvs då inga accessbegränsningar föreligger, vilket även benämns normal mod. Det antas i fig. 7a att sid-offset hos pekarblocket för inskrivning av en inkommande bitström är satt till 2, vilket innebär att inskrivningen kommer att gå över till sida 0 (=2+1 i modulo-3) efter mottagningen av nästa ramsynkroniserings- signal hos den inkommande bitströmmen. Den selektiva utläsningen från ramminnet kan då accessa minnesområden med utnyttjande av antingen 0 eller 1 som sid-offset 10 15 20 25 30 35 513 518 20 beroende på ramsynkroniseringens fasskillnad. Vid för- hållanden då en negativ fasskillnad föreligger, dvs då den utgående bitströmmens ramsynkroniseringsignal upp- träder före den inkommande bitströmmens, sätts sid-offset till O i fig. (det alternativ som pilen längst ner till vänster 7a visar). Den selektiva utläsningen kommer då alltid att hinna hoppa till nästa minnesområde och kommer inte att fångas in av att skrivpekaren senare förflyttar sig till ett nytt minnesområde. Vid förhållanden då en positiv fasskillnad föreligger, dvs då den utgående bitströmmens ramsynkroniseringsignal anländer efter den sätts sid-offset till 1 (det alternativ som pilen längst ner till höger i fig. 7a inkommande bitströmmens, visar). Detta innebär att en buffertmarginal om en sida (en ram) tillförs mellan inskrivning och utläsning. Dessa tilldelningsregler säkerställer att inskrivningen som uppdaterar en sidan kommer att vara avklarad när läs- pekaren stegar in till denna sida. Det innebär dessutom att skrivpekaren inte kommer att hinna runt och ikapp genom att stega in på den sida som läses innan läspekaren har fortsatt till nästa sida.Fig. 7a shows the assignment of the side offset during so-called full time mapping, ie when there are no access restrictions, which is also called normal mode. It is assumed in Fig. 7a that the side offset of the pointer block for writing an incoming bitstream is set to 2, which means that the writing will go over to page 0 (= 2 + 1 in modulo-3) after receiving the next frame synchronizing signal. signal of the incoming bitstream. The selective readout from the frame memory can then access memory areas using either 0 or 1 as the side offset 10 15 20 25 30 35 513 518 20 depending on the phase difference of the frame synchronization. In conditions where there is a negative phase difference, ie when the frame synchronizing signal of the outgoing bit stream occurs before that of the incoming bit stream, the side offset is set to 0 in Fig. (The alternative shown by the arrow at the bottom left 7a). The selective reading will then always have time to jump to the next memory area and will not be captured by the writing pointer later moving to a new memory area. In conditions where there is a positive phase difference, ie when the frame bit signal of the outgoing bit stream arrives after it, the side offset is set to 1 (the alternative shown by the arrow at the bottom right in Fig. 7a of the incoming bit stream). This means that a buffer margin of one page (one frame) is added between writing and reading. These assignment rules ensure that the entry that updates a page will be completed when the reader points to this page. It also means that the writing pointer will not catch up and catch up by stepping on the page being read before the reading pointer has continued to the next page.

Fig. 7b visar tilldelningen av sid-offset i en så kallad bypass-mod, vilken aktiveras av data från det tredje fältet hos tidluckemappningstabellen i fig. 5. I normal mod, såsom diskuterats ovan med hänvisning till fig. 7a, medger växeln full tidsommappning av data från första inkommande tidlucka till sista utgående tidlucka, och vice versa, men detta kräver buffring av inte enbart en skrivsida och en lässida utan också av en extra ram vilket I bypass-mod (den tredje sidan) som säkerställer konsistenthet, således tillför en fördröjning genom växeln. kan fördröjningen genom växeln reduceras en ram för en eller flera tidluckor på bekostnad av vissa resktriktio- I den 7b är läspekrens sid-offset ner för om-mappning, såsom diskuteras nedan. bypass-mod som visas i fig. för normal mod från fig 7a tillfälligt uppstegad ett steg för enskilda en eller flera tidluckor av en ram, vilket 10 15 20 25 30 513 518 21 följaktligen gör det möjligt för skriv- och läspekarna att tillfälligt använda samma sida, såsom illustreras i fig 7b i form av de alternativa läspekarpilarnas försjut- ning ett steg till höger i jämförelse med fig. 7a. R Denna bypassmod kan endast tillåtas under förutsätt- ning att den selektiva läsningen inte läser före den sekventiella skrivningen, vilket säkerställs om ingen utgående tidlucka, hos en utgående bitström, mottar data från en inkommande tidlucka, hos en inkommande bitström, som har ett högre tidluckenummer. Utgående tidlucka #9 kan således använda bypassmod för att reducera fördröj- ningen genom växeln när den läser data från en inkommande tidlucka #3, men utgående tidlucka #3 får inte använda bypassmod vid utläsning av data från en inkommande tidlucka #9.Fig. 7b shows the assignment of the side offset in a so-called bypass mode, which is activated by data from the third field of the time slot mapping table in Fig. 5. In normal mode, as discussed above with reference to Fig. 7a, the switch allows full time re-mapping. of data from the first incoming time slot to the last outgoing time slot, and vice versa, but this requires buffering not only a write page and a read page but also of an extra frame which In bypass mode (the third page) which ensures consistency, thus adds a delay through the gear. For example, the delay through the switch may be reduced by a frame for one or more time slots at the expense of certain risk restrictions. In Fig. 7b, the side offset of the read pointer is down for repackaging, as discussed below. bypass mode shown in Fig. for normal mode of Fig. 7a temporarily incremented one step for individual one or more time slots of a frame, thus enabling the write and read pointers to temporarily use the same side, as illustrated in Fig. 7b in the form of the displacement of the alternative reading arrows one step to the right in comparison with Fig. 7a. This bypass mode can only be allowed provided that the selective read does not read before the sequential write, which is ensured if no outgoing time slot, of an outgoing bitstream, receives data from an incoming time slot, of an incoming bitstream having a higher time slot number . Outgoing time slot # 9 can thus use bypass mode to reduce the delay through the switch when reading data from an incoming time slot # 3, but outgoing time slot # 3 may not use bypass mode when reading data from an incoming time slot # 9.

Denna förutsättning för bypass kan i själva verket relaxeras om den faktiska fasskillnaden tas i beaktande.This condition for bypass can in fact be relaxed if the actual phase difference is taken into account.

För enkelhets skull antas nu att fasskillnaden uttrycks i antal tidluckor. När fasskillnaden är positiv, dvs när den inkommande bitströmmens ramsynkroniseringssignal uppträder före den utgående bitströmmens ramsynkronise- ringssignal, kan fasskillnaden utnyttjas för att tillåta utläsning av tidluckedata för utgående tidluckor från inkommande tidluckor med högre sekvensnummer, så länge växeln inte refererar längre fram än fasskillnaden. Med negativ fasskillnad, dvs när den utgående bitströmmens ramsynkroniseringssignal uppträder före den utgående bitströmmens ramsynkroniseringssignal, har man i den normala moden redan tillfört en marginal om en ram, vilket innebär att nästan full bypass-ommappning tillåts om fasskillnaden är"nästan noll men negativ. När å andra sidan fasskillnaden är nästan minus en ram, tillåts ingen bypass frammåt. Detta sammanfattas i tabell I nedan. 10 15 20 25 513 518 22 Tabell I MOD FAS- FÖRDRÖJNING MAPPNINGS- SKILLNAD BEGRÄNSNINGAR Normal Positiv 1 ram + fasskillnad Inga Normal Negativ 2 ramar - inga ABS(fasskillnad) Bypass Positiv Fasskillnad Inkommande lucka - Utgående lucka < Fasskillnad Bypass Negativ 1 ram - Inkommande lucka ABS(fasskillnad) - Utgående lucka < Fasskillnad De ramsynkroniserings- och sidselekteringsmekanismer 7a och 7b utnyttjas med fördel i den utföringsform som beskrivits som beskrivits ovan med hänvisning till fig. 6, oven med hänvisning till fig. 4, även om sådana element ej explicit visas där, och de utnyttjas även i den utföringsform som kommer att beskrivas nedan med hänvis- ning till fig. 8.For the sake of simplicity, it is now assumed that the phase difference is expressed in the number of time slots. When the phase difference is positive, i.e. when the frame bit signal of the incoming bitstream appears before the frame synchronization signal of the outgoing bitstream, the phase difference can be used to allow reading of time slot data for outgoing time slots from incoming time slots with higher sequence numbers. With a negative phase difference, ie when the frame bit signal of the outgoing bit stream appears before the frame sync signal of the outgoing bit stream, a margin of one frame has already been added in the normal mode, which means that almost full bypass remapping is allowed if the phase difference is "almost zero but negative. on the other hand the phase difference is almost minus one frame, no bypass is allowed forward.This is summarized in table I below 10 15 20 25 513 518 22 Table I AGAINST PHASE DELAY MAPPING DIFFERENCE LIMITS Normal Positive 1 frame + phase difference No Normal Negative 2 frames - no ABS (phase difference) Bypass Positive Phase difference Incoming door - Outgoing door <Phase difference Bypass Negative 1 frame - Incoming door ABS (phase difference) - Outgoing door <Phase difference The frame synchronization and side selection mechanisms 7a and 7b are used to advantage as described in the embodiment described above with reference to Fig. 6, oven with reference to Fig. 4, although such elements t are not explicitly shown there, and they are also used in the embodiment which will be described below with reference to Fig. 8.

En ytterligare utföringsform av en växel i enlighet med föreliggande uppfinning, vilken inbegriper de särdrag som beskrivits ovan med hänvisning till fig. 4, 5, 6, 7a och_7b, kommer nu att beskrivas med hänvisning till fig. 8, varvid växeln SW är anordnad att växla data mellan N inkommande bitströmmar och M utgående bitströmmar. Efter- som överföring av data fràn en av de N inkommande bit- strömmarna till de M utgående bitströmmarna går till på samma sätt som överföringen från de övriga inkommande bitströmmarna, och eftersom den selektiva utläsningen från de N inkommande ramminnena till en av de M utgående bitströmmarna sker på samma sätt som den selektiva utläsningen till de övriga utgående bitströmmarna, sàsom illustreras i fig. 4, kommer endast de element som i första hand hör samman med en inkommande bitström och en 10 15 20 25 30 35 513 518 23 utgàende bitström att visas i fig. 8, och beskrivningn av växeln i fig 8, I fig. motta en inkommande bitström och att mata den till en_ kommer att begränsas i enlighet därmed. 8 är en inport 210 på växeln SW anordnad att demultiplexor 220. En ramsynkroniseringsenhet hos in- porten härleder ramsynkroniseringssignalen från den in- kommande bitströmmen och synkroniserar, baserat därpå, en skrivtidluckeräknare 240 och en enhet 250 för selektering av skrivsida. Dessutom är en klockenhet hos inporten 210 anordnad att mata ëñ signal, som uppträder i takt med till skrivtidluckeräknaren 240.A further embodiment of a gear according to the present invention, which includes the features described above with reference to Figs. 4, 5, 6, 7a and 7b, will now be described with reference to Fig. 8, the gear SW being arranged to switch data between N incoming bitstreams and M outgoing bitstreams. Since the transfer of data from one of the N incoming bit streams to the M output bit streams proceeds in the same way as the transfer from the other incoming bit streams, and since the selective readout from the N incoming frame memories to one of the M output bit streams takes place in the same way as the selective readout of the other outgoing bit streams, as illustrated in Fig. 4, only the elements which are primarily associated with an incoming bit stream and an outgoing bit stream will be displayed. in Fig. 8, and the description of the gear in Fig. 8. In Fig. receive an incoming bitstream and feeding it to one will be limited accordingly. 8, an input port 210 of the switch SW is arranged to demultiplexer 220. A frame synchronization unit of the input derives the frame synchronization signal from the incoming bitstream and synchronizes, based thereon, a write time slot counter 240 and a writing side selection unit 250. In addition, a clock unit of the input 210 is arranged to supply a signal which occurs in step with the write time slot counter 240.

Enheten 250 för selektering av skrivsida är anordnad att tidluckefrekvensen, styra demultiplexorn 220, i takt med ramsynkroniserings- till att sekventiellt i modulo-3- form skriva in ramarna av den inkommande bitströmmen i 300a, 300b och 300c av ett ramminne 300 för nämnda inkommande bitström. signalens frekvensen, tre minnesomràden, eller sidor, Under det att enheten 250 för selektering av skriv- sida och demultiplexorn 220 styr vilken sida av ramminnet som en specifik ram av den inkommande bitströmmen skall skrivas in i, kommer skrivtidluckeräknaren att styra vilken tabellrad av den aktuella sidan som tidluckedata från varje specifik tidlucka av ramen skall skrivas in i.The write side selection unit 250 is arranged to control the time slot frequency, the demultiplexer 220, in step with frame synchronization to sequentially in modulo-3 form the frames of the incoming bitstream in 300a, 300b and 300c of a frame memory 300 for said incoming bitstream . signal frequency, three memory ranges, or pages, While the write side selection unit 250 and the demultiplexer 220 control which side of the frame memory a specific frame of the incoming bitstream is to be written into, the write time slot counter will control which table row of the current the page in which time slot data from each specific time slot of the frame is to be entered.

Den beskrivna uppsättningen komponenter kommer att återfinnas vid varje inport hos växeln SW.The described set of components will be found at each input of the gear SW.

Det utmatande delen av växel, vilken visas i den nedre delen av fig. 8, innefattar, för varje utgående bitström, en första uppsättning om M multiplexorer 310, en tidlucke- en tidluckemappningstabell 370, en enhet 380 för selektering avfïässida, och en idle-generator 390. en andra multiplexor 320, en utport 330, räknare 350, Porten 330 härleder en ramsynkroniseringssignal, antingen fràn den utgående bitströmmen (om en synkronise- ring redan existerar på nämnda bitström, varvid bitström- men härrör fràn en nöd som är belägen upströms växeln), eller genom intern alstring av en ramsynkroniserings- signal (om växeln är den utgående bitströmmens start- 10 15 20 25 30 35 515 518 24 punkt).The output portion of gear, shown in the lower part of Fig. 8, includes, for each output bitstream, a first set of M multiplexers 310, a time slot and a time slot mapping table 370, a display side selection unit 380, and an idle. generator 390. a second multiplexer 320, an output port 330, counter 350, The port 330 derives a frame synchronizing signal, either from the outgoing bitstream (if a synchronization already exists on said bitstream, the bitstream originating from an emergency located upstream switch), or by internally generating a frame synchronization signal (if the switch is the starting point of the outgoing bit stream 10 15 20 25 30 35 515 518 24 point).

Ramsynkroniseringssignalen matas till att synkroni- sera tidluckeräknaren 350 och enheten 380 för selektering av lässida. Utporten härleder även en klocksignal som_ uppträder i enlighet med tidluckefrekvensen och som matas till tidluckeräknaren 350. sekventiellt tidluckemappningstabellens 370 tabellrader, Tidluckeräknaren adresserar och stegar igenom tidluckemappningstabellen en gång varje ram. För en specifik utgående tidlucka av den utgående bitströmmen kommer tidluckeräknaren således att peka ut en motsvarande tabellrad hos tidluckemappningstabellen 370. Tidluckemappningstabellen kommer då att tillhanda- hålla tre signaler som baseras på data från denna tabell- rad, såsom har beskrivits ovan; en signal som pekar ut den inkommande bitström från vilken tidluckedata för den aktuella utgående tidluckan skall hämtas, vilken signal sänds till den andra multiplexorn 320, en signal som pekar ut vilken tidlucka i den återkommande sekvensen av tidluckor inom en ram av den inkommande bitströmmen som tidluckedata skall hämtas ifrån, vilken signal sänds till samtiga N ramminnen, och en signal som pekar ut vilken sid-offset som används, vilken signal sänds till enheten såsom har diskuterats och 7b. exempelvis tidluckenummer i, för den för till- fället behandlade utgående tidluckan, matas från tid- 380 för selektering av lässida, ovan med hänvisning till fig. 5, 7a, Det tidluckenummer, som lästs ut från tidluckemappningstabllen, luckemappningstabellen 370 till vart och ett av de N ram- minnena (endast ett visas fig. 8) med utnyttjande av direktuppslagning, vilket föranleder utläsning av den ize tabellraden från var och en av de tre sidorna hos vart och ett av de n ramminnena (vilket totalt innebär en utläsning från 3 x n datafält). Det tre utläsningarna från varje ramminne matas till nämnda första uppsättning multiplexorer 310, där var och en av multiplexorerna 310 är anordnad att motta tidluckedata från tre sidor av det tillhörande ramminnet. Enheten 380 för selektering av 10 15 20 25 30 35 513 518 25 lässida är därefter anordnad att styra nämnda första uppsättning multiplexorer, i takt med ramsynkroniserings- signalen, för att avgöra vilka tidluckedata, motsvarande respektive sidor, som vid varje givet tillfälle skall \ matas vidare av multiplexorerna 310, varvid hänsyn tas till förekomsten av varje slags sid-offset- eller bypass- instruktioner, såsom de mottas från tidluckemappnings- tabellen. Var och en av multiplexorerna 310 kommer således att tillhandahålla tidluckedata fràn ett av vilket totalt innebär N utläsningar av tidluckedata som sänds till den andra fälten hos respektive ramminne, multiplexorn 320, I den andra multiplexorn avgörs vilken av dessa N utläsningar, dvs från vilken bitström, som skall sändas till den utgående bitströmmen, i enlighet med vad som pekas ut av den bitströmsselekterande signalen från tidluckemappningstabellen 370. Tidlucke- mappningstabellen 370 och enheten 380 för selektering av lässida utnyttjar således nämnda första och andra multiplexorer 310, 320 för att hämta tidluckedata från ett specifikt valt fält av ett specifikt valt minne av nämnda ramminnen.The frame synchronizing signal is fed to synchronize the time slot counter 350 and the reading side selection unit 380. The output also derives a clock signal which appears in accordance with the time slot frequency and which is fed to the time slot counter 350. sequentially the 370 table rows of the time slot mapping table, the time slot counter addresses and steps through the time slot mapping table once each frame. Thus, for a specific output time slot of the output bitstream, the time slot counter will point to a corresponding table row of the time slot mapping table 370. The time slot mapping table will then provide three signals based on data from this table row, as described above; a signal indicating the incoming bitstream from which time slot data for the current outgoing time slot is to be retrieved, which signal is sent to the second multiplexer 320, a signal indicating which time slot in the recurring sequence of time slots within a frame of the incoming bitstream as time slot data shall be retrieved from which signal is sent to all N frame memories, and a signal indicating which side offset is used, which signal is sent to the unit as has been discussed and 7b. for example, the time slot number i, for the currently processed outgoing time slot, is fed from time 380 for selecting read side, above with reference to Figs. 5, 7a. The time slot number read from the time slot mapping table, the slot mapping table 370 to each of the N frame memories (only one is shown in Fig. 8) using direct look-up, which causes the ize table row to be read from each of the three sides of each of the n frame memories (which in total means a read from 3 xn data field). The three readings from each frame memory are fed to the first set of multiplexers 310, each of the multiplexers 310 being arranged to receive time slot data from three sides of the associated frame memory. The reading page selection unit 380 is then arranged to control said first set of multiplexers, in step with the frame synchronizing signal, to determine which time slot data, corresponding to the respective pages, are to be fed at any given time. further by the multiplexers 310, taking into account the presence of any kind of page offset or bypass instructions, as received from the time slot mapping table. Each of the multiplexers 310 will thus provide time slot data from one of which in total means N readings of time slot data sent to the second fields of the respective frame memory, the multiplexer 320. In the second multiplexer it is determined which of these N readings, i.e. from which bitstream, to be transmitted to the output bitstream, as indicated by the bitstream selecting signal from the time slot mapping table 370. Thus, the time slot mapping table 370 and the read side selection unit 380 utilize said first and second multiplexers 310, 320 to retrieve time slot data from a specifically selected field of a specifically selected memory of said frame memories.

Såsom visas i fig. 8 matas även ett idle-mönster och en kaskaderingssignal till den andra multiplexorn. Tid- luckemappningstabellen 370 kan följdaktligen, för varje specifik tidlucka av den utgående bitströmmen, instruera den andra multiplexorn 320 att sända ett idle-mönster från idle-generatorn 390, exempelvis för den andra, icke- allokerade tidluckan enligt tidluckemappningstabellen i Notera emellertid att det faktum att en tidlucka inte är allokerad inte nödvändigtvis innebär att ett fig. 5. idle-mönster skall sändas istället, eftersom tidluckan mycket väl kan vara allokerad att användas av andra noder som är anslutna till den utgående bitströmmen (speciellt om växeln inte är bitströmmens startpunkt). För att möjliggöra sammankoppling av flera växlar av detta slag till en större växel, kan kaskaderingsingången användas.As shown in Fig. 8, an idle pattern and a cascading signal are also supplied to the second multiplexer. Accordingly, for each specific time slot of the outgoing bitstream, the time slot mapping table 370 may instruct the second multiplexer 320 to send an idle pattern from the idle generator 390, for example for the second, unallocated time slot according to the time slot mapping table in Note, however, that the fact that a time slot is not allocated does not necessarily mean that a Fig. 5. idle pattern should be transmitted instead, since the time slot may well be allocated for use by other nodes connected to the outgoing bitstream (especially if the switch is not the starting point of the bitstream) . To enable interconnection of several gears of this kind to a larger gear, the cascading input can be used.

En utgående bitström från en annan växel ansluts då till 10 15 20 25 30 35 515 518 26 den andra multiplexorns kaskaderingsingång, vilket gör det möjligt att växla data från denna andra växel till den utgående bitströmmen från växeln SW, dock fortrafande i enlighet med vad som anges av tidluckemappningstabellen 370. Kaskaderingsmöjligheten innebär att man kan skapa större switchar utgående från små växlar, exempelvis kan fyra 4x4-växlar användas för att bygga en full 8x8-växel En konfigurationssignal från en nodstyrenhet som styr uppdatering av tidluckemappningstabellen matas till denna, såsom illustreras av den pil som betecknas Konfig i fig. 8 och såsom kommer att beskrivas ytterligare 9, l0a och 10b.An output bitstream from another gear is then connected to the cascading input of the second multiplexer, which makes it possible to switch data from this second gear to the outgoing bitstream from the gear SW, however expediently in accordance with what is indicated by the time slot mapping table 370. The cascading option means that you can create larger switches based on small gears, for example four 4x4 gears can be used to build a full 8x8 gear. A configuration signal from a node controller that controls updating the time slot mapping table is fed to it, as illustrated by the arrow designated Config in Fig. 8 and as will be described further 9, 10a and 10b.

Den beskrivna uppsättningen komponenter 310-390 nedan med hänvisning till fig. återfinns vid var och en av växelns M utportar, vilket ger ett total antal om NXM första mutliplexorer (310) och ett totalt antal om M andra multiplexorer (320).The set of components 310-390 described below with reference to Figs. Is found at each of the gear M outputs, giving a total of NXM first multiplexers (310) and a total of M second multiplexers (320).

Såsom har beskrivits ovan är en första nivåns multi- plexor anordnad vid utgången från vart och ett av ram- minnena för att välja data från de tre ramsidorna därav.As described above, a first level multiplexer is arranged at the output of each of the frame memories to select data from the three frame sides thereof.

Resultatet matas därefter till en andra nivåns mutliple- Detta tillvägagångssätt uppfyller två syften: a) det visar att xor som väljer en specifik bitström (inport). data överförs på ledningar som är privata för var och en av utportarna, vilket gör att man undviker att utnyttja ett delat, distinkta paramterar som styr selekteringen. gemensamt medium; och b) det illustrerar de I beaktande av de hårdvarukostnader som hör samman med utnyttjande av flera breda bussar, kan emellertid även utnyttjande av andra byggblock än multiplexorer övervägas. Enligt en alternativ utföringsform används en tri-state-buss eller en pre-charged-buss istället för multiplexorerna i syfte att uppnå samma ändamål som multiplexorerna men med ett mycket bättre utnyttjande av för yta. Om man använder direktåtkomstminnesmoduler (RAM) att implementera ramminnena, finns ofta tri-state- utmatning redan inkluderat däri. Det bör noteras att en sådan utföringsform inte kräver några ytterligare medel 10 15 20 25 30 35 513 518 27 för inbörders uteslutning. Vid varje tidpunkt är den källa som har rätt att driva bussen unikt specificerad. I en sådan utföringsform alstaras en signal för aktivering av en drivenhet från ett avkodarblock som har inporteny (såsom den läses ut från tidluckemappningstabellen) och ramsidopekaren (0..2) som insignal.The result is then fed to a second-level mutliple- This approach fulfills two purposes: a) it shows that xor that selects a specific bitstream (inport). data is transmitted on lines that are private to each of the outputs, which avoids the use of a shared, distinct parameter that controls the selection. common medium; and b) it illustrates the In view of the hardware costs associated with the use of several wide buses, however, the use of building blocks other than multiplexers may also be considered. According to an alternative embodiment, a tri-state bus or a pre-charged bus is used instead of the multiplexers in order to achieve the same purpose as the multiplexers but with a much better utilization of space. If you use direct access memory modules (RAM) to implement the frame memories, tri-state output is often already included in it. It should be noted that such an embodiment does not require any additional means for mutual exclusion. At any given time, the source that has the right to operate the bus is uniquely specified. In such an embodiment, a signal for activating a drive unit is generated from a decoder block having an input menu (as read out from the time slot mapping table) and the frame side pointer (0..2) as an input signal.

Pà liknande sätt kan den demultiplexor som matar ramar av den inkomande bitströmmen till respektive ram- sidor av ramminnet också ersättas med en bus som matar data till samtliga tre sidor, varvid en skrivaktiverings- signal selekterar vilken ramsida som skrivs till.Similarly, the demultiplexer which feeds frames of the incoming bitstream to the respective frame sides of the frame memory can also be replaced with a bus which feeds data to all three pages, a write enable signal selecting which frame side is written to.

Ett förfarande för uppdatering av tidluckemappnings- tabeller hos en växel i enlighet med uppfinningen kommer lOa och lOb.A method for updating time slot mapping tables of a gear in accordance with the invention will be 10a and 10b.

När de kanaler eller tidluckor som skall växlas mellan nu att beskrivas med hänvisning till fig. 9, olika bitströmmar ändras som följd av omallokering av resurser, uppdateras växelns tidluckemappningstabeller antingen med utnyttjande av en central enhet inne i växeln eller via ett externt gränssnitt kopplat till en såsom en central enhet (NC - "Node I fallet då en extern dator utnyttjas, är dator som styr växelns arbete, eller dator som ofta benämns nodstyrenhet Controller"). det externa gränssnittet åtskilt från växelns portar, och den bandbredd som utnyttjas för att uppdatera tidlucke- mappningstabellerna är generellt avsevärt lägre än band- bredden pá växlens portar.When the channels or time slots to be switched between now to be described with reference to Fig. 9, different bitstreams change as a result of reallocation of resources, the time slot mapping tables of the switch are updated either using a central unit inside the switch or via an external interface connected to a such as a central unit (NC - "Node In the case where an external computer is used, is a computer that controls the work of the switch, or a computer that is often called a node controller"). the external interface separated from the gates of the exchange, and the bandwidth used to update the time slot mapping tables is generally considerably lower than the bandwidth of the gates of the exchange.

Ett problem som föreligger vid uppdatering av tid- luckemappningstabeller vid flera utgångar med olika ram- faser är att bibehålla ramkonsistenthet, vilket exempel- vis krävs vid hantering av multicast-kanaler. Ett fördel- aktigt sätt att lösa detta problem, som självfallet inte är begränsat till uppdatering av multicast-kanaler på lOa och l0b, där fig. 9 visar tre uppdateringstabeller som adresseras av nodstyr- multipla utportar, visas i fig 9, enheten, fig. lOa visar ett flödesschema över nodstyr- enhetens uppdateringsförfarande, vilket benämns global uppdatering, och fig 10b visar ett flödesschema över 10 15 20 25 30 35 513 518 28 uppdateringsförfarandet hos var och en av tidluckemapp- ningstabellerna, vilket benämns lokal uppdatering.A problem that exists when updating time slot mapping tables at several outputs with different frame phases is to maintain frame consistency, which is required, for example, when handling multicast channels. An advantageous way of solving this problem, which of course is not limited to updating multicast channels on 10a and 10b, where Fig. 9 shows three update tables addressed by node control multiple outputs, is shown in Fig. 9, the unit, fig. 10a shows a flow chart of the node controller update procedure, which is called global update, and Fig. 10b shows a flow chart of the update procedure of each of the time slot mapping tables, which is called local update.

När ett uppdateringsförfarande inleds, i steg S10 i fig. lOa, kommer nodstyrenheten att adressera uppdate- ringstabeller 410, 420 och 430 som visas i fig. 9, vilka exempelvis kan vara anordnade i styrenheten eller i växeln i kommunikation med styrenheten. I steg S20 upp- (en tabell 430 för innefattande en uppsätt- daterar nodstyrenheten tabeller 430 varje tidluckemappningstabell) ning fält som pekar ut vilka utgående tidluckor, i följ- den av utgående tidluckor, som skall uppdateras i respek- tive tidluckemappningstabell och vilka motsvarande data som skall ersätta gammal data vid respektive fält av Efter att på detta sätt ha angivit alla aktuella uppdateringar för alla aktuella nämnda tidluckemappningstabell. tidluckemappningstabeller, vilket konstatera i ett steg S30, ningstabellerna att uppdatera sitt innehåll genom nod- kommer nodstyrenheten att instruera tidluckemapp- styrenheten sätter en uppsättning flaggor, en för varje i en tabell 410 9 representerar indikationer till tidluckemappningstabell, till ett (1) (tabellen 410 i fig. fyra tidluckemappningstabeller). Den förser även en ramselekteringstabell 420 med information som anger vid vilken ram, i modulo-3-ordning, som tidluckemappnings- tabellerna skall uppdatera sitt innehåll.When an update procedure is initiated, in step S10 of Fig. 10a, the node controller will address update tables 410, 420 and 430 shown in Fig. 9, which may, for example, be arranged in the control unit or in the exchange in communication with the control unit. In step S20 up (a table 430 for including a set node data controller tables 430 each time slot mapping table) field indicating which outgoing time slots, in sequence of outgoing time slots, are to be updated in the respective time slot mapping table and which corresponding data which shall replace old data at each field of After having in this way specified all current updates for all current mentioned time slot mapping table. time slot mapping tables, which state in a step S30, the ning tables to update their contents through node- the node controller will instruct the time slot folder controller sets a set of flags, one for each in a table 410 9 representing indications to time slot mapping table, to one (1) (table 410 in Fig. four time slot mapping tables). It also provides a frame selection table 420 with information indicating at which frame, in modulo-3 order, the time slot mapping tables should update their contents.

Pâ motsvarande sätt kommer varje tidluckemappnings- tabell at vid starten av varje ram, vilket indikeras av mottagandet av en ramsynkroniseringssignal i steg B10, undersöka huruvida tidluckemappningstabellens flagga i tabell 410 är satt, i steg B20, vida tidluckemappningstabellen skall uppdateras. Om sà för att fastställa huru- inte är fallet, dvs om den flagga som hör till tidlucke- (0), mappningstabellen att gå vidare till att genomföra selek- mappningstabellen är satt till noll kommer tidlucke- tiv utläsning av tidluckedata fràn ramminnena i steg B30, B40 och B50 på det generella sätt som beskrivits ovan. Om emellertid flaggan indikerar att uppdatering begärs, dvs 10 15 20 25 30 35 513 518 29 om den flagga som hör till tidluckemappningstabellen är satt till ett (l), undersöka ramselekteringstabellen 420 i steg B60 för att kommer tidluckemappningstabellen att avgöra huruvida tidluckemappningstabellen skall upp- dateras vid starten av den aktella ramen eller vid starten av en senare ram. Om uppdateringen inte skall äga rum förrän vid en senare ram, fortsätter tidluckemapp- ningstabellen till att genomföra selektiv utläsning av tidluckedata fràn ramminnena på det generella sätt som beskrivits ovan. Om emellertid ramselekteringstabellen 420 indikerar att uppdatering skall ske under den aktuella ramen, kommer tidluckemappningstabellen att börja processa tidluckor på vanligt sätt, men för varje tidlucketabellrad kommer den att se efter, i steg B70, i sin uppdateringstabell 430 huruvida tabellraden för den aktuella tidluckan skall updateras, och, om så är fallet, uppdatera tabellraden med den information som tillhanda- hålls i uppdateringstabellen 430 före det att den selek- tiva utläsningen genomförs. När hela ramen har stegats igenom på detta lätt, kommer tidluckemappningstabellen att återställa sin uppdateringsflagga i tabell 410, och pà så vis informera nodstyrenheten om att uppdateringen är avklarad.Correspondingly, at the start of each frame, as indicated by the reception of a frame synchronization signal in step B10, each time slot mapping table will examine whether the time slot mapping table flag in table 410 is set, in step B20, when the time slot mapping table is updated. If so to determine how- is not the case, ie if the flag belonging to the time slot (0), the mapping table to proceed to implement the selection mapping table is set to zero, time-selective reading of time slot data from the frame memories in step B30 , B40 and B50 in the general manner described above. However, if the flag indicates that an update is requested, i.e., if the flag belonging to the time slot mapping table is set to one (1), examine the frame selection table 420 in step B60 to determine whether the time slot mapping table should be set. dated at the start of the current frame or at the start of a later frame. If the update is not to take place until a later frame, the time slot mapping table continues to perform selective reading of time slot data from the frame memories in the general manner described above. However, if the frame selection table 420 indicates that updating is to take place under the current frame, the time slot mapping table will begin processing time slots in the usual way, but for each time slot table row it will check, in step B70, in its update table 430 whether to update the current time slot table row. , and, if so, update the table row with the information provided in the update table 430 before performing the selective readout. Once the entire frame has been easily stepped through, the time slot mapping table will reset its update flag in Table 410, thus informing the node controller that the update is complete.

På motsvarande sätt kommer nodstyrenheten att konti- i steg S50, huruvida samtliga tidluckemappningstabeller har åter- nuerligt undersöka tabellen 410, för se efter ställt sina flaggor. När så har skett, dvs när samtliga flaggor i tabellen 410 har àterställts till noll (0), avslutas uppdateringsförfarandet i steg S60.Correspondingly, in step S50, the node controller will check whether all time slot mapping tables have re-examined table 410, to check its flags. When this has happened, that is, when all the flags in Table 410 have been reset to zero (0), the update procedure is terminated in step S60.

Detta uppdateringsförfarande är utformat i syfte att reducera antalet återsynkroniserade signaler, dvs signa- ler från andra klockdomäner synkroniserade med varandra.This update method is designed to reduce the number of resynchronized signals, ie signals from other clock domains synchronized with each other.

Den selekterade synkroniseringen kan baseras på en sätt/áterställ-vippa för varje utport. Varje återställ- ning styrs då av detñlokala uppdateringsförfarandet.The selected synchronization can be based on a set / reset flip-flop for each output port. Each reset is then controlled by the local update procedure.

Istället för att uppdatera enskilda tidluckor kan nodstyrenheten enligt en alternativ utföringsform till- 10 513 518 30 handahàlla data för en hel ny ram, varvid nodstyrenheten helt enkelt intruerar tidluckemappningstabellerna att byta hela ramen av mappningsdata. Emellertid kan blotta antalet tidluckor i en ram medföra att denna utföringsf form blir långt mer tidskrävande jämfört med alternativet att endats uppdatera en delmängd av tidluckor. Även om uppfinningen har beskrivits ovan med hänvis- ning till exemplifierande utföringsformer därav, kan olika förändringar, modifieringar och kombinationer därav, såsom inses av fackmän inom teknikområdet, reali- seras inom ramen för uppfinningen skyddsomfáng, vilket definieras av de bifogade patentkraven.Instead of updating individual time slots, according to an alternative embodiment, the node controller can provide data for an entire new frame, the node controller simply intruding the time slot mapping tables to replace the entire frame of mapping data. However, the mere number of time slots in a frame can mean that this embodiment becomes far more time consuming compared to the alternative of only updating a subset of time slots. Although the invention has been described above with reference to exemplary embodiments thereof, various changes, modifications and combinations thereof, as will be appreciated by those skilled in the art, may be realized within the scope of the invention, as defined by the appended claims.

Claims

10 15 20 25 30 35 513 518 31 PATENT REQUIREMENTS

A method of transmitting data between a first set of bitstreams and a second set of bitstreams of a circuit-switched time division multiplexed network, each of said bitstreams being divided into recurring frames and each of said recurring frames being divided into time slots, the method the steps include: receiving said first set of bitstreams; temporarily storing three sequential frames, of each bitstream of said first set of bitstreams, in respective memory areas; selectively reading, for each frame of each bitstream, data from the currently stored frames of said first set of said second set of bitstreams, bitstreams; and outputting said data read from said frames in allocated time slots of said second set of bitstreams.

The method of claim 1, wherein said storing step comprises the step of storing said frames in a plurality of data fields of a frame memory, which data fields are arranged to store data from respective time slots in the sequence of time slots in recurring frames for each bitstream. of said first set of bitstreams.

The method of claim 1 or 2, wherein said reading step comprises the steps of: providing for each of the time slots in frames of said second set of bitstreams allocated to receive data from said first set of bitstreams a respective identification of an associated data field of said data field providing data to be transmitted for frame memory, out in the respective time slot; and selectively reading, the time slots in each frame of each bitstream of said second data from said data field based on said identifications. set of bitstreams,

A method according to any preceding claim, comprising the steps of: receiving an additional bitstream; for a time slot in a frame of at least one bitstream of said second set of bitstreams, which time slot is allocated to receive data from said additional bitstream, providing an identification related to said additional bitstream for retrieving data therefrom; and selectively reading, for said time slot of said at least one bitstream of said second set of bitstreams, data from said additional bitstream based on said identification.

A method according to claim 3 or 4, comprising providing a set of identification updates and associated frame selection information regarding the frame during which the introduction of said identification updates is to take place, and updating said identifications with said set of identification updates under the frame specified by said associated frame selection information. 4 or 5, said step of providing an identification comprising

The method of any claim 3, comprising providing for each time slot in a frame of each bitstream of said second set of bitstreams an identification indicating whether the respective time slot of said second set of bitstreams is to receive data from any of said first set of bitstreams. which respective bitstreams and, if so, data fields from which said data is to be retrieved.

A method according to any preceding claim, comprising the step of detecting for each bitstream of said first set of bitstreams a frame synchronizing signal and, based thereon, synchronizing said temporary storage of frames from each bitstream of said first set of bitstreams.

A method according to any preceding claim, comprising the step of determining a frame synchronization signal for each bitstream of said second set of bitstreams and, based thereon, synchronizing said readout of data and the transmission thereof in said second set of bitstreams.

The method of claim 1, comprising the step of indicating, for each of said first set of bitstreams, at any given time, which of said memory areas is currently used for writing frames for storage.

A method according to claim 1 or 9, comprising the step of indicating, at any given time, which of said frame memory areas are currently used for selective reading of data for said second set of bitstreams. "__"

11. ll. A method according to any preceding claim, wherein channels on said bitstreams are defined by respective sets of time slots in each frame of each bitstream, which time slots are allocated dynamically based on dynamically varying_capacity requirements from the network nodes.

An apparatus for transmitting data between a first set of bitstreams and a second set of bitstreams in a one-feed, time-multiplexed network, each of said bitstreams being divided into recurring frames and each of said recurring frames being divided into time slots, comprising: (21-24 ; 210) first set of bitstreams; receiving means for receiving said frame memory means (31-34; 300) comprising three memory (3la-3lc; 300a-300c) first set of bitstreams, which three memory areas areas for each bitstream of said are arranged temporarily storing three sequential frames of each bitstream of said first set of bitstreams; reading means (45-48, 55-58; 310, 320, 370) for selective reading, for each frame of each bitstream of said second set of bitstreams, of data from selected frames of the currently stored frames of said first set of bitstreams ; and (5-8; 330) read from said frame memory means, in allocated time slots means for transmitting said data, as with said second set of bitstreams.

The apparatus of claim 12, wherein said frame memory means comprises a plurality of data fields arranged to store data from respective time slots in succession of time slots in recurring frames of each bit stream of said first set of bit streams.

The apparatus of claim 12 or 13, wherein said reading means comprises: means (55-58; 370; Fig. 5) for each of the time slots in a frame of each of said second set of bitstreams allocated receiving data from said first set of bitstreams providing a respective identification on an associated data field of said frame storage means, which data field provides data for the respective allocate (45, 48; 310, 320, 380) for the time slots in each frame of each time slot ; and means for selectively reading, one of said second set of bitstreams, data from said data field based on said identifications.

An apparatus according to any one of claims 12 to 14, comprising: (320) additional bitstream; means (55-58; for receiving a 370; Fig. 5) for receiving means 10 for a time slot in a frame of at least one bitstream of said second set of bitstreams, which time slot is allocated to receive data from said additional bitstream, providing an identification related to said additional bitstream for retrieving data (320) said time slot of said at least one bitstream thereof; and means for selectively reading, for said second set of bitstreams, data from said additional bitstream based on said identification.

An apparatus according to claim 14 or 15, comprising (430) fictitious updates and for storing associated memory means for storing a set of identification frame selection information (420) relating to the frame under which insertion of said identification updates is to take place, and means (410) for updating said identifications with said set of identification updates underwden frame specified by said associated frame selection information.

An apparatus according to any one of claims 14-16, wherein said means for providing an identification is arranged to provide for each time slot in a frame of each bitstream of said second set of bitstreams an identification indicating whether the respective time slot of said second set of bitstreams shall receive data from any of said first set of bitstreams and, if so, from which data field, at said frame memory means, said data is to be retrieved.

An apparatus according to any one of claims 12 to 17, comprising frame synchronizing means (210) for detecting a frame synchronizing signal for each of said first set of bitstreams and for, based thereon, synchronizing the temporary storage of frames. From each of said first sets of bitstreams, in said frame memory means.

An apparatus according to any one of claims 12 to 18, comprising frame synchronizing means (330) for determining a frame synchronizing signal for each of said second set of bitstreams and for synchronizing, based thereon, the selective reading of data from said frame memory means and the transmission hence in said second set of bitstreams.

The apparatus of claim 12, wherein said frame memory means comprises pointer means (100; 250) indicating, at any given time, which memory areas of said frame memory means are currently used for writing frames of said first set of bitstreams in said frame memory means.

The apparatus of claim 12 or 20, wherein said means for reading comprises pointer means (100; 380) indicating, at any given time, which memory areas, of said frame memory means, are currently used for the selective reading of data for said second set bit streams.

Device according to any one of claims 12-21, wherein channels on said bitstreams are defined by respective sets of time slots in each frame of respective bitstream, which time slots are allocated dynamically based on dynamically varying capacity requirements from the nodes of the network.