SE457923B

SE457923B - DEVICE TO ACHIEVE A CONTROLLABLE LINE CUT IMPEDANCE

Info

Publication number: SE457923B
Application number: SE8702486A
Authority: SE
Inventors: A G Eriksson; N O Johannesson
Original assignee: Ellemtel Utvecklings Ab
Priority date: 1987-06-15
Filing date: 1987-06-15
Publication date: 1989-02-06
Also published as: ES2008537A6; WO1988010539A1; PT87686A; GR880100377A; AU1957688A; SE8702486D0; EP0321540A1; SE8702486L

Description

15 20 25 _ 457 923 :i I 2 och digital-analoga gränssnittet i abonnentanpassningskretsen. Medelst anord- ningen enligt föreliggande uppfinning kan man uppnå en flexibel inställning av en komplex linjeavslutningsimpedans i enlighet med de krav som telefonför- valtningarna ställer pa överföringen abonnent-telefonväxel. Ändamålet med föreliggande uppfinning är således att åstadkomma en komplex linjeavslu tningsimpedans för en telefonlinjekrets, vars impedansegenskaper kan styras i enlighet med de krav som ställs på överföringen abonnent-linjekrets utan att nagon ändring i hårdvaran behöver tillgripas. 15 20 25 _ 457 923: i I 2 and the digital-analog interface in the subscriber adaptation circuit. By means of the device according to the present invention, a flexible setting of a complex line termination impedance can be achieved in accordance with the requirements that the telephone administrations place on the subscriber-telephone exchange transmission. The object of the present invention is thus to provide a complex line termination impedance for a telephone line circuit, the impedance properties of which can be controlled in accordance with the requirements imposed on the transmission subscriber line circuit without the need for any change in the hardware.

Anordníngen enligt uppfinningen är kännetecknad sa som framgår av efter- följande patentkrav.The device according to the invention is characterized as appears from the following claims.

FIGURBESKRIVNING Uppﬁnningen skall närmare beskrivas med hänvisning till bifogade ritningar, där figur 1 visar ett enkelt kopplingsschema över en impedans; ﬁgur 2a-2d visar olika diagram över spänning och ström i schemat enligt figur l; figur 3 visar ett blockschema över en anordning enligt uppfinningen jämte närliggande kretsar; figur 4 visar ett blockschema över ett impedansfilter jämte angränsande block ingaende i blockschemat enligt figur 3; i figur Sa-Sf visar strörndiagram för impedansfiltret enligt figur 4. uTf-'öRINGsr-'ORMER För att närmare förklara idén och fördelarna med uppfinningen hänvisas till figurerna 1 och 2a-2d. Figur l visar schemat över en impedans Zi. Dä en spänningspuls U av sinusformat utseende enligt figur 2a uppträder över impe- dansen Zi fas en strömpuls i genom impedansen Zi. Om Zi är reell (resistiv) har strömpulsen i samma utseende som spänningspulsen Ul se figur 2b. Om Zi är komplex kommer strömpulsen att ändras.DESCRIPTION OF THE FIGURES The invention will be described in more detail with reference to the accompanying drawings, in which Figure 1 shows a simple wiring diagram of an impedance; Figures 2a-2d show different diagrams of voltage and current in the diagram according to Figure 1; Figure 3 shows a block diagram of a device according to the invention together with adjacent circuits; Figure 4 shows a block diagram of an impedance filter together with adjacent blocks included in the block diagram of Figure 3; Figures 5a-5f show flow diagrams for the impedance filter according to Figure 4. FIGURES For further explanation of the idea and advantages of the invention, reference is made to Figures 1 and 2a-2d. Figure 1 shows the diagram of an impedance Zi. When a voltage pulse U of sinusoidal appearance according to Fig. 2a appears over the impedance Zi, a current pulse i passes through the impedance Zi. If Zi is real (resistive), the current pulse has the same appearance as the voltage pulse Ul see figure 2b. If Zi is complex, the current pulse will change.

Figur Zc, 2d visar strömpulsen i da impedansen Zi utgörs av ett resistans- kapacitansnät. Man fär en positiv och en negativ puls av olika utseende enligt 10 15 20 25 30 457 923 II. r 3 figur 2c och 2d beroende på hur kapacitansen i Zi ansluts och på värdena av respektive resistans och kapacitans. Strömmen i kan sägas bestå av en del (den positiva) som ej har någon fördröjning och en del (den negativa) som får en viss fördröjning relativt den påtryckta spänningspulsen U. Anordningen enligt upp- fimingen avser att efterlikna detta då Zi utgör ingångsimpedansen till en linjekrets sedd fran tvåtrådssidan.Figure Zc, 2d shows the current pulse in which the impedance Zi consists of a resistance-capacitance network. You get a positive and a negative pulse of different appearance according to 10 15 20 25 30 457 923 II. r 3 Figures 2c and 2d depending on how the capacitance in Zi is connected and on the values of the respective resistance and capacitance. The current i can be said to consist of a part (the positive) which has no delay and a part (the negative) which has a certain delay relative to the applied voltage pulse U. The device according to the invention intends to imitate this when Zi constitutes the input impedance of a line circuit seen from the two-wire side.

Figur 3 visar ett blockschema över den föreslagna anordningen jämte angrän- sande kretsblock i linjekretsen. En tvåtråds-fyrtrådsornvandlare SLIC har en tvåtrådsingång över vilken spänningen U uppträder. Spänningen U ger upphov till en ström i. En utgående fyrtrådsförbindelse (jord är ej utritat) jämte en inkommande fyrtrådsförbindelse ansluter blocket SLIC till en abonnentanpass- ningskrets SLAC. Mellan de båda fyrtrådsförbindelserna har anslutits ett analogt block A med överföringsfunktionen Ha. Utgången hos blocket A är via en adderingskrets Al ansluten till ett motstånd Rr i den andra fyrtrådsför- bindelsen. Blocket A kan utgöras av en styrbar spänningsdelare eller en styrbar förstärkare för att kunna variera amplituden hos den spänning som avges till adderkretsen Al. Ett motstånd Rt är anslutet mellan de båda fyrtrådsgrenarna.Figure 3 shows a block diagram of the proposed device together with adjacent circuit blocks in the line circuit. A two-wire four-wire converter SLIC has a two-wire input over which the voltage U occurs. The voltage U gives rise to a current i. An outgoing four-wire connection (earth is not drawn) together with an incoming four-wire connection connects the block SLIC to a subscriber matching circuit SLAC. An analogous block A with the transmission function Ha has been connected between the two four-wire connections. The output of block A is connected via a adding circuit A1 to a resistor Rr in the second four-wire connection. The block A can be constituted by a controllable voltage divider or a controllable amplifier in order to be able to vary the amplitude of the voltage delivered to the adder circuit A1. A resistor Rt is connected between the two four-wire branches.

Härigenom fås större frihet att kunna välja Zz, eftersom motståndet R r redan från början är låst till ett visst värde för att föreskrivna signalnivåer i kretsen SLAC och över ingången till kretsen SLIC skall bibehållas. ' ' Det block som är streckmarkerat i figur 3 och som betecknats med SLAC är i och för sig förut känt och ärbeskrivet i detalj i ovannämnda EP-B-5h02lt. I figur 3 är för enkelhets skull endast visat analog-digitalomvandlaren AD, decima- tionsfiltret D i ena fyrtrådsvägen och interpolationsfiltret l, digital-analog- omvandlaren DA i den andra fyrtrådsvägen. Även impedansfiltret Z jämte adderkretsen A2 ingår i den kända SLAC-kretsen men utgör samtidigt del av föreliggande anordning tillsammans med blocket A på det sätt som beskrives nedan. I Sl.AC kretsen ingår ett koefficientminne M, exempelvis ett RAM som lagrar koefficienterna till impedansfiltret Z, men som utökats för att även kunna lagra värden för styming av blocket A såsom beskrivas nedan.This gives greater freedom to be able to select Zz, since the resistor R r is already locked to a certain value from the beginning in order for the prescribed signal levels in the circuit SLAC and above the input of the circuit SLIC to be maintained. The block marked in Figure 3 and denoted by SLAC is known per se and is described in detail in the above-mentioned EP-B-5h02lt. Figure 3 shows, for simplicity, only the analog-to-digital converter AD, the decimation filter D in one four-wire path and the interpolation filter 1, the digital-to-analog converter DA in the other four-wire path. The impedance filter Z together with the adder circuit A2 are also included in the known SLAC circuit but at the same time form part of the present device together with the block A in the manner described below. The Sl.AC circuit includes a coefficient memory M, for example a RAM which stores the coefficients of the impedance filter Z, but which is extended to also be able to store values for controlling the block A as described below.

Det antas nu att SLIC kretsen har en spänníngsförstärkning :kx från tvåtråds- sidan till fyrtrådssidan och en strömförstärkning =kr från fyrtrâds - till två- tradssidan. Det antas att impedansfiltret Z har en överföringsfunktion Hz. 10 'IS 20 25 30 457 923 _, i ll Antas vidare att överföringsfunktionerna hos enheterna AD, D, I och DA är H AD, HD, HI respektive HDA fås ingångsadmittansen Yi som v1= _1- = _1- = EX-lí-kl + Éiïï (Han-:k-Haﬂiäi-Hk = U Rt R? H AD x HDxHIxHD endast beror av frekvensen och där l och U utgör de komplexa värdena av i respektive u.It is now assumed that the SLIC circuit has a voltage gain: kx from the two-wire side to the four-wire side and a current gain = SEK from the four-wire side - to the two-wire side. It is assumed that the impedance filter Z has a transfer function Hz. It is further assumed that the transfer functions of the units AD, D, I and DA are H AD, HD, HI and HDA, respectively, the input admittance Yi is obtained as v1 = _1- = _1- = EX-lí- kl + Éiïï (Han-: k-Ha ﬂ iäi-Hk = U Rt R? H AD x HDxHIxHD depends only on the frequency and where l and U constitute the complex values of i and u respectively.

Ingångsadmittansen Yi till SLIC-SLAC kretsen består således av två delar. En första del som inte ger någon fördröjning och som är proportionell mot Ha och l/Rt och en andra del som är beroende av Z. Den del som inte ger någon fördröjning består av en icke styrbar del proportionell mot 1/R t och en styrbar del proportionell mot Ha, jfr figur Sa respektive Sb.The input admittance Yi to the SLIC-SLAC circuit thus consists of two parts. A first part which gives no delay and which is proportional to Ha and l / Rt and a second part which depends on Z. The part which gives no delay consists of a non-controllable part proportional to 1 / R t and a controllable part proportional to Ha, cf. Figure Sa and Sb, respectively.

Genom att variera (styra) blocket A fås en styrning av den del som motsvarar figur Sb och genom att styra Z fås en styrning av de fördröjda delarna enligt figur S-Sf. Eftersom impedansfiltret Z redan ﬁnns i blocket SLAC erfordras endast tillägg av blocket A och eventuellt resistansen R t, vilka utgör analoga komponenter och är relativt lätta att implementera.By varying (controlling) the block A, a control of the part corresponding to figure Sb is obtained and by controlling Z, a control of the delayed parts is obtained according to Figures S-Sf. Since the impedance filter Z is already present in the SLAC block, only additions of the block A and possibly the resistance R t are required, which constitute analogous components and are relatively easy to implement.

Figur 4 visar närmare utseendet av styrbara impedansfiltret Z i det fall att detta utgörs av ett fyra tappars filter. Filtret Z är uppbyggt på i och för sig känt sätt med tre fördröjningsenheter DLl-DL3, fyra styrbara multiplikatorer MÛ-M3 samt en adderkrets A3. lnsignalen till filtret Z är ansluten till ingången hos multiplikatorn M0 och till fördröjningsenheten DLl.Figure 4 shows in more detail the appearance of the controllable impedance filter Z in the case that it consists of a four-pin filter. The filter Z is constructed in a manner known per se with three delay units DL1-DL3, four controllable multipliers MÛ-M3 and a spider circuit A3. The input signal to the filter Z is connected to the input of the multiplier M0 and to the delay unit DL1.

DLl-DL3 har vardera en fördröjning = 'Ü multiplikatorernas Ml-M3 ingångar. från multiplikatorerna MD I Fördröjningsenheterna och har sina utgångar anslutna till Adderkretsen A3 summerar utsignalerna -M3 och avger en utsignal till ena ingången av adderketsen A2, vilken utsignal därefter leds vidare mot de efterföljande enheterna I och DA och mot SLIC-kretsen.DL1-DL3 each have a delay = 'Ü the inputs of the multipliers M1-M3. from the multipliers MD I The delay units and have their outputs connected to the adder circuit A3 sums the output signals -M3 and outputs an output signal to one input of the adder circuit A2, which output signal is then passed on to the subsequent units I and DA and to the SLIC circuit.

Figur Sa-Sf visar de strömpulser som erhålles då en sinusformad spänningspuls påtryckes linjekretsingången, jfr figur 2. Från utgången av blocket A, som i detta fall har överfóringsfunktionen Ha: ka, enligt figur 5b fås en strömpuls som ej är fördröjd och vars amplitud är proportionell mot ka/Rr. Från respektive multiplikatorutgång i filtret Z fås enligt figur Sc-Sf fördröjda strömpulser med amplituder, som är beroende av koefficienterna 20-23 hos multiplikatorerna MÛ-MB och som är inbördes fördröjda ett tidsintervall = f. 10 15 457 923 5 Det framgår av figur 5c-5f att da koefficienterna 20-23 varieras mellan positiva och negativa värden, olika positiva och negativa kurvformer kan erhållas hos de fördröjda strömpulserna och därmed kan olika örzskade kurv- former erhållas hos den utsignal sorn fås från adderkretsen A3. Efter super- ponering av den icke-fördröjda strömpulsen enligt figur 'Ja i adderkretsen Al fas således en ström som består av en icke-fördröjd del och fördröjda delar och vars utseende kan ändras inom önskade gränser. Den föreslagna anordningen som åstadkommer detta består av tva äter-kopplade kretsar mellan de bada fyr- tradiga grenarna, nämligen en analog återkoppling (A) och en digital återkopp- ling (Z). Styrning av den analoga och digitala aterkopplingen kan ske i SLAC kretsens koefficientminne M. I förhållande tili den kända SLAC kretsen enligt ovannämnda EP-B-S4024 behöver minnesutrymmet i koefficientminnet M utökas endast med ett utrymme för styrning av den analoga àterkopplingen A eftersom den digitala återkopplingen redan finns tillgänglig. l utföringsformen ovan utgör blocket A en spänningsomvandlare. Blocket A kan emellertid även utgöras av en späming-strömomvandlare i form av en styrbar resistans. Adderaren A1 summerar i detta fall strömmarna från SLAC-kretsen och fran blocket A.Figures Sa-Sf show the current pulses obtained when a sinusoidal voltage pulse is applied to the line circuit input, cf. Figure 2. From the output of block A, which in this case has the transfer function Ha: ka, according to Figure 5b a current pulse is obtained which is not delayed and whose amplitude is proportional to ka / Rr. From the respective multiplier output in the filter Z, delayed current pulses with amplitudes are obtained according to Figures Sc-Sf, which depend on the coefficients 20-23 of the multipliers MÛ-MB and which are mutually delayed a time interval = f. 457 923 -5f that when the coefficients 20-23 are varied between positive and negative values, different positive and negative waveforms can be obtained with the delayed current pulses and thus different slightly curved waveforms can be obtained with the output signal obtained from the adder circuit A3. Thus, after superimposing the non-delayed current pulse according to Fig. 'Yes in the adder circuit A1, a current which consists of a non-delayed part and delayed parts and whose appearance can be changed within desired limits. The proposed device which accomplishes this consists of two reconnected circuits between the two four-wire branches, namely an analog feedback (A) and a digital feedback (Z). Control of the analog and digital feedback can take place in the coefficient memory M of the SLAC circuit. In relation to the known SLAC circuit according to the above-mentioned EP-B-S4024, the memory space in the coefficient memory M only needs to be expanded with a space for controlling the analog feedback A because the digital feedback already available. In the above embodiment, block A constitutes a voltage converter. However, block A can also consist of a voltage-current converter in the form of a controllable resistor. In this case, the adder A1 sums the currents from the SLAC circuit and from the block A.

Claims

'-a 457 923 __. u G PATENTKRAV

An apparatus for providing a controllable complex line termination impedance for a subscriber line circuit, which consists of a two-wire four-wire converter (SLIC) and a subscriber matching circuit (SLAC), which includes a controllable digital impedance filter (Z) and a control unit (M). for controlling the impedance filter (Z) so that a current quantity delayed relative to an incoming voltage quantity (u) is obtained from the subscriber line circuit, an analog circuit block (A) being connected between the two four-wire outputs of the converter (SLIC) on the four-wire side of the converter, characterized in that the analog circuit block (A) is controllable from said control unit (M) to provide a variable non-delayed current quantity (Figure Sb) from the subscriber line circuit (SLIC) in relation to said incoming voltage quantity (u) and by an adder circuit ( Al) for superimposing said delayed and non-delayed current quantities.

Device according to claim 1, characterized in that a resistor (Rt) is connected between the two four-wire connections at the output of the two-wire four-wire converter (SLIC).

3. A device according to claim 1 or 2, characterized in that said block (A) for producing a non-delayed current quantity consists of a voltage converter.

Device according to claim 1 or 2, characterized in that said block (A) is provided with a voltage current converter in order to provide a non-delayed current quantity. - 'tears of one

Device according to claims 1-4, characterized in that said controllable filter (Z) consists of a digital filter (DL1-DLB, MÛ-M3, A3) included in the subscriber adaptation circuit (SLAC) with a number of pins and associated controllable coefficient multipliers (MO-MB) to control the value and the delay (, 2) of said delayed current quantity.