SE453239B - DEVICE FOR COMPENSATION OF FREQUENCY VARIATIONS IN FM SYSTEM - Google Patents
DEVICE FOR COMPENSATION OF FREQUENCY VARIATIONS IN FM SYSTEMInfo
- Publication number
- SE453239B SE453239B SE8103213A SE8103213A SE453239B SE 453239 B SE453239 B SE 453239B SE 8103213 A SE8103213 A SE 8103213A SE 8103213 A SE8103213 A SE 8103213A SE 453239 B SE453239 B SE 453239B
- Authority
- SE
- Sweden
- Prior art keywords
- input
- control loop
- output
- loop
- filter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/148—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using filters, including PLL-type filters
Description
453 239 2 frekvens. Vid en utgång D på slingan avges en likspänning för en bestämd ingångsfrekvens. Med denna likspänning kommer vid likhet mellan ingângsfrekvensen och oscillatormittfrekvensen som referens- “ signal utgången att vara omvänt proportionell mot slingförstärkning- . Med en bestämd frekvensdifferens mellan PLL 5, ingångssignalen och oscillatormittfrekvensen kan utgången göras en KPLL, alltså D ~1/K särskilt smal vid växande slingförstärkning. Ändamålet med uppfinningen är att ange en anordning, med vilken frekvensvariationer i FM-system kan kompenseras på ett enkelt sätt. 453 239 2 frequency. At an output D on the loop, a direct voltage is emitted for a certain input frequency. With this DC voltage, at the similarity between the input frequency and the oscillator center frequency as the reference signal output, the output will be inversely proportional to the loop gain. With a determined frequency difference between PLL 5, the input signal and the oscillator center frequency, the output can be made a KPLL, ie D ~ 1 / K especially narrow with increasing loop gain. The object of the invention is to provide a device with which frequency variations in FM systems can be compensated in a simple manner.
Detta problem löses enligt uppfinningen genom de åtgärder som är redovisade i den kännetecknande delen av bifogade huvudpatentkrav.This problem is solved according to the invention by the measures described in the characterizing part of the appended main patent claims.
Enligt uppfinningen är en reglerslinga använd, vilken dels be- står av en snabb detektorgren med låg förstärkning, innefattande en fasdetektor,ett slingfilter och en spänningsreglerad oscillator, var- vid detektorgrenens utgångssignal via ett filter är tillförd till en första ingång på en komparator, på vilken en andra ingång är an- sluten till en referensspänningskälla, och vilken dels består av en långsam kompensationsgren med hög förstärkning, innefattande en dif- ferentialförstärkare, till vilken vid en ingång utgångssignalen från detektorgrenen och vid en andra ingång referensspänningen är tillförda, samt ett av differentialförstärkaren matat lågpassfilter, vilket i sin tur matar en ingång på en avsöknings- och hâllkrets, till vilken vid en andra ingång en hållsignal är tillförd och vars utgång är ansluten till en i detektorgrenen liggande summeringsför- stärkare.According to the invention, a control loop is used, which partly consists of a fast detector branch with low gain, comprising a phase detector, a loop filter and a voltage-regulated oscillator, the output signal of the detector branch being applied via a filter to a first input of a comparator, on which a second input is connected to a reference voltage source, and which partly consists of a slow compensation branch with high gain, comprising a differential amplifier, to which at one input the output signal from the detector branch and at a second input the reference voltage are applied, and one of the differential amplifier supplies a low-pass filter, which in turn supplies an input to a scanning and holding circuit, to which a hold signal is applied at a second input and the output of which is connected to a summing amplifier located in the detector branch.
Fördelaktiga vidareutvecklingar och utformningar av ansöknings- föremålet är angivna i bifogade underkrav. _ I det följande skall uppfinningen närmare förklaras i anslut- ning till figurerna på bifogade ritningar. På dessa återger, såsom tidigare nämnts, fig. 1 känd teknik, under det att fig. 2 - 4 visar tre àildautföringsformer av uppfinningen i blockschemaform.Advantageous further developments and designs of the application object are specified in the attached subclaims. In the following, the invention will be explained in more detail in connection with the figures in the accompanying drawings. On these, as previously mentioned, Fig. 1 represents known technology, while Figs. 2 - 4 show three main embodiments of the invention in block diagram form.
I fig. 2 visas en första utföringsform av uppfinningen. Regler- slingan är här uppdelad i två grenar, nämligen en snabb gren med låg förstärkning för likriktning av FM-signalen och en långsam gren med hög förstärkning för kompensering av frekvensfel och för en långsam avdrift av frekvensen i någon av delarna i systemet. Detek- torgrenen innehåller en fasdetektor 1, ett som lågpassfilter utfor- mat slingfilter 2 och en spänningsreglerad oscillator (VCO) 3, vars utgångssignal tillsammans med slingans ingångssignal (FSK-signal) är tillförda till anordningens fasdetektor 1. Utgången på fasdetek- 10 15 20 25 30 35 40 453 239 torn 1 är via lågpassfiltret 2 kopplad till en ingång på en med två ingångar försedd summeringsförstärkare, vars utgång är ansluten till oscillatorn 3. Den med ingången på förstärkaren 7 förbundna utgången på lâgpassfiltret 2 bildar även utgång D på fasregleringsslingan PLL, vilken utgång dels via ett lågpassfilter 4 är ansluten till en ingång på en komparator 5 och dels till en första ingång på en differential- förstärkare 8. En andra ingång på komparatorn 5 och en andra ingång från en REF referensspänningskälla 6. Från utgången på komparatorn 5 kan de binä- på differentialförstärkaren 8 matar en referenssignal V ra signalerna (DATA) uttagas. Kompensationsgrenen bildas av differen- tialförstärkaren 8 och ett därav matat lågpassfilter 9 och en av- söknings- och hâllkrets 10, på vilken en ingång är förbunden med utgången på lågpassfiltret 9. En andra ingång på avsöknings- och hâllkretsen 10 matas med en hållsígnal. Utgången på avsöknings- och hållkretsen är förbunden med en andra ingång på summeringsförstärka- ren 7 i detektorgrenen. Avsöknings- och hållkretsen tjänar till att bilda en referens för den spänningsreglerade oscillatorn, om regler- slingan kompenserat frekvensfel eller om reglerslingan bortfaller ur låsningsläget.Fig. 2 shows a first embodiment of the invention. The control loop is here divided into two branches, namely a fast branch with low gain for rectification of the FM signal and a slow branch with high gain for compensation of frequency errors and for a slow drift of the frequency in one of the parts of the system. The detector branch contains a phase detector 1, a loop filter 2 designed as a low-pass filter and a voltage-regulated oscillator (VCO) 3, the output signal of which together with the loop input signal (FSK signal) is applied to the device's phase detector 1. The output of the phase detector Tower 30 is connected via the low-pass filter 2 to an input of a two-input summing amplifier, the output of which is connected to the oscillator 3. The output of the low-pass filter 2 connected to the input of the amplifier 7 also forms output D of the phase control loop PLL , which output is partly connected via a low-pass filter 4 to an input of a comparator 5 and partly to a first input of a differential amplifier 8. A second input of the comparator 5 and a second input of a REF reference voltage source 6. From the output of the comparator 5, the binaries on the differential amplifier 8 supply a reference signal V the signals (DATA) are output. The compensation branch is formed by the differential amplifier 8 and a low-pass filter 9 fed therefrom and a scanning and holding circuit 10, on which one input is connected to the output of the low-pass filter 9. A second input of the scanning and holding circuit 10 is supplied with a holding signal. The output of the scan and hold circuit is connected to a second input of the summing amplifier 7 in the detector branch. The scan and hold circuit serves to form a reference for the voltage-regulated oscillator, if the control loop compensates for the frequency error or if the control loop falls out of the locking position.
Avsöknings- och hållkretsen kan även ersättas av en A/D-D/A (Analog/Digital-Digital/Analog)-omvandlare med ett digitalminne, vari- genom avdrift i förhållande till tid kan elimineras. Noggrannheten hos kompenseringen bestäms av förstärkaren och inställningstiden bestäms av lågpassfiltret i kompensationsgrenen. Stabilitetskrite- rierna måste tagas i betraktande vid utformningen av reglerslingan.The scan and hold circuit can also be replaced by an A / D-D / A (Analog / Digital-Digital / Analog) converter with a digital memory, whereby drift in relation to time can be eliminated. The accuracy of the compensation is determined by the amplifier and the setting time is determined by the low-pass filter in the compensation branch. The stability criteria must be taken into account when designing the control loop.
Detta utgör inget problem, om man kan antaga att man har ett lång- samt arbetande kompensationsnät. Lågpassfiltret 9, vilket'är ett integrationsfilter, måste ha en större integreringstid än integre- ringstiden för den stabila mittfrekvensen i íngångssignalen.This is not a problem, if you can assume that you have a long and working compensation network. The low-pass filter 9, which is an integration filter, must have a larger integration time than the integration time of the stable center frequency of the input signal.
Det finns tvâ möjligheter för användning av denna anordning.There are two possibilities for using this device.
Dels kan man använda en kontinuerligt utjämnad kod, vilken har en oavbruten dataström, vilken uppvisar en stabil mittfrekvens. I detta fall är inte avsöknings- och hâllkretsen verksam. Dels kan, såsom andra möjlighet, justering av en bestämd frekvens i ingångssignalen företas. Denna signal kan vara en startton vid början av ett avsök- ningsfält. Integrationstidkonstanten för lågpassfiltret i kompensa- tionsslingan kan därvid göras mycket mindre, eftersom frekvensen är stabil. Denna möjlighet kan användas såväl vid kontinuerliga som vid icke kontinuerliga system, dvs. såväl vid oavbruten dataström med stabil mittfrekvens som vid en begränsad längd av det utsända med- 13,., 453 239 4 delandet, om alltså koden icke är utjämnad.On the one hand, one can use a continuously smoothed code, which has an uninterrupted data stream, which has a stable center frequency. In this case, the scan and hold circuit is not active. On the one hand, as a second possibility, an adjustment of a certain frequency in the input signal can be made. This signal can be a start tone at the beginning of a scan field. The integration time constant for the low-pass filter in the compensation loop can then be made much smaller, since the frequency is stable. This possibility can be used for both continuous and non-continuous systems, ie. both with uninterrupted data stream with a stable center frequency and with a limited length of the transmitted message, if the code is not smoothed.
Om reglerslingan inte längre är faslâst, är en låsning till in- gångssignalen nödvändig. Detta sammanhänger med slingförstärkningen och slingfiltren. I en reglerslinga av första ordningen, dvs. utan slingfilter, är låsningsbandbredden lika med slingförstärkningen. vid en reglerslinga av högre ordning är slingfiltren av stor bety- delse. Låsningsbandbredden kan vara extremt smal och reglerslingan låses inte utom när ingångsfrekvensen ligger i ett smalt band omkring oscillatormittfrekvensen. Vid faslåst tillstånd i reglerslingan är låsområdet lika med slingförstärkningen.If the control loop is no longer phase locked, a lock to the input signal is necessary. This is related to the loop gain and the loop filters. In a rule loop of the first order, ie. without loop filter, the locking bandwidth is equal to the loop gain. in the case of a control loop of a higher order, the loop filters are of great importance. The locking bandwidth can be extremely narrow and the control loop is not locked except when the input frequency is in a narrow band around the oscillator center frequency. In the case of a phase-locked condition in the control loop, the locking area is equal to the loop reinforcement.
För att detta lâsningsproblem skall kunna undgås kan man kort- sluta slingfiltren vid icke faslåst tillstånd hos slingan. Låsnings- området kan då göras extremt brett. Så snart slingan är faslåst av- lägsnas kortslutningarna långsamt, varefter anordningen kommer att arbeta på det sätt som i det föregående är beskrivet för utförings- formen enligt fig. 2. En utföringsform med kortslutningar för sling- filtren visas i fig. 3, där parallellt med lågpassfiltret 1 i detek- torgrenen och parallellt med lågpassfiltret 9 i kompensationsgrenen var sin kortslutningstransistor T1, T2 av fälteffekttyp långsamt kan bringas till verkan för att hålla reglerslingan inom hållområdet.In order to avoid this locking problem, the loop filters can be short-circuited in the non-phase-locked state of the loop. The locking area can then be made extremely wide. As soon as the loop is phase-locked, the short circuits are slowly removed, after which the device will operate in the manner described above for the embodiment according to Fig. 2. An embodiment with short circuits for the loop filters is shown in Fig. 3, where in parallel with the low-pass filter 1 in the detector branch and in parallel with the low-pass filter 9 in the compensation branch, each short-circuit transistor T1, T2 of the field power type can be slowly actuated to keep the control loop within the holding range.
Den övriga kretsen motsvarar den enligt fig. 2.The other circuit corresponds to that of Fig. 2.
En ytterligare utföringsform på anordningen enligt uppfinningen visas i fig. 4. Denna utföringsform utgör en variant, vid vilken en extern faslåst slinga av första ordningen med ett stort infångnings- område är använd. Den särskilt använda reglerslingan PLL1, vars ingång är parallellkopplad. med ingången på en reglerslinga PLL2 av tidigare beskrivet slag, består av en fasdetektor 12 och en spän- ningsreglerad oscillator 13. Via ett lågpassfilter 14 är utgången D1 på slingan PLL1 ansluten till en stationär kontaktpart på en omkopp- lare S3, vars andra stationära kontaktpart är ansluten till utgången på en avsöknings- och hållkrets 10 och vars rörliga kontakt är för- bunden med den andra ingången på summeringsförstärkaren 7 i detek- torgrenen i slingan PLL2. Utgångssignalen från slingan PLL1 filtre- ras i lågpassfiltret 14 och tillförs till den andra slingan PLL2 för faslåsning. Efter låsning bortkopplas den extra slingan PLL1 och förbinds den långsamma kompensationsgrenen med hög förstärkning med den andra slingan PLL2, vilken därvid arbetar på det tidigare beskrivna sättet. Uppbyggnaden av ammdningenmotsvarar i övrigt den enligt fig. 2.A further embodiment of the device according to the invention is shown in Fig. 4. This embodiment constitutes a variant in which an external phase-locked loop of the first order with a large capture area is used. The specially used control loop PLL1, the input of which is connected in parallel. with the input of a control loop PLL2 of the type previously described, consists of a phase detector 12 and a voltage regulated oscillator 13. Via a low-pass filter 14 the output D1 of the loop PLL1 is connected to a stationary contact part of a switch S3, the other stationary contact part is connected to the output of a scanning and holding circuit 10 and whose movable contact is connected to the second input of the summing amplifier 7 in the detector branch in the loop PLL2. The output signal from loop PLL1 is filtered in the low pass filter 14 and applied to the second loop PLL2 for phase locking. After locking, the additional loop PLL1 is disconnected and the slow compensation branch with high reinforcement is connected to the second loop PLL2, which thereby operates in the manner previously described. The construction of the breastfeeding otherwise corresponds to that according to Fig. 2.
Claims (3)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3022287A DE3022287C2 (en) | 1980-06-13 | 1980-06-13 | Circuit for the compensation of frequency fluctuations in FM systems |
Publications (2)
Publication Number | Publication Date |
---|---|
SE8103213L SE8103213L (en) | 1981-12-14 |
SE453239B true SE453239B (en) | 1988-01-18 |
Family
ID=6104590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8103213A SE453239B (en) | 1980-06-13 | 1981-05-21 | DEVICE FOR COMPENSATION OF FREQUENCY VARIATIONS IN FM SYSTEM |
Country Status (5)
Country | Link |
---|---|
DE (1) | DE3022287C2 (en) |
DK (1) | DK151995C (en) |
FI (1) | FI72626C (en) |
NO (1) | NO154029C (en) |
SE (1) | SE453239B (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1175490A (en) * | 1982-03-12 | 1984-10-02 | Ralph T. Carsten | Frequency shift keying demodulators |
DE3324311A1 (en) * | 1983-07-06 | 1985-01-17 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | DECODER FOR A FREQUENCY-KEYED SIGNAL, IN PARTICULAR A FSK SCREEN TEXT SIGNAL |
AU3290084A (en) * | 1983-09-16 | 1985-03-21 | Audicom Corp. | Encoding of transmitted program material |
US10862720B2 (en) * | 2018-10-08 | 2020-12-08 | Nxp B.V. | Phase locked loop frequency shift keying demodulator using an auxiliary charge pump and a differential slicer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3860874A (en) * | 1973-12-04 | 1975-01-14 | Us Interior | Receiver for dfsk signals |
-
1980
- 1980-06-13 DE DE3022287A patent/DE3022287C2/en not_active Expired
-
1981
- 1981-05-21 SE SE8103213A patent/SE453239B/en not_active IP Right Cessation
- 1981-06-10 NO NO811963A patent/NO154029C/en unknown
- 1981-06-12 DK DK257981A patent/DK151995C/en not_active IP Right Cessation
- 1981-06-12 FI FI811848A patent/FI72626C/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DK151995C (en) | 1988-08-08 |
DE3022287C2 (en) | 1982-06-24 |
NO154029C (en) | 1986-07-02 |
SE8103213L (en) | 1981-12-14 |
DK257981A (en) | 1981-12-14 |
FI72626C (en) | 1987-06-08 |
NO154029B (en) | 1986-03-24 |
FI811848L (en) | 1981-12-14 |
FI72626B (en) | 1987-02-27 |
NO811963L (en) | 1981-12-14 |
DE3022287A1 (en) | 1981-12-17 |
DK151995B (en) | 1988-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4929918A (en) | Setting and dynamically adjusting VCO free-running frequency at system level | |
EP0085615B1 (en) | Phase-locked loop circuit | |
US3882412A (en) | Drift compensated phase lock loop | |
US7706496B2 (en) | Digital phase detector for a phase locked loop | |
US6192094B1 (en) | Digital phase-frequency detector | |
WO1980000901A1 (en) | A method of and an arrangement for regulating the phase position of a controlled signal in relation to a reference signal in a telecommunication system | |
US5258724A (en) | Frequency synthesizer | |
SE505090C2 (en) | Method and apparatus for generating a signal | |
US4048581A (en) | Oscillator frequency control loop | |
US5402425A (en) | Phase locking circuit for jitter reduction in a digital multiplex system | |
SE453239B (en) | DEVICE FOR COMPENSATION OF FREQUENCY VARIATIONS IN FM SYSTEM | |
US3383619A (en) | High speed digital control system for voltage controlled oscillator | |
US5241285A (en) | Phase locked loop reference slaving circuit | |
JPH03192821A (en) | Phase lock loop | |
JPH06233575A (en) | Agc with nonlinear gain for pll circuit | |
US3248664A (en) | System for synchronizing a local clock generator with binary data signals | |
US4682124A (en) | Circuit including a DC-FM phase locked loop | |
US3510683A (en) | Control apparatus having integrating means for synchronizing and adjusting the phase of input and counter signals | |
US6577695B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
US4270093A (en) | Apparatus for forcing a phase-lock oscillator to a predetermined frequency when unlocked | |
EP1196997B1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
JPH05347558A (en) | High-speed lock-up synthesizer | |
GB2267401A (en) | Frequency synthesizer | |
AU674444B2 (en) | Phase detector | |
JPH0964732A (en) | Synchronization clock generating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |
Ref document number: 8103213-8 Effective date: 19900518 Format of ref document f/p: F |