SE426109B - Mikrokalkylatorprocessor - Google Patents

Description

w 15 20 25 30 35 HO 82003 04-7 2 vis drift och för mikroinstruktionstruktur med villkorliga hopp.

Mikroinstruktionsfältet för teckenvis drift liksom även det för villkorliga hopp använda mikroinstruktionsfältet är dock begrän- sade till åtta bitar, och operationer med ord om 16 bitar exekve- ras över två eller flera kalkylatorcykler. Utvidgningen av mikroinstruktionsfältet för tecken skulle leda till en betydande ökning i mikroprogramenhetens volym. Den hastighet med vilken instruktioner för symbolisk databehandling genomförs är därför ej hög. Dessutom kan den kända processorn ej behandla binärkodade decimala tal på mikroprogrammeringsnivån, vilket innebär en i begränsning av dess funktionella möjligheter.

Den ifrågavarande uppfinningen är inriktad på att lösa problemet med utveckling av en mikrokalkylator-processor vid vilken anordnandet av nya funktionsenheter skulle underlätta höjning av den hastighet med vilken instruktioner exekveras för symbolisk databehandling och förbättra de funktionella möjlig- heterna.

Ovannämnda problem löses enligt uppfinningen genom att en för databehandling utförd mikrokalkylator-processor innehåller ett anteckningsminne för lagring av digitala data medan mikro- kalkylator-processorn arbetar, en aritmetisk-logisk enhet för dígitaldataomvandling, en gränssnitt-enhet för digital datautväx- ling, vilka samtliga nämnda enheter är förbundna med varandra genom en intraprocessor-databuss, en mikroprogramenhet för att styra exekvering av operationer med digitaldataomvandling och -utväxling i mikrokalkylator-processorn, varvid en första ingång hos mikroprogramenheten är ansluten till intraprocessor- -databussen och dess utgång är kopplad till styringångar hos anteckningsminnet, den aritmetisk-logiska enheten och gränssnitt- enheten, ett för lagring av aritmetikoperationskoden anordnat processortillståndsregister vars ingång är ansluten till en utgång hos den aritmetisk-logiska enheten under det att dess utgång är kopplad till en andra ingång hos mikroprogramenheten, varvid en styringång hos processortillståndsregistret är kopplad till mikroprogramenhetens utgång, varvid enligt uppfinningen ett konstant-register är anordnat vars utgång är kopplad till en ingång hos den aritmetisk-logiska enheten, ett första och ett andra omkopplingselement vilkas utgångar är kopplade till ingång- en hos den aritmetisk-logiska enheten, ett register för lagring av en instruktion som är under exekvering, en logikpotential- _. ..._ ï.____,l.~._.._.. _. ............__,._,._.,.._-.......

Uï 10 15 20 25 30 35 H0 82003 04- 7 3 källa, varvid en första ingång hos det första omkopplingselemen- tet är kopplad till utgången hos processortillståndsregistret under det att en första ingång hos det andra omkopplingselementet är kopplad till en utgång hos registret vars ingång är kopplad till intraprocessor-databussen och andra ingångar hos omkopp- lingselementen är kopplade till en utgång hos logikpotential- källan, en avkodare vars ingång är kopplad till utgången hos mikroprogramenheten under det att dess utgång är kopplad till en styringång hos konstant-registret och styringångarna hos nämnda första och andra omkopplingselement.

Processorn enligt uppfinningen genomför exekveringen av uppstegnings- och nedstegningsinstruktioner med fasta steg om 1, 2, 3, U, ... n symboliska behandlingsinstruktioner liksom även konventionella hopp- och korrigeringsoperationer, när den arbetar med binärkodade decimala tal, under en enda kalkylatorcykel. Det åtta-bit-fält med mikroinstruktion som tillföres till avkodarin- gången möjliggör adressering av upp till 256 konstanter, d.v.s. antalet möjliga konstanter ökar under det att mikroprogramenhe- tens totala volym förblir oförändrad. Dessutom påskyndas exekve- ringen av instruktioner i vilka operandadresserna alstras av instruktionsfält-bitarna. Resultatet härav är en högre opera- tionsnastighet för mikrokalkylator-processorn och utökade funk- tionsmöjligheter för densamma.

Uppfinningen skall i det följande närmare beskrivas i an- slutning till på bifogade ritning med fig. 1 - 2 visade utfö- ringsexempel. Fig. 1 är ett blockschema över mikrokalkylator- -processorn enligt uppfinningen, och fig. 2 är ett funktions- diagram för ett omkopplingselement i enlighet med uppfinningen.

I fíg. 1 på ritningen visas en för databehandling utförd mikrokalkylator-processor som innehåller ett anteckníngsminne 1, en aritmetisk-logisk enhet 2 ooh en gränssnitt-enhet 3, vilka alla är förbundna med varandra genom en intraprocessor-databuss U. Proeessorn innehåller även en mikroprogramenhet 5 vars första ingång är ansluten till intraprocessor-databussen 4 under det att dess utgång 6 är kopplad till styringångarna hos anteckningsmin- net 1, den aritmetisk-logiska enheten 2 ooh gränssnittenheten 3.

Dessutom innehåller mikrokalkylator-processorn ett processortill- stàndsregister 7 för lagring av den aritmetiska operationskoden, exempelvis “resultat lika med noll", "resultatet med negativt förtecken", "onormalt stor ordlängd", "fyrtal-överföringssiffra" _. ,.....V..,.... .~_____.,..._,_.... 10 15 20 25 30 35 40 8200304-7 M och liknande. En ingång 8 hos processortillstándsregistret 7 är kopplad till en utgång hos den aritmetisk-logiska enheten 2, under det att dess utgång är kopplad till en andra ingång hos mikroprogramenheten 5. Utgången 6 hos mikroprogramenheten 5 är kopplad till en styringâng hos processortillståndsregistret 7.

Mikrokalkylator-processorn innehåller vidare ett konstantregister som är kopplat till en ingång 11 hos aritmetisk-logiska enheten 2. Processorn innehåller även ett första och ett andra omkopp- lingselement, 12 och 13, vilkas ingångar är anslutna till ingång- en 11 hos den aritmetisk-logiska enheten 2. En första ingång hos det första omkopplingselementet 12 är kopplad till utgången 9 hos processortillståndsregistret 7. En första ingång 1H hos det 1 andra omkopplingselementet 13 är ansluten till en utgång hos ett register 15 vars ingång är kopplad till intraprooessor-databussen 4. Andra ingångar hos det första och det andra omkopplingsele- mentet 12 och 13 är kopplade till en utgång 16 hos en logikpoten- tialkälla 17 (för flertalet logikelement tjänstgör nollpotential och strömförsörjningskällans potential såsom logiska noll- och ett-potentialer). Styringångar hos omkopplingselementen 12, 13 och ingången hos konstantregistret 10 är anslutna till en utgång 18 hos en avkodare 19 vars ingång är ansluten till utgången 6 hos mikroprogramenheten 5.

Det första omkopplingselementet 12 innehåller en OCH-krets 20 (fig. 2) och ett programmerbart omkopplingselement 21. En första ingång 22 hos OCH-kretsen 20 är kopplad till styringàngen hos omkopplingselementet 12 (fig. 1) under det att en andra ingång hos OCH-kretsen 20 (fig. 2) är kopplad till en utgång 23 hos det programmerbara omkopplingselementet 21. En utgång 2U hos OCH-kretsen 20 är kopplad till utgången hos omkopplingselementet 12 (fig. 1). En första ingång 25 (fig. 2) hos det programmerbara omkopplingselementet 21 är ansluten till den första ingången hos omkopplingselementet 12 (fig. 1). En andra ingång 26 (fig. 2) hos det programmerbara omkopplingselementet 12 är kopplad till den andra ingången hos omkopplingselementet 12 (fig. 1). Det programmerbara omkopplingselementet 21 har programmerats med hjälp av en mask under tillverkningens lopp. Till det program- merbara omkopplingselementet 21 tillföres antingen en signal från processortíllståndsregistret (fig. 1) eller potentialen för logisk nolla eller etta från utgången 16 hos logikpotentialkällan 17. Det andra omkopplingselementet 13 har ett liknande funk- 15 20 25 30 NO 82003 04-7 tionsschema.

Redogörelse skall i det följande lämnas för den här beskriv- na mikrokalkylator-processorns verkningssätt. En instruktion som skall exekveras tillföres från gränssnitt-enheten 3 till den första ingången hos mikroprogramenheten 5 och till ingången hos registret 15, i vilket den lagras. Var och en av de instruktio- ner som exekveras av mikrokalkylator-processorn tolkas av mikro- programenheten till en serie mikroinstruktioner vilka innehåller följande fält: fält för styrning av den aritmetisk-logiska enheten 2, fält för operandadress i anteckningsminnet 1, fält för styrning av gränssnitt-enheten 3, fält för styrning av processor- tillstândsregistret och fält för mikroinstruktionsbitar som tillföres till avkodarens 19 ingång.

Avkodaren 19 alstrar en signal som gör det möjligt att ur konstant-registret 10 välja en av konstanterna eller en signal som styr ett av omkopplingselementen 12, 13. Därvid sänds den valda konstanten till ingången 11 hos den aritmetisk-logiska enheten 2.

I det fall att access-signalen har tillförts till styrin- gången hos ett av omkopplingselementen 12, 13 sänds ett dataord till ingången 11 hos den aritmetisk-logiska enheten 2, varvid en del av nämnda ords bitar sammanfaller med data som är lagrade i processortillståndsregistret 7 eller med de data som är lagrade i registret 15. De övriga bitarna är lika med noll eller ett. Det aktuella bit-innehållet i dessa dataord förhandsinställes av det programmerbara omkopplingselementet 21 (fig. 2). För att exekve- ra en Villkorlig hoppinstruktion är det exempelvis erforderligt att åtta minst signifikanta bitar av dataordet upprepar åtta minst signifikanta bitar av det dataord som är lagrat i registret 15 (fig. 1) under det att åtta mest signifikanta bitar skall upprepa den åttonde biten i det sistnämnda ordet. För korrige- ring av genomförandet av operationer med binärkodade decimala tal bör den tredje och den första biten i varje fyrabit-grupp upprepa data i respektive víppa (som ej visas på ritningen) i processor- -tillståndsregístret 7 som registrerar fyrabit-överföringssiff- De återstående bitarna skall vara lika med noll.

Den valda konstanten eller operanden, varav en del bitar sammanfaller med innehållet i registret 15 eller i processortill- stàndsregistret 7, tillföres till ingången 11 hos den aritmetisk- En annan operand tillföres via intraproces- POP. -logiska enheten 2. 10 15 20 25 30 35 40 8200304-7 6 sor-databussen M från anteokningsminnet 1 eller från gränssnitt- -enheten 3. Den aritmetisk-logiska enheten 2 exekverar operatio- nen, vars resultat antingen skrivs in i anteckningsminnet 1 eller sänds till gränssnitt-enheten 3. Därmed avslutas exekveringen av instruktionen, och processorn börjar åstadkomma access för val och exekvering av nästa instruktion.

Betrakta nu verkningssättet för omkopplingselementen 12, 13. En signal på styringången hos det första omkopplingselemen- tet 12 sänds till den första ingången 22 (fig. 2) hos OCH-kretsen 20 och aktiverar dataöverföringen från utgången 23 hos det pro- grammerbara omkopplingselementet 21 till utgången hos det första omkopplingselementet 12. Det programmerbara omkopplingselementet 21 överför de aktuella data från sina ingångar 25, 26 till ut- gången 23, varvid dataöverföringens riktning har programmerats medelst en mask under tillverkningens gång. Till det programmer- bara omkopplingselementets 21 utgång 23 kan överföras antingen de data som är lagrade i processortillståndsregistret 7 (fig. 1) eller logisk nolla, eller logisk etta från utgången 16 hos logik- potentialkällan 17. Det andra omkopplingselementet 13 fungerar på analogt sätt.

Den här beskrivna mikrokalkylator-processorn möjliggör exekvering av uppstegnings- och nedstegningsinstruktioner med ett fast steg om 1, 2, 3, Ä, ... n symboliska behandlingsinstruktio- ner samt konventionella hopp- och korrigeringsoperationer, vid behandling av binärkodade decimala tal, under en enda kalkylator- -cykel. Det åtta-bits mikroinstruktionsfält som tíllföres till avkodarens 19 ingång möjliggör adressering av upp till 25U kon- stanter och två omkopplingselement 12, 13, d.v.s. totalt 256 stycken, d.v.s. antalet möjliga konstanter ökar medan mikropro- gramenhetens 5 totala volym förblir densamma. Detta medför en ökad driftshastighet för mikrokalkylator-processorn och utökade funktionsmöjligheter för denna, och dessutom snabbare exekvering av symboliska behandlingsinstruktioner.

Claims (1)

1. 8200304-7 7 PATEIíTKRAV För databehandling utförd mikrokalkylator-prooessor vilken innehåller ett anteckningsminne (1) för att lagra digitala data medan mikrokalkylator-processorn arbetar, en aritmetisk-logisk enhet (2) för dígitaldataomvandling, en gränssnitt-enhet (3) för digital datautväxling, vilka samtliga enheter är förbundna med varandra genom en intraprocessor-databuss (H), en mikroprogram- -enhet (5) för att styra exekveringen av operationer med digital- dataomvandling och -utväxling i mikrokalkylator-processorn, varvid en första ingång hos mikroprogramenheten är kopplad till intraprooessor-databussen (U) och dess utgång (6) är kopplad till styringângar hos anteckningsminnet (1), den arítmetisk-logiska enheten (2) och gränssnitt-enheten (3), ett processortillständs- register (T) som är anordnat att lagra den aritmetiska opera- tionskoden och vars ingång (8) är kopplad till en utgång hos den aritmetisk-logiska enheten (2) under det att dess utgång (9) är kopplad till en andra ingång hos mikroprogram-enheten (5), varvid en styringáng hos processortillståndsregistret (7) är kopplad till mikroprogramenhetens (5) utgång (6), vilken processor är k ä n n e t e 0 k n a d av att den dessutom innefattar ett konstantregister (10) vars utgång är kopplad till en ingång (11) hos den aritmetisk-logiska enheten (2), ett första omkopplings- element (12) och ett andra omkopplingselement (13) vilkas utgång- ar är kopplade till ingången (11) hos den aritmetisk-logiska enheten (2), ett lagringsregíster (15) för att lagra en under exekvering varande instruktion, en logikpotentialkälla (17), varvid en första ingång hos det första omkopplingselementet (12) är ansluten till utgången (9) hos processortillstândsregistret (7) under det att en första ingång (14) hos det andra omkopp- lingselementet (13) är kopplad till en utgång hos lagringsregist- ret (15) vars ingång är kopplad till intraprooessor-databussen (4) och andra ingångar hos omkopplingselementen (12, 13) är kopplade till en utgång (16) hos logikpotentialkällan (17), en avkodare (19) vars ingång är kopplad till utgången (6) hos mikro- programenheten (5) under det att dess utgång (18) är kopplad till en styríngâng hos konstantminnet (10) och styringàngar nos det första och det andra omkopplingselementet (12, 13).