SE426109B

SE426109B - Microcalculator processor

Info

Publication number: SE426109B
Application number: SE8200304A
Authority: SE
Inventors: Valery Leonidovich Dshkhunian; Jury Egorovich Chicherin; Pavel Romanovich Mashevich; Sergei Savvich Kovalenko; Vyacheslav Viktorovic Telenkov
Original assignee: Dshkhunian Valery; Chicherin Yurij E; Mashevich Pavel R; Kovalenko Sergei S; Telenkov Vyacheslav V
Priority date: 1982-01-20
Filing date: 1982-01-20
Publication date: 1982-12-06
Also published as: SE8200304L

Abstract

A microcalculator processor contains a scratchpad memory 1, an arithmetic-logic unit 2, an interface unit 3 and a microprogram unit 5, which are simultaneously connected to each other by an intraprocessor data bus 4, and a processor status register 7. The processor further contains a permanent memory 10, a first and a second switch element 12, 13, which are connected to the arithmetic-logic unit 2, a register 15, a logic potential source and a decoder 19. <IMAGE>

Description

w 15 20 25 30 35 HO 82003 04-7 2 vis drift och för mikroinstruktionstruktur med villkorliga hopp. w 15 20 25 30 35 HO 82003 04-7 2 certain operation and for microinstruction structure with conditional jumps.

Mikroinstruktionsfältet för teckenvis drift liksom även det för villkorliga hopp använda mikroinstruktionsfältet är dock begrän- sade till åtta bitar, och operationer med ord om 16 bitar exekve- ras över två eller flera kalkylatorcykler. Utvidgningen av mikroinstruktionsfältet för tecken skulle leda till en betydande ökning i mikroprogramenhetens volym. Den hastighet med vilken instruktioner för symbolisk databehandling genomförs är därför ej hög. Dessutom kan den kända processorn ej behandla binärkodade decimala tal på mikroprogrammeringsnivån, vilket innebär en i begränsning av dess funktionella möjligheter.However, the microinstruction field for character operation as well as the microinstruction field used for conditional jumps is limited to eight bits, and operations with words of 16 bits are executed over two or more calculator cycles. The extension of the micro-instruction field for characters would lead to a significant increase in the volume of the microprogram unit. The speed at which instructions for symbolic data processing are carried out is therefore not high. In addition, the known processor cannot process binary-coded decimal numbers at the microprogramming level, which means one in limiting its functional possibilities.

Den ifrågavarande uppfinningen är inriktad på att lösa problemet med utveckling av en mikrokalkylator-processor vid vilken anordnandet av nya funktionsenheter skulle underlätta höjning av den hastighet med vilken instruktioner exekveras för symbolisk databehandling och förbättra de funktionella möjlig- heterna.The present invention is directed to solving the problem of developing a microcalculator processor at which the provision of new functional units would facilitate an increase in the rate at which instructions are executed for symbolic data processing and improve the functional possibilities.

Ovannämnda problem löses enligt uppfinningen genom att en för databehandling utförd mikrokalkylator-processor innehåller ett anteckningsminne för lagring av digitala data medan mikro- kalkylator-processorn arbetar, en aritmetisk-logisk enhet för dígitaldataomvandling, en gränssnitt-enhet för digital datautväx- ling, vilka samtliga nämnda enheter är förbundna med varandra genom en intraprocessor-databuss, en mikroprogramenhet för att styra exekvering av operationer med digitaldataomvandling och -utväxling i mikrokalkylator-processorn, varvid en första ingång hos mikroprogramenheten är ansluten till intraprocessor- -databussen och dess utgång är kopplad till styringångar hos anteckningsminnet, den aritmetisk-logiska enheten och gränssnitt- enheten, ett för lagring av aritmetikoperationskoden anordnat processortillståndsregister vars ingång är ansluten till en utgång hos den aritmetisk-logiska enheten under det att dess utgång är kopplad till en andra ingång hos mikroprogramenheten, varvid en styringång hos processortillståndsregistret är kopplad till mikroprogramenhetens utgång, varvid enligt uppfinningen ett konstant-register är anordnat vars utgång är kopplad till en ingång hos den aritmetisk-logiska enheten, ett första och ett andra omkopplingselement vilkas utgångar är kopplade till ingång- en hos den aritmetisk-logiska enheten, ett register för lagring av en instruktion som är under exekvering, en logikpotential- _. ..._ ï.____,l.~._.._.. _. ............__,._,._.,.._-.......The above-mentioned problems are solved according to the invention in that a micro-calculator processor performed for data processing contains a note memory for storing digital data while the micro-calculator processor is operating, an arithmetic-logic unit for digital data conversion, an interface unit for digital data exchange, all of which said units are connected to each other by an intraprocessor data bus, a microprogram unit for controlling execution of operations with digital data conversion and exchange in the microcalculator processor, a first input of the microprogram unit being connected to the intraprocessor data bus and its output being connected to control inputs at the note memory, the arithmetic logic unit and the interface unit, a processor state register arranged for storing the arithmetic operation code whose input is connected to an output of the arithmetic logic unit while its output is connected to a second input of the microprogram unit, wherein a control input of the processor state register is connected to the output of the microprogram unit, wherein according to the invention a constant register is arranged whose output is connected to an input of the arithmetic-logic unit, a first and a second switching element whose outputs are connected to the input of the the arithmetic-logic unit, a register for storing an instruction that is being executed, a logic potential- _. ..._ ï .____, l. ~ ._.._ .. _. ............__, ._, ._., .._-.......

Uï 10 15 20 25 30 35 H0 82003 04- 7 3 källa, varvid en första ingång hos det första omkopplingselemen- tet är kopplad till utgången hos processortillståndsregistret under det att en första ingång hos det andra omkopplingselementet är kopplad till en utgång hos registret vars ingång är kopplad till intraprocessor-databussen och andra ingångar hos omkopp- lingselementen är kopplade till en utgång hos logikpotential- källan, en avkodare vars ingång är kopplad till utgången hos mikroprogramenheten under det att dess utgång är kopplad till en styringång hos konstant-registret och styringångarna hos nämnda första och andra omkopplingselement.Source, wherein a first input of the first switching element is connected to the output of the processor state register while a first input of the second switching element is connected to an output of the register whose input is connected to the intraprocessor data bus and other inputs of the switching elements are connected to an output of the logic potential source, a decoder whose input is connected to the output of the microprogram unit while its output is connected to a control input of the constant register and the control inputs of said first and second switching elements.

Processorn enligt uppfinningen genomför exekveringen av uppstegnings- och nedstegningsinstruktioner med fasta steg om 1, 2, 3, U, ... n symboliska behandlingsinstruktioner liksom även konventionella hopp- och korrigeringsoperationer, när den arbetar med binärkodade decimala tal, under en enda kalkylatorcykel. Det åtta-bit-fält med mikroinstruktion som tillföres till avkodarin- gången möjliggör adressering av upp till 256 konstanter, d.v.s. antalet möjliga konstanter ökar under det att mikroprogramenhe- tens totala volym förblir oförändrad. Dessutom påskyndas exekve- ringen av instruktioner i vilka operandadresserna alstras av instruktionsfält-bitarna. Resultatet härav är en högre opera- tionsnastighet för mikrokalkylator-processorn och utökade funk- tionsmöjligheter för densamma.The processor according to the invention performs the execution of ascending and descending instructions with fixed steps of 1, 2, 3, U, ... n symbolic processing instructions as well as conventional jump and correction operations, when operating with binary coded decimal numbers, during a single calculator cycle. The eight-bit field of microinstruction applied to the decoder input enables addressing of up to 256 constants, i.e. the number of possible constants increases while the total volume of the microprogram unit remains unchanged. In addition, the execution of instructions in which the operand addresses are generated by the instruction field bits is accelerated. The result of this is a higher operating speed for the microcalculator processor and increased functional possibilities for the same.

Uppfinningen skall i det följande närmare beskrivas i an- slutning till på bifogade ritning med fig. 1 - 2 visade utfö- ringsexempel. Fig. 1 är ett blockschema över mikrokalkylator- -processorn enligt uppfinningen, och fig. 2 är ett funktions- diagram för ett omkopplingselement i enlighet med uppfinningen.The invention will be described in more detail below in connection with exemplary embodiments shown in the accompanying drawing with Figures 1-2. Fig. 1 is a block diagram of the microcalculator processor according to the invention, and Fig. 2 is a functional diagram of a switching element in accordance with the invention.

I fíg. 1 på ritningen visas en för databehandling utförd mikrokalkylator-processor som innehåller ett anteckníngsminne 1, en aritmetisk-logisk enhet 2 ooh en gränssnitt-enhet 3, vilka alla är förbundna med varandra genom en intraprocessor-databuss U. Proeessorn innehåller även en mikroprogramenhet 5 vars första ingång är ansluten till intraprocessor-databussen 4 under det att dess utgång 6 är kopplad till styringångarna hos anteckningsmin- net 1, den aritmetisk-logiska enheten 2 ooh gränssnittenheten 3.I fig. 1 of the drawing shows a microcomputer processor made for data processing which contains a note memory 1, an arithmetic-logic unit 2 and an interface unit 3, all of which are connected to each other by an intraprocessor data bus U. The processor also contains a microprogram unit 5 whose first input is connected to the intraprocessor data bus 4 while its output 6 is connected to the control inputs of the note memory 1, the arithmetic-logic unit 2 and the interface unit 3.

Dessutom innehåller mikrokalkylator-processorn ett processortill- stàndsregister 7 för lagring av den aritmetiska operationskoden, exempelvis “resultat lika med noll", "resultatet med negativt förtecken", "onormalt stor ordlängd", "fyrtal-överföringssiffra" _. ,.....V..,.... .~_____.,..._,_.... 10 15 20 25 30 35 40 8200304-7 M och liknande. En ingång 8 hos processortillstándsregistret 7 är kopplad till en utgång hos den aritmetisk-logiska enheten 2, under det att dess utgång är kopplad till en andra ingång hos mikroprogramenheten 5. Utgången 6 hos mikroprogramenheten 5 är kopplad till en styringâng hos processortillståndsregistret 7.In addition, the microcalculator processor contains a processor condition register 7 for storing the arithmetic operation code, for example, "result equal to zero", "result with negative sign", "abnormally large word length", "quadratic transfer number" _., .... .V .., ..... ~ _____., ..._, _.... 10 15 20 25 30 35 40 8200304-7 M and the like An input 8 of the processor state register 7 is connected to an output of the arithmetic-logic unit 2, while its output is connected to a second input of the microprogram unit 5. The output 6 of the microprogram unit 5 is connected to a control input of the processor state register 7.

Mikrokalkylator-processorn innehåller vidare ett konstantregister som är kopplat till en ingång 11 hos aritmetisk-logiska enheten 2. Processorn innehåller även ett första och ett andra omkopp- lingselement, 12 och 13, vilkas ingångar är anslutna till ingång- en 11 hos den aritmetisk-logiska enheten 2. En första ingång hos det första omkopplingselementet 12 är kopplad till utgången 9 hos processortillståndsregistret 7. En första ingång 1H hos det 1 andra omkopplingselementet 13 är ansluten till en utgång hos ett register 15 vars ingång är kopplad till intraprooessor-databussen 4. Andra ingångar hos det första och det andra omkopplingsele- mentet 12 och 13 är kopplade till en utgång 16 hos en logikpoten- tialkälla 17 (för flertalet logikelement tjänstgör nollpotential och strömförsörjningskällans potential såsom logiska noll- och ett-potentialer). Styringångar hos omkopplingselementen 12, 13 och ingången hos konstantregistret 10 är anslutna till en utgång 18 hos en avkodare 19 vars ingång är ansluten till utgången 6 hos mikroprogramenheten 5.The microcalculator processor further contains a constant register which is connected to an input 11 of the arithmetic logic unit 2. The processor also contains a first and a second switching element, 12 and 13, the inputs of which are connected to the input 11 of the arithmetic logic unit. logic unit 2. A first input of the first switching element 12 is connected to the output 9 of the processor state register 7. A first input 1H of the second switching element 13 is connected to an output of a register 15 whose input is connected to the intraprocessor data bus 4. Second inputs of the first and second switching elements 12 and 13 are connected to an output 16 of a logic potential source 17 (for most logic elements, zero potential and the potential of the power supply source serve as logic zero and one potentials). Control inputs of the switching elements 12, 13 and the input of the constant register 10 are connected to an output 18 of a decoder 19 whose input is connected to the output 6 of the microprogram unit 5.

Det första omkopplingselementet 12 innehåller en OCH-krets 20 (fig. 2) och ett programmerbart omkopplingselement 21. En första ingång 22 hos OCH-kretsen 20 är kopplad till styringàngen hos omkopplingselementet 12 (fig. 1) under det att en andra ingång hos OCH-kretsen 20 (fig. 2) är kopplad till en utgång 23 hos det programmerbara omkopplingselementet 21. En utgång 2U hos OCH-kretsen 20 är kopplad till utgången hos omkopplingselementet 12 (fig. 1). En första ingång 25 (fig. 2) hos det programmerbara omkopplingselementet 21 är ansluten till den första ingången hos omkopplingselementet 12 (fig. 1). En andra ingång 26 (fig. 2) hos det programmerbara omkopplingselementet 12 är kopplad till den andra ingången hos omkopplingselementet 12 (fig. 1). Det programmerbara omkopplingselementet 21 har programmerats med hjälp av en mask under tillverkningens lopp. Till det program- merbara omkopplingselementet 21 tillföres antingen en signal från processortíllståndsregistret (fig. 1) eller potentialen för logisk nolla eller etta från utgången 16 hos logikpotentialkällan 17. Det andra omkopplingselementet 13 har ett liknande funk- 15 20 25 30 NO 82003 04-7 tionsschema.The first switching element 12 contains an AND circuit 20 (Fig. 2) and a programmable switching element 21. A first input 22 of the AND circuit 20 is connected to the control input of the switching element 12 (Fig. 1) while a second input of the AND The circuit 20 (Fig. 2) is connected to an output 23 of the programmable switching element 21. An output 2U of the AND circuit 20 is connected to the output of the switching element 12 (Fig. 1). A first input 25 (Fig. 2) of the programmable switching element 21 is connected to the first input of the switching element 12 (Fig. 1). A second input 26 (Fig. 2) of the programmable switching element 12 is connected to the second input of the switching element 12 (Fig. 1). The programmable switching element 21 has been programmed by means of a mask during the course of manufacture. To the programmable switching element 21 is supplied either a signal from the processor state register (Fig. 1) or the potential for logic zero or one from the output 16 of the logic potential source 17. The second switching element 13 has a similar function. tion schedule.

Redogörelse skall i det följande lämnas för den här beskriv- na mikrokalkylator-processorns verkningssätt. En instruktion som skall exekveras tillföres från gränssnitt-enheten 3 till den första ingången hos mikroprogramenheten 5 och till ingången hos registret 15, i vilket den lagras. Var och en av de instruktio- ner som exekveras av mikrokalkylator-processorn tolkas av mikro- programenheten till en serie mikroinstruktioner vilka innehåller följande fält: fält för styrning av den aritmetisk-logiska enheten 2, fält för operandadress i anteckningsminnet 1, fält för styrning av gränssnitt-enheten 3, fält för styrning av processor- tillstândsregistret och fält för mikroinstruktionsbitar som tillföres till avkodarens 19 ingång.The operation of the microcalculator processor described here will be described below. An instruction to be executed is supplied from the interface unit 3 to the first input of the microprogram unit 5 and to the input of the register 15, in which it is stored. Each of the instructions executed by the microcalculator processor is interpreted by the microprogram unit into a series of microinstructions which contain the following fields: fields for controlling the arithmetic-logic unit 2, fields for operand address in the note memory 1, fields for controlling the interface unit 3, field for controlling the processor state register and field for microinstruction bits supplied to the input of the decoder 19.

Avkodaren 19 alstrar en signal som gör det möjligt att ur konstant-registret 10 välja en av konstanterna eller en signal som styr ett av omkopplingselementen 12, 13. Därvid sänds den valda konstanten till ingången 11 hos den aritmetisk-logiska enheten 2.The decoder 19 generates a signal which makes it possible to select from the constant register 10 one of the constants or a signal which controls one of the switching elements 12, 13. The selected constant is then transmitted to the input 11 of the arithmetic-logic unit 2.

I det fall att access-signalen har tillförts till styrin- gången hos ett av omkopplingselementen 12, 13 sänds ett dataord till ingången 11 hos den aritmetisk-logiska enheten 2, varvid en del av nämnda ords bitar sammanfaller med data som är lagrade i processortillståndsregistret 7 eller med de data som är lagrade i registret 15. De övriga bitarna är lika med noll eller ett. Det aktuella bit-innehållet i dessa dataord förhandsinställes av det programmerbara omkopplingselementet 21 (fig. 2). För att exekve- ra en Villkorlig hoppinstruktion är det exempelvis erforderligt att åtta minst signifikanta bitar av dataordet upprepar åtta minst signifikanta bitar av det dataord som är lagrat i registret 15 (fig. 1) under det att åtta mest signifikanta bitar skall upprepa den åttonde biten i det sistnämnda ordet. För korrige- ring av genomförandet av operationer med binärkodade decimala tal bör den tredje och den första biten i varje fyrabit-grupp upprepa data i respektive víppa (som ej visas på ritningen) i processor- -tillståndsregístret 7 som registrerar fyrabit-överföringssiff- De återstående bitarna skall vara lika med noll.In the case that the access signal has been applied to the control input of one of the switching elements 12, 13, a data word is sent to the input 11 of the arithmetic-logic unit 2, a part of the bits of said word coinciding with data stored in the processor state register 7. or with the data stored in register 15. The other bits are equal to zero or one. The current bit content of these data words is preset by the programmable switching element 21 (Fig. 2). For example, to execute a Conditional Jump Instruction, it is required that eight least significant bits of the data word repeat eight least significant bits of the data word stored in register 15 (Fig. 1) while eight most significant bits must repeat the eighth bit. in the latter word. To correct the execution of operations with binary coded decimal numbers, the third and first bits of each four-bit group should repeat the data in the respective whip (not shown in the drawing) in the processor state register 7 which registers the four-bit transfer digit. the bits must be equal to zero.

Den valda konstanten eller operanden, varav en del bitar sammanfaller med innehållet i registret 15 eller i processortill- stàndsregistret 7, tillföres till ingången 11 hos den aritmetisk- En annan operand tillföres via intraproces- POP. -logiska enheten 2. 10 15 20 25 30 35 40 8200304-7 6 sor-databussen M från anteokningsminnet 1 eller från gränssnitt- -enheten 3. Den aritmetisk-logiska enheten 2 exekverar operatio- nen, vars resultat antingen skrivs in i anteckningsminnet 1 eller sänds till gränssnitt-enheten 3. Därmed avslutas exekveringen av instruktionen, och processorn börjar åstadkomma access för val och exekvering av nästa instruktion.The selected constant or operand, some of which bits coincide with the contents of the register 15 or in the processor state register 7, is applied to the input 11 of the arithmetic. logic unit 2. 10 15 20 25 30 35 40 8200304-7 6 sor data bus M from the anteok memory 1 or from the interface unit 3. The arithmetic logic unit 2 executes the operation, the results of which are either written into the memory 1 or sent to the interface device 3. This completes the execution of the instruction, and the processor begins to provide access for selecting and executing the next instruction.

Betrakta nu verkningssättet för omkopplingselementen 12, 13. En signal på styringången hos det första omkopplingselemen- tet 12 sänds till den första ingången 22 (fig. 2) hos OCH-kretsen 20 och aktiverar dataöverföringen från utgången 23 hos det pro- grammerbara omkopplingselementet 21 till utgången hos det första omkopplingselementet 12. Det programmerbara omkopplingselementet 21 överför de aktuella data från sina ingångar 25, 26 till ut- gången 23, varvid dataöverföringens riktning har programmerats medelst en mask under tillverkningens gång. Till det programmer- bara omkopplingselementets 21 utgång 23 kan överföras antingen de data som är lagrade i processortillståndsregistret 7 (fig. 1) eller logisk nolla, eller logisk etta från utgången 16 hos logik- potentialkällan 17. Det andra omkopplingselementet 13 fungerar på analogt sätt.Now consider the mode of operation of the switching elements 12, 13. A signal on the control input of the first switching element 12 is sent to the first input 22 (Fig. 2) of the AND circuit 20 and activates the data transmission from the output 23 of the programmable switching element 21 to the output of the first switching element 12. The programmable switching element 21 transmits the current data from its inputs 25, 26 to the output 23, the direction of the data transmission being programmed by means of a mask during the manufacture. To the output 23 of the programmable switching element 21 can be transmitted either the data stored in the processor state register 7 (Fig. 1) or logic zero, or logic one from the output 16 of the logic potential source 17. The second switching element 13 operates in an analogous manner.

Den här beskrivna mikrokalkylator-processorn möjliggör exekvering av uppstegnings- och nedstegningsinstruktioner med ett fast steg om 1, 2, 3, Ä, ... n symboliska behandlingsinstruktio- ner samt konventionella hopp- och korrigeringsoperationer, vid behandling av binärkodade decimala tal, under en enda kalkylator- -cykel. Det åtta-bits mikroinstruktionsfält som tíllföres till avkodarens 19 ingång möjliggör adressering av upp till 25U kon- stanter och två omkopplingselement 12, 13, d.v.s. totalt 256 stycken, d.v.s. antalet möjliga konstanter ökar medan mikropro- gramenhetens 5 totala volym förblir densamma. Detta medför en ökad driftshastighet för mikrokalkylator-processorn och utökade funktionsmöjligheter för denna, och dessutom snabbare exekvering av symboliska behandlingsinstruktioner.The microcalculator processor described here enables the execution of ascension and descent instructions with a fixed step of 1, 2, 3, Ä, ... n symbolic processing instructions as well as conventional jump and correction operations, in processing binary coded decimal numbers, during a even calculator cycle. The eight-bit microinstruction field applied to the input of the decoder 19 enables addressing of up to 25U constants and two switching elements 12, 13, i.e. a total of 256 pieces, i.e. the number of possible constants increases while the total volume of the microprogram unit 5 remains the same. This results in an increased operating speed of the microcalculator processor and increased functional possibilities for it, as well as faster execution of symbolic processing instructions.

Claims

8200304-7 7 PATIAL REQUIREMENTS For data processing performed micro-calculator processor which contains a note memory (1) for storing digital data while the micro-calculator processor is operating, an arithmetic-logic unit (2) for digital data conversion, an interface unit (3) for digital data exchange, all units being connected to each other by an intraprocessor data bus (H), a microprogram unit (5) for controlling the execution of operations with digital data conversion and exchange in the micro-calculator processor, a first input of the microprogram unit is connected to the intraprocessor data bus (U) and its output (6) is connected to control inputs of the note memory (1), the arithmetic logic unit (2) and the interface unit (3), a processor state register (T) which is arranged to store the arithmetic operation code and whose input (8) is connected to an output of the arithmetic-logic unit (2) while its output (9) is connected to another an input of the microprogram unit (5), a control input of the processor state register (7) being connected to the output (6) of the microprogram unit (5), which processor is characterized in that it further comprises a constant register (10) whose output is connected to an input (11) of the arithmetic-logic unit (2), a first switching element (12) and a second switching element (13) whose outputs are connected to the input (11) of the arithmetic-logic unit (2), a storage register (15) for storing an instruction in progress, a logic potential source (17), a first input of the first switching element (12) being connected to the output (9) of the processor state register (7) while a first input (14) of the second switching element (13) is connected to an output of the storage register (15) whose input is connected to the intraprocessor data bus (4) and other inputs of the switching elements (12, 13) are connected to an output (16) of the logic potential source (17), a decoder (19) whose input is connected to the output (6) of the micro-program unit (5) while its output (18) is connected to a control input of the constant memory (10) and control inputs nos the first and second switching elements (12, 13).