SE424397B - Tidsdelande, digital omkopplingsnet - Google Patents

Description

791n71o-s 2 utgående digital kanal. En mellanliggande, tidsdfliaflde, multiplax, digital huvudlinje överför ord, som vart och ett omfattar en del överföranda data, t.ex. oktaler eller informationepaket, som överföras av de tillhörande, in- gående kanalerna, och en del, som har avseende på adressen för den utgående kanalen, för vilka data är avsedda. En överföringsdel förser varje utgående digital kanal med organ för avkänning av de utgående kanaladresserna och organ för üverförande av de motsvarande demultiplexerade data från den mellanliggande multiplexa digitala huvudlinjen.

Adresserna för den utgående digitala kanalen, som är anordnad i den mottagna delen, har gjorts obetingad, t.ex. om överföringen i den mellanliggande multiplexa huvud- linjen är synkron, dvs. om orden för de utgående kanalerna är tidsdelat multiplexade i en given ordningsföljd. När dataorden har samma format, vanligen bestående avnåtta bitar eller tio bitar, blir transmissionen längs den mellan- liggande huvudlinjen av konventionellt PCM-slag och den del av varje ord, som har avseende på adressen, överföras inte. Um däremot, såsom exempelvis i SE 7509930-9, adresserna för de utgående kanalerna är mera uttryckliga, dvs. om varje överfört ord i den mellanliggande multiplexa huvud- linjen omfattar de båda angivna delarna, avkänner varje avkänningsorgan den uttryckta adressen hos den tillhörande utgående kanalen. I detta fall kan transmissionen i den mellanliggande multiplexa huvudlinjen vara asynkron, dvs. orden för de utgående kanalerna är ej multiplexade i en förutbestämd ordning och de ord, som hör till en utgående kanal, avkännes ej periodiskt.

I båda fallen överför kända omkopplingsnät alltid den undertryckta eller uttryckta adressdelen för den ut- gående kanalen samtidigt med den till data relaterade delen, som vanligen innehåller åtminstone åtta bitar. 7910710-8 Ändamålet med uppfinningen är att åstadkomma ett bit för bit, tidsdelat, digitalt omkopplingsnät, i vilket det antal adresser, som överföras av den mellanliggande multiplexa huvudlinjen, minskas i avsevärd grad, statistiskt med hälften, i förhållande till det adressantal, som överföras vid tidigare kända nät och varvid adresserna av de överförda, utgående kanalerna är uttryckliga, och de motsvarande deformationerna är undertryckta i den mellanliggande, multiplexa huvudlinjen.

Det logiska tillståendet hos bitar med likvärdig rang i data- orden för de inkommande kanalerna överföras i undertryokt form medelst asynkron multiplexing av adresserna för de mot- svarande utgående kanalerna, som överföras på den mellan- liggande multiplexa huvudlinjen.

Enligt uppfinningen omfattar ett tidsdelande, digitalt omkopplingsnät för omkoppling av ett flertal ingående och ut- gående, isokrona, digitala datakanaler med datahastigheter, som skiljer sig från men är undermultipler av en viss låg datahastighet och omfattande - organ för fasinställning av de inkommande, digitala ka- na1erna¿. - organ för avkänning av bitar med ett förutbestämt, binärt tillstånd från de fasinställda, inkommande, digitala kanalerna, - organ för uppteokning av adressord för de utgående, digitala kanalerna, som skall omkopplas till de inkommande, digitala kanalerna, - organ, som styras av den förutbestämda det binära till- ståndet hos biten avkännande organ för läsning av upp- tecknade, utgående kanaladressord, som motsvarar de om- kopplade inkommande kanalerna, vilkas avkända bitar har det förutbestämda binära tillståndet, - organ för multiplexing av de lästa utgående kanaladress- orden till ett adressord för en multiplexdigitalhuvud- linje med hög datahastighet, 7910710-e - organ, som är förbundna med multiplexdigitalhuvudlinjen för avkänning av adressordet hos varje utgående digital- kanal och - organ,'som styres av de adressorden avkënnande organen för överföring av en bit i nämnda förutbestämda binära tillstånd eller en bit i det andra binära tillståndet i den utgående digitala kanalen i motsvarighet till av- känning eller avsaknad av avkänning av adressordet i den utgående digitalkanalen.

I allmänhet överfördes en bit vid ett förutbestämt logiskt tillstånd, t.ex. i tillståndet “1", av en inkom- mande digital kanal och motsvarar överföringen av adressen fär den motsvarande utgående kanalen i den mellanliggande, multiplexa huvudlinjen. Däremot uppträder ej någon trans- mission i den mellanliggande huvudlinjen med början från den mottagande delen hos de inkommande kanalerna, om en bit mottages i det andra logiska tillståndet, dvs. till- ståndet “B".

Närmare bestämt i det enkla, fall, när var och en av de inkommande och utgående digitala kanalerna överför enkla ord av en enkel digital signal och har binära kapa- citeter, som är hela undermultipler mi av en viss maximal, binär kapacitet på D bit/s lagrar den mottagande delen inkommande data med samma takt som bitarna från de in- kommande kanalerna. Um däremot de uppteoknade bitarna läses samtidigt med takten hos den lokala klockan i det omkopplande nätet i ändamål att välja de bitar, som mottages vid det förutbestämda tillståndet "1" och över- för de motsvarande adresserna, som är multiplexade För en tid, som är mindre än ramlängden på 1/D sekund. Varje ram i den mellanliggande, multiplexa huvudlinjen omelutas av ett ramord och innehåller statistiskt ett antal utgående kanaladresser, som är lika med mer än halva antalet av alla utgående kanaladresser, när graden av de inkopplade, 7910710-8 inkommande ooh utgående kanalerna är lika med D bit/s eller mi gånger mindre än antalet av alla utgående kanaladresser, när kapaciteten hos alla de omkopplade, inkommande och ut- gående kanalerna är lika med D/mi bitar/s. Enligt uppfinningen överföras ej någon adress, när en bit i tillståndet "D" och med sannolikheten 0,5 mottages. Dessutom blir eftersom adresserna överföras i asynkron form, dvs. eftersom adresserna följer ett omslutande ord, ett fritidsintervall på fördelaktigt sätt tillgängligt och kan användas för över- föring av digitala övervakande, underhållande eller liknande signaler. _ Början av varje huvudlinjeram identifieras med ett karakteristiskt ramord. Efter det att ramordet har avkänts, är det följaktligen blott nödvändigt att avkänna närvaron eller frånvaron av ett adressord för den utgående kanalen under ramen för att tillföreäkra, att en bit, som har till- ståendet "1" eller "D", överföras till den utgående kanalen i förbindelsen mellan den ingående rkanalen och den .ut- gående kanalen, som är verksam vid kapaciteten D bitar/s. Om en viss förbindelse mellan en inkommande signal och en utgående signal upprättas vid en kapacitet, som är en hel undermultipel mi av D, kommer transmissionsdelen av den utgående kanalen att styra adressavkänning blott en gång varje mi ram, När såväl den inkommande som den utgående digitala kanalen erhålles genom tidsdelningsmultiplexerna av ett visst antal komponentkanaler, som bildar en återkommande ram och överföringsdataord med ett antal bitar, t.ex. i fallet med PCH-kanaler, som överför oktaler, placeras bitarna med likvärdig rang, som är tilldelade komponentkanalerna i varje ram av en inkommande kanal parallellt med varandra.

Varje utgående komponentkanaladress, som är multiplexad i den mellanliggande multiplexhuvudlinjen och motsvarar transmissionen av en bit i tillståndet "1“ från en in- kommande komponentkanal, utgöres av ett första par, som '7910710-8 identifierar adressen hos den utgående multiplexkanalen, och en andra del, som identifierar adressen för komponent- kanalen, vilken ärmultiplexad i den utgående multiplex- kanalen för att omkopplas till den inkommande komponent- kanalen. I detta fall består den mellanliggande multiplex- huvudlinjen av en återuppträdande multiram med en längd, som är lika med den minimala längden för en ram med inkommande multiplexram. Antalet ramar i multiramen är lika med antalet bitar i den inkommande kanalens dataord.

I transmissionsdelen är varje utgående multiplsxdi- gitalkanal förenad med organ för avkänning av den första adressdelen och med organ för avkänning av den andra adress- delen, dvs. av komponentkanalerna i den utgående multiplex- kanalen. Två sådana avkänningsförfaranden kan användas för genomförande av transmission av en bit i tillståndet "1" vid ett ställe eller rang för dataordet, som motsvarar av- känningen av det föregående ramordet. I motsatt fall kommer ett uteblivet avkännande av adresser i den utgående komponent- kanalen under ramen, som ärtilldelad en viss bitrang, att tolkas av en bit i tillståndet "Û“ vid nämnda Û-rang till den utgående komponentkanalen.

Uppfinningen skall i det följande närmare förklaras n med hänvisning till de bifogade ritningarna, varå fig. 1 är ett allmänt blockdiagram för ett bit för bit, tids- delande, digitalt omkopplingsnät enligt uppfinningen och fig. 2 visar ett blockdiagram för den inkommande kanalens mottagande och omkopplande del i ett nät för omkoppling av enskilda digitala kanaler. Fig. 3 visar en utgående kanaladressram, som överföras från den mottagande och omkopplande delen i fig. 2 till den mellanliggande multiplex- huvudlinjen. Fig. 4 visar ett blockdiagram för en trans- missionskrets, som är förenad med en enda utgående kanal, som skall omkopplas till en inkommande kanal, som mottages 1 7910710-8 i den mottagande och omkopplande delen i fig. 2. Fig. 5 vi- sar ett blockdiagram för den inkommande eignalens mottagande och omkopplande del i ett nät, för de omkopplande digitala komponentkanalerna i multiplexkanalerna och fig. 6 en klock- extraherande och återskapande krets i den mottagande delen i fig. 5 och är förenad med en inkommande multiplexkanal.

Fig. 7 visar den utgående komponentkanaladreseen för multiplex- ramen, som överföras från den mottagande, omkopplande delen enligt Fig. 5, i den mellanliggande multiplexhuvudlinjen, och fig. 8 visar ett blockdiagram för den tranemissionsdel, som är förenad med en multiplsx, utgående kanal.

Fig. 1 visar ett blockdiagram för ett tidsdelande digitalomkopplingsnät mellan upp till 2N inkommande Ei och utgående Sj isokrona tidsdelsndfi multiplexkanaler, där i och j varierar från noll till 2 -1. Kanalerna omkopplae via ett tidsdelande digitalt omkopplingsnåt enligt uppfin- ningen. Umkopplingsnätet 1 omfattar en mottagande omkopplar- del 2, en transmissionsdel 6 och en mellanliggande multiplex huvudledning 4 med hög datahastighet. Den mottagande, om- kopplande delen 2 omkopplar varje inkommande kanal Ei med en av de utgående kanalerna S. och transmissionsdelen 6, erkänner från den mellanliggande multiplexhuvudlinjen 4 uttrycklig information, som skall överföras till varje utgående kanal S.. Den mellanliggande multiplexhuvud- linjen 4 erhålles genom uttryoklig multiplexing av ut- tryckliga informationer, som överföras av de inkommande kanalerna Ei efter omkoppling. Det omkopplande nätet 1 innehåller även en styrenhet 5, som avger alla de signaler, som är erforderliga för omkoppling av kanalen.

Först- skall beskrivas den första utföringsform av omkopplande bit för bit isokrona kanaler, som var och en mfltßvßrar t.SX. en telefonkanal. Varje kanal har en binär kapacitet, som är lika med en förutbestämd maximal kapa- citet D eller en kapacitet D/mi, som är en undermultipel av kapaciteten D. Umkoppling uppträder bit för bit. Varje 1910710-8 2 8 ram F av den mellanliggande huvudlinjen 4 har en längd T och omfattar upp till 2N+1 ord, av vilka vissa är uttryck- liga N-bitadressord Aj, som identifierar de utgående ka- nalerna S. och av vilka en är ett ramord FW, som likaledes har t.ex. N-bitar. Följaktligen blir den binära flödes- datahastigheten av den mellanliggande huvudlinjen Q lika med '(2'“+1) DN bitar/s.

Fig. 2 visar den mottagande och omkopplande delen av de inkommande kanalerna 2 i det bit för bit tidsdelande, digitalt omkopplande nätet enligt en första utföringsform.

Varje inkommande kanal Ei är förbunden med ingången till en klockextraherandefoch àterformande krets 211, som omvandlar de inkommande signalerna från en kod, som användes i den inkommande signalen Ei, till den binära kod, som an- vändes av nätet, vilket fasindelar och Formar den inkom- mande kanalsignalen och extraherar klockeignalen. Varje krets 211 skriver kontinuerligt en bit från den inkommande signalen Ei vid en tranemissionekapacitet på D/mi bitar/s för kanalen i ett enbit-buffertminne 211i under styrning av en skrivstyrhet 2121 och efter extrahering av klock- signalen vid D/mi Hz. Läsningen av alla buffertminnena 2110 - 2112N_1 styres samtidigt av en signal, som överföres av en lokal tidsbas 51 längs ledningen 511. Lässtyrsignalen överföras vid början av varje rad med längden T, som hör till den mellanliggande multiplexhuvudlinjen. Vid detta tillfälle överföras den upptecknade biten som en inkommande signal Ei från minnet 2111 till en enbitsminnescell 2201 i ett buffertminne 22. Därefter överför tidscellen 51 längs ledningen 12 en lässignal för läsning av minnet 22 i ända- mål att välja cellerna 2200 till 22O2N_1, som innehåller en bit vid det förutbestämda tillståndet “1".

Bitarna vid tillståndet "1" användes via läsauktori- serande kretsar 239 till 232N_1 för att möjliggöra läsning av de motsvarande minnesställena 2460 till 24Û2N_1 i ett 7910710-8 läs- och skrivadreasminne 24. Varje cell 2401 innehåller en av adresserna AO till A2N_1 i de utgående kanalerna SU till SZN-1, som är ansluten till de inkommande kanalerna En till E2N_1 i motsvarighet till de önskade Förbindelserna.

Graden av avsökning av buffertminnet 23, som startas madekm ggnalen, som överföras längs tråden 512, är sådan, att den Första biten i tillståndet "1" avkännes på mindre än den tid, som upptas av ett adrassord Aj i den mellanliggande huvudlinjen 4.

Styrenheten 5 skall ej beskrivas i detalj. Styren- heten 5 innehåller en omkopplande etyrenhet för härledning av adressen För den utgående kanalen S., vilken skall an- slutas till den inkommande kanalen Ei med början från de övervakningsord, som överföras Före dataorden i en inkom- mande kanal Ei. Omkopplingsorderna, som motsvarar de selektiva skrivorderna från cellerna i läs- och skriv- minnet 24, överföras längs den gemensamma 2N-ledningen 521 vid slutet av varje ramintervall T och om nödvändigt modi- fierar de innehållet i valda minnesceller 240 till 24U2N_1 För att upprätta nya Förbindelser mellan kanalerna E och Sj.

Enligt Fig. 3 har man antagit, att i händelse av en viss ram T de inkommande kanalerna EU, E1.....Ei_1, Ei, Ei+1.......E2N_2, E2N_1 samtidigt över vissa U,1,3...

....O,U,1,3..... resp. 1,0 och skall anslutas till de utgående kanalerna S3, S2N_1......SJ_¿, Sj, 5j_2.....S9, Sj+1, vilkas adressord är A3, A2N_1.....Aj_¿, Aj, Aä_2_@@sp, A9, Aj+1. I detta exempel möjliggör blott de läsauktcri- sarade kretsarna, t.ex. 231......23i+1,.....232N_2, som i hör till minnescellerna i minnet 22, vilket innehåller bitar i tillståndet "1", det sucoessiva läsandet av de motsvarande minnescellerna 24D1......24Ûi+1.....24U2N_2, under styrning av läsordersignaler, vilka överföras av tidsbasen 51 i den gemensamma ledningen 513. Läsningen 7910710-8 10 av de valda adresserna A2N_1.....Aj+2.....A9 som föregås av läsningen av ramordet FW, som kännetecknar ramen ifråga från den återuppträdande multiramen (ej visad), som innehåller P på varandra följande ramar av samma slag, där P är minsta gemensamma multipeln för de i det föregående definierade, integrala undermultiplerna mi. Ramordet FW upptecknae 1 en cell i blott ett läsminne 25, som läses vid mottagandet av en order från tidsbasen 51, som överföras i en tråd 514. Ram- orden FW i varje multipelram räknas, så att vid början av varje utgående rad adressordern i kanalen läses i överförings- delen, vilket skall förklaras i det följande. Låsorder- 2 signalerna, som alstras av de läsauktoriserade kretsarna 238 till 232N_1 efter val av en bit i tillståndet "1" överföras i en viss ordningsföljd, t.ex. för cellerna 2400 till 24D2N_1 och så att alla de överförda adressorden A. kommer omedelbart efter överförandet av ramorden FH, såsom visas på sista raden i fig. 3. Detta åtföljes av ett intervall Fi, som är fritt från adressord vid slutet av varje ram.

Det fria intervallet FI har en längd, som vanligen varierar i varje ram och är statistiskt så lång som 2N-1 adressord.

Intervallet FI kan med fördel användas för införandet av övervakningsljud och/eller andra ord, som överföras vid mottagandet av en läsorder från ett läs- och ekrivminne 26, vilket är adresserat i inskrivning och utläsning genom om- kopplingsstyrenheter 52 via en tråd 522.

Ramerdet FW, det valda adressordet A. och orden i det fria intervalet FI läses och multiplexas vid takten T/(2N+1) sekunder med början från minnena 25, 24, och 26.

Orden överföras parallellt längs en gemensam N-tråd med hastigheten (ZNM) xo om par sekund till transmissions- delen 6 eller eventuellt såsom visas l fig. 2 länge den mellanliggande multiplexa huvudlinjen 4 med den binära hastigheten av (2N+1) xDxN bitar/e via en parallellt till seriekopplad konverter 27. 7910710-8 11 Såsom visas i fig. 1 omfattar transmissionsdelen 6 i de utgående kanalerna 2N transmissionskretsar 60 till 62N_1, vilkas utgångar är förbundna med utgångekanalerna Sn till S2N_1. Ingången till varje transmissionskrets 6. är ansluten till den mellanliggande multiplexa huvudlinjen 4, som över- för de multiplexade och valda adresserna A.. Eftersom alla transmissionskretsarna är identiska, skall blott en av dem 6. beskrivas närmare i det följande.

Enligt fig. 4 omfattar transmissionskretsen 6. en tidsbas 61, som innehåller en klockextraherande krets 611, som uttar klooksignalen från bittransmissionen i den mellan- liggande huvudlinjen 4. Kretsen 611 överför klooksignalen vid frekvensen (2N+1)xDxN Hz till en återramande krets 612, som återupprättar den binära hastigheten D/mi hos den ut- gående kanalen Sj. Den mellanliggande multiplexa huvud- linjen 4 är enligt det tidigare beskrivna fallet, som visas i fig. 2, förbunden med ingången till en eeriekopplad paral- lell konverter 62, somöverför de parallella N-bitorden till två detektorer 63 och 64. Ûmden mellanliggande multiplexa huvudlinjen 4 är en länk med N parallella trådar, är kanalen direkt förbunden med de två detektorerna 63 och 64.

Detektorn 63 jämför varje N-bitord med åtminstone ett av ramorden FW från multiramen i multiplexhuvudlinjen 4, som om erforderligt föregår överföringen av ett adress- ord A., som identifierar den valda kanalen S.. Om för- bindelsen mellan de två kanalerna Ei och Sj är vid maximal datahastighet D, föregår varje ramord FW om erforderligt överförande av ett adreesord A . Om däremot kanalför- bindelsen Ei-Sj är vid en datahastighet, som är en hel undermultipel av graden D, kan ett adressord A. överföras blott efter varje mi ramord hos den återuppträdande multi- ramen. För detta ändamål omfattar detektorn 63 blott ett läsminne för ramordet FH, som definierar den gemensamma binära datahastigheten hos de anslutna kanalerna Ei och Sj. 7910710-8 12 När jämförelsen är positiv, överföras en signal till den återramande kretsen 612, som därefter överför klocksignalen med den initiala binäna D/mi bitar/s datahastigheten hos signalerna Ei ach 5.. Klocksignalen överföras till den andra detektorn 64 och den återskapande kretsen 65, som omvandlar den utgående digitala signalen från binärkoden, som an- vändes av nätet, till den kod, som användes i den utgående kanalen S.och som formar den utgående kanalsignalen.

Detaktorn 64 jämför varje ord i N parallella bitar, som överföras av den seriekopplada till parallella kon- vertern 62 med uttryckta adreseord Aj, som tidigare upp- tecknats i detektorn 64. Dessa jämförelser följer varje positiv ramordjämförelse i den första detektorn 63. Om aj något adressord A. avkännes, överför detektorn 64 en "O" bit till den återformande kretsen 65, under det att en "1" bit överföras i det motsatta Fallet.Följaktligen återformar kretsen 65 bitarna i tillståndet "U" och "1", somövarföres av den inkommande kanalen Ei och överför den vid den binâra D/mi bitar/s datahastigheten hos den utgående kanalen Sj.

“D"-bitarna ooh "1"-bitarna motsvarar närvaron och från- varon av adressord Aj i den mellanliggande multiplaxa huvudlinjen 4.

Enligt en andra utföringsform skall nu beskrivas det bit för bit, tidsdelanda, digitala omkopplingsnät 10, vars allmänna blockdiagram likaledes visas i fig. 1 men vilket är anordnat att omkoppla digitala komponentkanaler ITi,h, som är multiplexade i inkommande tidsdelande multiplaxkanaler SJ. Vanligen är de inkommande och ut- gående multiplexa kanalerna ieokrona men icke nödvändigt- vis i fas. Snm ett icke begränsande exempel kan man anta, att varje inkommande och utgående multiplexkanal är en PCH-kanal med den binära hastigheten av 2,048 Mbitar/s, som uppkommer från tidsdelningsmultiplexing av 32 komponent- kanaler vid den binära hastigheten 64 kbitar/s. 30 kanaler 7910710-8 13 är tilldelade själva telefonkanalerna och två användes För ramning och övervakning. Varje tidsslite ITh eller ITk (h och k varierar från 0 till 31) tilldelas den inkommande eller utgående komponentkanalen och är 125/32=3,9Jus och överför de åtta bitarna i en oktal i serie.

Enligt principen För bit För bit omkoppling enligt uppfinningen alstrar omkopplingsnätet 10 en multiplex av adresser liknande den, som har beskrivits i det föregående med hänvisning till den första utföringsformen och fig. 2 och 3. Den mottagande och omkopplande delen 20 Fasformar alla inkommande PCM multiplexkanaler i ändamål att samtidigt framför bitarna i oktalerna till komponentkanalerna ITi,h för alla inkommande multiplexkanaler Ei, som har samma rang r, där r varierar Från 0 till 7. Dalen 20 avkänner även alla de bitar, som uppträder samtidigt i tillståndet "1" För att passa ihop varje bit med en uttryckt adress i en komponentkanal IT.,k i en utgående multiplexkanal SJ. I föreliggande fall omfattar den mellanliggande multiplexa huvudlinjen 40 mellan dewmottagande delen 20 och den över- förande delen 60 en återuppträdande multiram, som bildas av åtta på varandra följande ramar, som var och en igång- sättas av ett ramord Fwr. Varje ram motsvarar multiplexingen upp till 32x2N adressord A.. Varje adressord omfattar en Första N-bitdel, som identifierar den utgående multiplex- kanalen 5. som vid den första utföringsformen och en andra fambitdel, som identifierar komponentkanalon ITJ,Ü till ITj,31 i den utgående multiplexkanalen Sj. Följaktligen blir den binära datahastigheten hos den mellanliggande multiplexa huvudlinjen 40 2.04Bx(2N+ -3%) (N+5) Mbitar/s under antagande av att varje ramord FW även innehåller (ms) bitar.

Såsom visas i Fig. 5 omfattar den mottagande, om- kopplande delen 20 komponentkretsar, som liknar dessa 7910710-8 14 kretsar enligt fig. 2, varvid den huvudsakliga skillnaden är att se i att antalet minneecaller i minnena 220, 240 och de i läsauktoriserande kretsarna 230, som motsvarar 21, 22 och 24 i den Första utföringsformen, som visas i fig. 2, uppgår till 2Nx32. I stället För varje inkommande kanal Ei som tillför en bit, vars tillstånd undertryckt överföras av adressen hos en utgående kanal S., avger varje inkommande DEM multiplexkanal Ei synkront 32 bitar, som har samma rang r och hör till var och en av sina komponentkanalsr ITi,0 till ITi,31 och mot vilken svärar 32 utgående komponentkanal- adresser Aj,k bland 32x2 tidigare upptecknade under styr- ning av omkopplingsstyrheten 520 i motsvarighet till de er- forderliga Förbindelserna ITi,h till ITj,k. Indexet h varierar från 0 till 31 och betecknar komponentkanalen ITh i den in- kommande multiplexade PCM kanalen Ei, som skall Förbindas med en komponentkanal ITk med ett index k För den utgående multiplexa PCH kanalen-Sj, där k varierar Från 0 till 31.

Klockextraherande och återformande kretsar 2100 till 2102N_1 är tilldelade de inkommande multiplexkanalerna En till E2N_1 och har en struktur, som skiljer sig från kretsarna 210 till 212N_1, som visas i fig. 2. En krets 210 är anordnad att (a) Fasinställa den inkommande PCM kanalen Ei med den lokala tidsbasen 510 och (b) àteranordna komponentkanalerna ITi,Ü till ITi,31, så att varje inkommande komponentkanal samtidigt Frammatar en bild med samma rang i ändamål att åstad- komma bit för bit-omkoppltng.

Eftersom alla kretsarna 2100 till 2102N_1 är identiska, har blott en krets 210i visats i fig. 6. Den omfattar en klocksxtraherande krets 213, som extraherar kloeksignalen vid 2,048 MHz, som överföras i den inkommande kanalen Ei och en återramande krets 214, vars ramsignal är vid en Frekvens på 8 kHz, dvs. vid provfrekvensen hos komponent- kanalerna ITi,h. Kretsen 210i innehåller även ett per buffertminnen 2151 till 2161 och 2171 till 21Bi, som vart 7910710-8 15 och ett är anordnat att bearbeta de succeesiva udda och jämna DEM inkommande ramarna. De inkommande PCM ramarna är åtskilda i ändamål att återarrangera bitarna i en jämn ram i en takt, som är en multipel av den binäre hastighe- ten hos den mellanliggande multiplexa huvudlinjen 40, dvs. med samma takt, som den lokala tidsbasen 510, under vilken tid den udda ramen samtidigt skrives och vioe varse. Följ- aktligen upptecknar varje par buffertminnen 2151 till 216i eller 217i till 21Bi en ram under 2 x 125Jus = 250jJs.

Eftersom paret buffertminnen är identiska, har blott minnena 215i och 216i för jämna ramar visats i detalj i fig. 6.

Minnet 215i omfattar 32 B-bit skiftregister 21500 till 215031, som under styrning av den återramande kretsen 214, när denna har avkänt ett ramord för en jämn ram, an- slutes i serie med Ei intaget i ordningsfüljden av minskande index h, dvs. 215031 till 21500. Under denna ramperiod bildar därför minnet 2151 ett enda skiftregister, som omfattar 32 x 8 = 256 bitaudelningar. Vid slutet av en jämn ram har varje register 2150h registrerar den oktal, som motsvarar komponentkanalen ITi,h och alla bitarna i oktalen som har samma rang, anordnas längs en enda kolumn. Vid detta till- fälls medför en signal, som överföras i en tråd 5100 av tids- basen 510 samtidigt en snabb överföring av de åtta parallella bitarna i oktalerna från registren 21500 till 215031 till åttabitskiftregister 21600 till 216031, som bildar ett andra minne 2161. Samtidigt är även skiftregistren i buffertminnet 217i kopplade i serie för att uppteckna de efterföljande komponentoktalerna under den följande udda PCM ramen på ett sätt, som liknar den föregående uppteckningen.

Under uppteckningen av den ovan nämnda, nästföljande udda ramen bearbetas oktalarna i den föregående jämna PCM ramen bit för bit, dvs. varje bit med samma rang i minnet 2161 eller genom förskjutning av polarna i minnet 216i åt höger. 7910710-8 16 De 2N grupperna om 32 bitar med samma rang r läses och överföras parallellt med början från de 2N minnena 2160 till 2162N_1 till de motsvarande minnescellerna 22Ui,h i minnet 220 via ELLER-grinden 209 med en Frekvens av 64 kHz, som överföras från tidsbasen 510 i en ledning 5101.

Denna frekvens på 64 kHz motsvarar Frekvensen av de åter- uppträdande ramarna Fo till F7 i den mellanliggande multiplexa huvudlinjen 4.

Som exempel åskådliggör de två Första ledningarna i fig. 7 bitar med rang r och bitar med rang D i komponent- kanalerna ITÜ, IT1, IT2.....ITh....IT3D, IT31 av varje in- kommande multiplex kanal En och Ei, som upptecknas vid en given tidpunkt i rang 0 och rang r avdelningar iifrågavarande skiftregister 21600 till 216031 i minnena 2160 och 2161. Man har antagit, att rang U bitarna i nämnda komponentkanaler En och Ei är lika med 1,U,1......B,......1,1 och 0,1,1....0,.. ..1,D och att rang r bitarna är lika med Û,1,1,....1,....B,Ü och D,U,1,......U,....1,1. Man har även antagit att vid samma tillfälle förbindelserna mellan nämnda inkommande komponent- kanaler ITi,h och de utgående komponentkanalerna ITj,k är följande: :T _ Ir. IT _ :T IT _ :T ....1T _ 0,0 J,s' 0,1 1,4' 0,2 5,? 0,n _ Ir ....1T _ IT IT _ T N 0 3,9 0,30 2,13' 0,31 I 2 -1,4 för 9” inkommande multiplexkanalen En och ITi Û - IT2N 1 1, 2 ' 9 " _ IT8,12onnaI-ri,h '- IT9,7...

ITi,30 multiplexkanalen Ei; Såsom redan påpekats har adresserna A.,k hos de motsvarande utgående komponentkanalerna ITj,k, som visats på den tredje raden i Fig. 7, tidigare upp- tecknats i minnescellerna för adressminnet 240 under styr- ning av omkopplingeenheten 520 och läses selektivt ooh multiplexas vid en frekvens på 2,048 MHz, så snart de _ 1T¿_2,3, ITi,31 _ IT6,15 far den inkommande 7910710-8 17 motsvarande läsauktoriserande kretsarna 2300 till 23D2N_1,31 har avkänt bitar i tillståndet "1", såsom vid den första utföringsformen.

Sålunda utläsas varje adress Aj_6, A5,7....A2,13, A2N_1,4 som motsvarar förbindelserna till den inkommande multiplexkanalen ED åtföljt av adresserna, som motsvarar de inkommande kanalerna E1 till E2N_1, efter det att rang D bitar i tillståndet “1“ har avkänts. Adresserna multiplexas och överföras kontinuerligt efter ramordet FWD, som känne- tecknar rang Û-bitar, såsom visas på fjärde raden i fig. 7.

Ett fritidsintervall FIÛ blir därefter tillgängligt för överföring av övervakande eller liknande data, om så skulle vara erforderligt. Därefter läses 1 - 7 rang-bitar vid en frekvens på 64 kHz genom förskjutning av oktaler i skift- registren i buffertminnena 2160 - 2162N_1. Varje läsför- farande föregås av ramordet FN1 - FW7, som kännetecknar den 1:a - 7:e rangbiten och som âtföljes av ett fritidsinter- vall FI1 - FI7. Vanligen är fritidsintervallerna olika.

Såsom visas i fig. 5 läses varje ramord från blott läs- minnet 250 under styrning av tidsbasen 510 och varje omgång övervakningsord kan om erforderligt läsas från ett läs- och skrivminne 260 under styrning av omkopplingsstyrheten 520.

Därefter överföras ram-, adress- och om erforderligt övervakningsord, som i den första utföringsformen antingen parallellt i en åttatrådsförbindelse, som bildar den mellan- liggande multiplexa huvudlinjen 40, eller i serie via en parallellt till seriekopplad konverter 270 såsom visas i fig. 5. När den jämna multiramen sålunda har bildats efter bearbetningen av oktalerna i alla buffertminnen 2160 till 2162N_1 behandlas de nedströms sig befinnande oktalerna i alla buffertminnena 2180 till 2182N_1 i ändamål att bilda nästa udda multiram. _ 7910710-8 18 Såsom redan förklarats med hänvisning till fig. 1 och det första utföringsexemplet omfattar transmissionsdelen 60 2N transmissionskretsar 600 till 602N_1, som har iden- tiska strukturer och vilkas utgångar är förbundna med de utgående tidsdelande multiplexkanalerna S0 till S2N_1. In- gångarna till överföringskretsarna är anslutna till den mellanliggande multiplexa huvudlinjen 40. En av dessa trans- missionskretsar 60. visas i detalj i fig. B.

Den mellanliggande multiplexa huvudlinjen 40 är an- sluten till ingångarna till en tidsbas 610 och en serie- kopplad till parallell konverter 620, när huvudlinjen 40 är en enda multiplex länk. Tidsbasen 610 omfattar en klockextra- herande krets 6110, som extraherar klocksignalen vid 2.048 x (2N+ 3% )(N+5) Hz från den inkommande multiplexa digitala signal, som överföras i huvudlinjen 40. Kretsen 6110 är ansluten till en återramande krets 6120, som överför klockfrekvenserna vid 2,048 MHz och 256 kHz. Vid utgången från konvertern 610 överföras N+5 bitadressord A. k och bl.a. ramorden FWD till FW? via en gemensam (N+6§:ledning till tre detektorer 630, 640 och 641. Varje detektor om- fattar en krets för att jämföra Marge överfärt (N+5)- -bitord med ett eller flera tidigare upptecknade givna ord.

Detektorn 630 jämför de överförda orden med åtta ramord FWD till FW7, som identifierar bitrangen r för de inkommande PCM kanaloktalerna och alstrar klockfrhkuangen på 64 kHz. En ramräknare 6150 i tidsbesen 610 är ansluten till detektorn 631 och alstrar 8 kHz multiramfrekvensen i ändamål att särskilja jämna och udda multiramar.

Detektorerna 640 och 641 avkänner om ett adressord A. k, som motsvarar överföringen av en bit i tillståndet "1", är avsett för den tillhörande utgående kanalen Sj.

Detektorn 640 jämför den första N-bitdeleni varje överfört adressord Aj,k med N-bitadressordet Aj. Detektorn 641 7910710-8 19 jämför den andra fembítsdelen i varje överfört adressord A. k med 32 fembitadressord i komponentkanalerna ITJ,O 9 till ITj,31 i den utgående kanalen Sj. Um adressen AJ avkännes medelst en detektor 140, inskriver skrivstyr- heten 651 för tillståndet "1" sistnämnda bitar med samma rang r i de bland 32 celler i ett minne 660, som motsvarar adresserna i komponentkanalerna ITJ,k, som avkännes av detektorn 641. Uppteckningsförfarandet i minnet 660 genomföras parallellt under en tid, som är mindre än längden av en ram i den mellanliggande huvudlinjen 40, dvs. 125/8 = 15,625 /is.

De andra ställena i minnet 660, som har återställts på noll i början av varje ram medelst en nollåterinställningskrets 652, som är ansluten till ramräknaren 6130, förblir i tillståndet "0".

Sålunda motsvarar tillståndet "0" bitar i minnet 660 tillståndet "0" bitar av liknande rang i komponentkanalerna ITi,h hos de inkommande multiplexkanalerna En till E2N_1 i kombination med komponentkanalerna ITj,k hos den utgående kanalen S., dvs. de inkommande komponentkanalerna, som ej har åstadkommit någon överföring av adresser längs mellanhuvudlinjen 40.

Bitarna för samma rang r är parallella med minnet 160.

Två minnen 670 och 671 är Förenade med de jämna resp. de udda multiramarna i den mellanliggande huvudlinjen 40 eller med udda och jämna ramar i de utgående multiplexa PCM kanalerna Sj.

Minnena 670 och 671 kombinerar bitarna av samma rang till parallella oktaler på sammansatt sätt till den kombination, som åstadkommas medelst minnena 2151 till 2161 och 2171 till 218i i Pig. 6. För detta ändamål upptecknas åtta succeseiva grupper om }2 parallella bitar i minnet 660 och skrivas in i det jämna ramminnet 670, under det att de 32 oktalerna, som motsvarar de åtta tidigare överförda successiva grupperna av 32 parallella bitar, läses i det udda ramminnet 671 och vice versa. En krets 681 överför inskrivningsorderna För de jämna ramarna och läsorderna för de udda ramarna och en krets 682 20 ,791o71o-s överför inskrivningsorderna för de udda ramarna och utläsnings- orderna för de jämna ramarna till minnena 670 och 671, som är baserade på ramfrekvensen 8 kHz från räknaren B kHz. Grupperna om 32 parallella. bitar skrivas vid Frekvensen 256 kHz in i 32 skiftregister i minnet 670 eller 671 och varje skiftregister upptecknar den kompletta oktalen för en kanal ITj,k efter en multipelramperiod på 125 Jus. Under den följande multiram- perioden läses därefter oktalerna ITJ,Û till ITj,31, som är upptecknade parallellt, i samma ordning i serien genom anslutning av de 32 skiftregistren för minnet 670 eller 671 i serie och överföras till den utgående kanalen Sj.

Aven om uppfinningen har beskrivits med hänvisning till speciella utföringsformer och med referens till speciella ord, som har ett visst bitnummer och vissa binära datahastigheter, är varianter möjliga och kan lätt inses av en fackman inom ramen för de efterföljande kraven. Vidare har en andra ut- föringsform beskrivits med hänvisning till ingående och utgående multiplexkanaler med samma datahastighet, under det att ett multikapacitetskopplingsnät kan konstrueras enligt uppfinningen för koppling av multiplexkanaler, vilka har datahastigheter, som skiljer sig från men är hela undermultipler av samma data- hastighet. I detta fall uppträder en utläsning och inskrivning i minnena 216 - 218 och 670 - 671 vid en undermultipel av frekvensen För multiramarna i den mellanliggande multiplexhuvud~ lflwjen för ramarna vid de inkommande ooh utgående multiplex- kanalerna. Slutligen är principenqmed bit för bitomkoppling oför- ändrad, när förfiüwelserna är andra än punkt för punkt (1-till-1), såsom framgår av ovanstående beskrivning. Sålunda kan t.ex. varje separat ingående kanal eller varje komponentkanal i en inkommande multiplexkanal motsvara ett antal Q utgående kanaler för åstadkommande av multipunktförbindelsen 1 till Q.

Claims (11)

7910710-8 21 P a t e n t k r a v

1. Tidsdelande, digitalt omkopplingsnät för omkoppling av ett flertal ingående och utgående, isokrona, digitala datakanaler med datahastigheter, som skiljer sig från men är undermultipler av en viss låg datahastig- het och omfattande organ ÉR1)-förefasínstäklning avïde.inkommande, digitala kanalerna (Ei), k ä n n e t e c k n a t a v organ (22) för avkänning av bitar med ett förutbestämt, binärt tillstånd från de fasinställda, inkommande, digitala kanalerna, organ (24) för uppteckning av adressord (Aj) för de utgående, digitala kanalerna (Sj), som skall omkopplas till de inkommande, digitala kanalerna, organ (23), som styres av den förutbestämda det binära tillståndet hos biten avkännande organ (22) för läsning av uppteoknade, utgående kanaladressord (Aj), som mot- svarar de omkopplade inkommande kanalerna, vilkas avkända bitar har det förutbestämda binära tillståndet, organ (5, 27) för multiplexing av de lästa utgående kanaladressorden till ett adressord för en multiplexdigital~ huvudlinje (4) med hög datahastighet, organ, sem är förbundna med multiplexdigitalhuvudlinjen (4) för avkänning av adressordet hos varje utgående digital- kanal (S.) och organ (65), som styres av de adressorden avkännande organen (64) för överföring av en bit i nämnda förut~ bestämda binära tillstånd eller en bit i det andra binära tillståndet i den utgående digitala kanalen i motsvarighet till avkänning eller avsaknad av avkänning av adressordet (Aj) i den utgående digitalkanalen (Sj). 7910710-8 ¿2

2. Nät enligt kravet 1 för överföring av dataord (IT), vilka består av ett visst antal bitar och som har en datahastighet, som skiljer sig från men är undermiltipler av en viss låg datahastighet, k ä n n e t e c k n a t d ä r a v, att - avkännarorgan (220) för bitar av ett förutbestämt binärtillstånd avkänner bitar med samma rang i de fasinställda inkommande kanaldataorden (IT), - att organ (230) för läsning av adressord läser av upptecknade, utgående kanaladressord (Aj) i motsva- righet till omkopplade inkommande kanaler, vilkas bitar har det förutbestämda binära tillståndet och samma rang och - bitsändande organ (651) överför en bit med det förutbestämda tilletånaet eller det andra binäre tillståndet till nämnda rang för ett dataord för den motsvarande utgående, digitala kanalen i mot- svarighet till avkänning eller avsaknad av avkänning av adressorden (Aj) för den utgående, digitala kanalen (Sj).

3. Nät enligt kravet 2, k ä n n e t e c k n a t a v . - organ (250) för överföring av ett antal ramord (FW) lika med det bestämda antalet dataordbitar i multiplex- digitalhuvudlinjen (40), varvid varje huvudlinjeram omfattar ett ramord och de multiplexade, utgående kanaladressorden, som motsvarar avkänning av inkommande kanalbit med det förutbestämda tillståndet och samma rang i de inkommande kanaldataorden och - organ (630), som är förbundna med multiplexdigitalhuvud- linjen (40) för avkänning av ramorden (FW) för att därigenom i funktion av datahastigheten hos varje ut- gående kanal styra de adressordet avkännande organen (64I,651) i motsvarighet till ett ramord. 23 7910710-a

4. Nät enligt kravet 3, k ä n n e t e c k n a t d ä r a v, att adressorden (A-) för varje ram följer omedelbart efter ramordet (FW) och åtföljes av ett tidsintervall (FI) med en längd, som är statistiskt lika med längden av det tidsintervall, som tilldelats multiplexade adressord för utgående kanaler (S).

5. Nät enligt kravet 3, k ä n n e t e c k n a t a v organ (520,260) för överförande av förutbestämda dataord, nämligen andra än de, som överföres från de inkommande, digitala kanalerna till den multiplexa, digitala huvudlinjen (40), vilka förutbestämda dataord överför-es till tidsintervall (FI) hos huvudlinjesramama, som har en längd, vilken är statistiskt lika med längden av de tidsintervall, som har tilldelats multiplexa adress- ord för de utgående kanalerna (S).

6. Nät enligt kravet 2, k ä n n e t e c k n a t d ä r a v, att 2N inkommande kanaler (E) är kopplade med 2N utgående kanaler, varjämte varje adressord består av N bitar och varjämte den multiplexa, digitala huvud- linjen (4) för adressorden är sammansatt av ramar, som var och en innehåller ZNÉ1 ord, vilka ej fler än 2N är adressord och ett är N-bitramord och har en binär kapacitet lika med (2Ne1)N gånger den givna låga data- hastigheten.

7. Nät enligt kravet 1, i vilket ett flertal ingående och utgående komponentdigitala datakanaler (IT), som är tidsdelat multiplexade till de ingående och ut- gående multiplexa datakanalerna (E,S) har datahastig- heter, som är andra än men undermultipler med en viss låg datahastighet, vilka komponentkanaler överför dataord, som består av ett visst antal bitar och är anordnade i förutbestämda dataordlägen i ingående och utgående multiplexa kanalramar, k ä n n e t e c k n a t d ä r a v, 7910710-8 a; att o - avkännarorganet (220) för bitar av ett förutbestämt' binärt tillstånd avkänner bitar med samma rang i de inkommande komponentkanaldataorden, som hör till de fasinställda, inkommande multiplexkanalramarna, - lagríngsorgan (240) för adressorden upptecknar ut- gående komponentkanaladressord med första och andra delar, vilkas första del är adressen till en ut- gående, multiplex kanal (E) och vars andra del är adressen till den utgående komponentkanalen (ITi,n) vid den utgående multiplexa kanalen (S), som skall inkopplas till en ingående komponentkanal (ITi,n) till den inkommande multiplexa kanalen (E), - organ (230) för avläsning av adressord för läsning av upptecknade adressord, som motsvarar de omkopplade inkommande komponentkanalerna, vilkas lagrade bitar har det förutbestämda binära tillståndet och samma rang, att det adressord avkännande Qrganet omfattar - organ (640), som är anslutna till den multiplexa, digitala huvudlinjen (40) för avkänning av den första delen (19) i adressordet till varje utgående multiplex kanal och - organ (641), som är förbundna med den multiplexa, digitala huvudlinjen (4) och styres av den första adressorddelen avkännande organ (640) för avkänning av den andra delen (IT) av adressorden för varje ut- gående, multiplex kanal och organ, att bitsändarorganen (660,670,671) styres av den första och den andra adressorddelen avkännande organ och överför en bit med nämnda förutbestämda binära tillstånd eller det andra binära tillståndet i samma rang av dataord hos den ut- gående komponentkanalen (IT) för den utgående multiplex- kanalen (S) i motsvarighet till avkänning eller avsaknad av avkänning av den första eller den andra adressorddelen i den utgående komponentkanalen (IT). 25 7910710-8 e.

8. Nät enligt kravet 4, k a n n e't e C k n a t a v organ (250) för överföring av ett antal ramord, som är lika med det förutbestämda antalet dataordbitar i den multiplexa, digitala huvudlinjen (40), varjämte varje huvudlinjeram omfattar ett ramord (FW) och den multiplexade, utgående komponentkanalens adressord motsvarar avkänningen av inkommande komponentkanal- bitar med det förutbestämda binära tillståndet och samma rang i dataorden för de inkommande komponentkanaldataorden för de inkommande multiplexkanalramarna varjämte den multi- plexa, digitala huvudlinjen, som leder återuppträdande multiramar, omfattar ett antal huvudlinjeramar, som är lika med det förutbestämda antalet ordbitar, och varjämte organ (630) är anordnade att förbinda den multiplexa, digitala huvudlinjen (40) för avkänning av ramorden, så att därigenom styres i funktion av kapaciteten hos varje utgående multiplex kanal den första och den andra adress- ordsdelen avkännande organ (640,641) i motsvarighet till ett ramord (FW).

9. Nät enligt kravet 8, k ä n n e t e c k n a t d ä r a v, att adressorden (A) i varje huvudlinjeram följer omedelbart efter ramorden (FW) och följes av ett fritidsintervall (FI) med en längd, som är statistiskt lika med längden av det tidsintervall, som tilldelats mnltiplexadressorden i de utgående komponentkanalerna för de utgående multiplexkanalerna (S).

10. Nät enligt kravet 8, k ä n n e t e c k n a t a v organ (520,260) för överförande av andra förut- _bestämda dataord än de, som överföras från de inkommande komponentkanalerna i den multiplexa, digitala huvud- linjen (40), vilka förutbestämda dataord överföres till tidsintervall (FI) hos huvudlinjeramarna, som har en längd, vilken är statistiskt lika med längden av de tidsintervaller, som har tilldelats de multiplexade adressorden hos utgående komponentkanaler i utgående multiplexkanaler (S). 7910710-8 ga"

11. Nät enligt kravet 8, k ä n n e t e c k n a t d ä r a v, att 2M komponentkanaler (ITi h) i 2N inkommande multiplexkanaler (E-) omkopplats med 2M komponentkanaler (ITj,k) hos _ ZN utgående multiplex- kanaler (S.), varvid varje adressord (A.,k) omfattar en första del (Aj) med N bitar och en andra del (ITj,k) med M bitar, varjämte varje dataord i komponentkanalerna omfattar r bitar och varjämte adressordet för den multi- plexa, digitala huvudlinjen (40) omfattar en multiram med r ramar och varje huvudlinjeram är sammansatt av (2M+N)+1 ord, av vilka ej fler än 2M+N är adressord och ett är ett (N+M)bitramord och har en binär datahastighet, som är lika med (2N+2'M) (M+N) gånger den förutbestämda, låga datahastigheten.