Claims (1)
Устройство коррекции ошибок с расширенным набором решающих правил, содержащее решающий блок, выходы которого являются выходами устройства, три переключателя, выходы которых соединены с информационными входами одноименных регистров, синхронизатор, тактовый вход которого является тактовым входом устройства, первый-третий выходы синхронизатора соединены соответственно с объединенными первыми управляющими входами первого переключателя и первого регистра, объединенными первыми управляющими входами второго переключателя и второго регистра, объединенными первыми управляющими входами третьего переключателя, третьего регистра, решающего блока, вторыми управляющими входами первого и второго переключателей, первого и второго регистров отличающееся тем, что, с целью повышения помехоустойчивости введен четвертый регистр, вход которого является выходом четвертого переключателя, первый информационный вход которого объединен с первыми информационными входами переключателей, решающего блока и является информационным входом устройства, вторые информационные входы переключателей одновременно связаны с соответствующими выходами регистров и входами решающего блока, установочные входы регистров объединены с установочным входом устройства и установочным входом синхронизатора, четвертый выход которого соответственно соединен с объединенными третьими управляющими входами второго переключателя, второго регистра, вторыми управляющими входами третьего переключателя, третьего регистра, решающего блока и первыми управляющими входами четвертого переключателя и четвертого регистра, при этом пятый выход синхронизатора одновременно подключен ко вторым управляющим входам четвертого переключателя и четвертого регистра, третьим управляющим входам третьего, первого переключателей, третьего, первого регистров, решающего блока и четвертым управляющим входам второго переключателя и второго регистра.An error correction device with an expanded set of decision rules, containing a decision block whose outputs are the device outputs, three switches whose outputs are connected to the information inputs of the registers of the same name, a synchronizer, the clock input of which is the clock input of the device, the first and third outputs of the synchronizer are connected respectively with the combined the first control inputs of the first switch and the first register, combined by the first control inputs of the second switch and the second reg Istra, combined by the first control inputs of the third switch, third register, decision block, second control inputs of the first and second switches, first and second registers, characterized in that, in order to increase noise immunity, a fourth register is introduced, the input of which is the output of the fourth switch, the first information input which is combined with the first information inputs of the switches, the decision block and is the information input of the device, the second information inputs teachers simultaneously connected with the corresponding outputs of the registers and inputs of the decisive unit, the installation inputs of the registers are combined with the installation input of the device and the installation input of the synchronizer, the fourth output of which is respectively connected to the combined third control inputs of the second switch, second register, second control inputs of the third switch, third register, decision block and the first control inputs of the fourth switch and the fourth register, with the fifth output hronizatora simultaneously connected to the second control inputs of the fourth switch and the fourth register, the third control inputs of the third, the first switch, third, first registers deciding unit and the fourth control inputs of the second switch and the second register.