RU97112940A - Способ и устройство сжатия данных с использованием ассоциативной памяти - Google Patents
Способ и устройство сжатия данных с использованием ассоциативной памятиInfo
- Publication number
- RU97112940A RU97112940A RU97112940/09A RU97112940A RU97112940A RU 97112940 A RU97112940 A RU 97112940A RU 97112940/09 A RU97112940/09 A RU 97112940/09A RU 97112940 A RU97112940 A RU 97112940A RU 97112940 A RU97112940 A RU 97112940A
- Authority
- RU
- Russia
- Prior art keywords
- decompression
- code
- register
- sequence
- memory
- Prior art date
Links
- 238000007906 compression Methods 0.000 claims 20
- 230000000875 corresponding Effects 0.000 claims 20
- 238000000034 method Methods 0.000 claims 4
Claims (20)
1. Способ сжатия данных для осуществления сжатия входной последовательности (32) сигналов символов данных в последовательность сигналов сжатых кодов, причем сигналы символов данных относятся к алфавиту сигналов символов данных, содержащих символы [А] , отличающийся тем, что включает этапы (a) использования ассоциативной памяти (11), имеющей множество ячеек для запоминания последовательностей сигналов символов данных, причем каждая ячейка имеет поле кода префикса (12) и символьное поле (13), и каждая ячейка имеет связанный с ней адрес (14), причем адрес обеспечивает сигнал сжатого кода для запомненной последовательности, (b) инициализации памяти для размещения последовательностей одного символа [А] упомянутого алфавита путем обнуления поля кода префикса ячеек [А] памяти и ввода сигналов символов данных упомянутого алфавита в символьные поля ячеек [А] соответственно, (с) использования регистра (20), имеющего поле кода (21) и символьное поле (22), (d) обнуления (40) поля кода регистра и введения входного символа данных (33) в символьное поле регистра, (e) ассоциативного сравнения (23) содержимого регистра с содержимым ячеек памяти для определения совпадения между ними, (f) при определении совпадения введения адреса (25), связанного с ячейкой, для которой установлено совпадение, в поле кода регистра и введения следующего символа данных (33) входной последовательности в символьное поле регистра, (g) повторения этапов (е) и (f) до тех пор, пока не будет установлено несовпадение, и нахождения при этом запомненной последовательности наибольшей длины в памяти, для которой установлено совпадение с входной последовательностью, (h) при определении несовпадения на этапе (е) предоставления (34) содержимого поля кода регистра в качестве сигнала сжатого кода с обеспечением при этом сигнала сжатого кода запомненной последовательности наибольшей длины, для которой установлено совпадение, (i) записи содержимого (27, 28) поля кода и символьного поля в поле кода префикса и символьное поле соответственно следующей пустой ячейки памяти с введением при этом в память расширенной последовательности, содержащей упомянутую запомненную последовательность наибольшей длины, для которой установлено совпадение, расширенной следующим сигналом символа данных во входной последовательности, при этом адрес упомянутой следующей пустой ячейки обеспечивает сигнал сжатого кода для упомянутой расширенной последовательности, введенной в память, (j) обнуления (40) поля кода регистра и (k) повторения этапов с (е) по (j) до тех пор, пока не останется входной последовательности сигналов символов данных (32) для сжатия.
2. Способ по п.1, отличающийся тем, что дополнительно включает присвоение последовательных адресов (31) для доступа к последовательным пустым ячейкам памяти для предоставления упомянутой следующей пустой ячейки на этапе (i), причем упомянутые последовательные адреса начинаются с [А]+1.
3. Способ по п.1, отличающийся тем, что этап инициализации дополнительно включает введение в символьные поля ячеек памяти, за исключением упомянутых ячеек [А], произвольной комбинации бит, не распознанных в качестве одного из сигналов символов данных упомянутого алфавита.
4. Способ по п.1, отличающийся тем, что дополнительно включает способ декомпрессии данных (фиг. 2) для осуществления декомпрессии последовательности сигналов сжатых кодов для восстановления соответствующей последовательности входных сигналов символов данных, причем следующие этапы с (о) по (у) включают цикл декомпрессии, а упомянутый способ декомпрессии включает этапы (l) использования памяти для декомпрессии (51), имеющей множество ячеек для запоминания последовательностей сигналов символов данных, причем каждая ячейка имеет поле кода префикса (55) и символьное поле (56), и каждая ячейка имеет связанный с ней адрес, причем адрес обеспечивает сигнал сжатого кода для последовательности, запомненной в памяти для декомпрессии, (m) инициализации памяти для декомпрессии для размещения последовательностей одного символа [А] упомянутого алфавита путем обнуления поля кода префикса ячеек [А] памяти для декомпрессии и ввода сигналов символов данных упомянутого алфавита в символьные поля ячеек [А] соответственно, (n) использования адресного регистра (54), для обеспечения доступа к ячейкам памяти для декомпрессии, (o) приема сигнала сжатого кода (52) в регистр входного кода, (p) передачи содержимого регистра входного кода в адресный регистр, (q) использования регистра предыдущего кода (70) для хранения сигнала сжатого кода, принятого в цикле декомпрессии, предшествовавшем текущему циклу декомпрессии, (r) обеспечения доступа к ячейке памяти для декомпрессии в соответствии с содержимым адресного регистра, (s) введения содержимого (63) символьного поля ячейки, к которой получен доступ, в стек (62) с введением при этом сигнала символа данных в символьное поле соответствующей ячейки в упомянутый стек, (t) введения содержимого (61) поля кода префикса ячейки, к которой получен доступ, в адресный регистр, (u) повторения этапов с ( r ) по ( t) до тех пор, пока содержимое адресного регистра не будет равным нулю (75) с введением при этом в стек сигналов символов данных, соответствующих принятому сигналу сжатого кода, (v) введения адреса (60) следующей пустой ячейки в адресный регистр, (w) записи обновленного кода префикса (71) и обновленного символа (72) в поле кода префикса и в символьное поле, соответственно, ячейки памяти для декомпрессии, к которой получен доступ посредством адресного регистра, при этом обновление кода префикса обеспечивается упомянутым регистром предшествующего кода, обновление символа обеспечивается последним сигналом символа данных, введенным в стек, с введением при этом в память для декомпрессии расширенной последовательности, соответствующей расширенной последовательности, введенной в ассоциативную память, причем адрес упомянутой следующей пустой ячейки обеспечивает сигнал сжатого кода для расширенной последовательности, введенной в память для декомпрессии, (x) вывода (64) содержимого стека с восстановлением при этом последовательности сигналов символов данных, соответствующих принятому сигналу сжатого кода, (y) передачи принятого сигнала сжатого кода, содержащегося в регистре входного кода, в регистр предыдущего кода, (z) повторения этапов с (о) по (у) до тех пор, пока не останется последовательности сигналов сжатых кодов для декомпрессии.
5. Способ по п.4, отличающийся тем, что дополнительно включает присвоение последовательных адресов (60) для доступа к последовательным пустым ячейкам памяти для декомпрессии для предоставления адреса упомянутой следующей пустой ячейки на этапе (v), причем упомянутые последовательные адреса пустых ячеек начинаются с [А] + 1.
6. Способ по п.4, отличающийся тем, что этап вывода содержимого стека включает выдачу сигналов символов данных из стека в порядке, обратном порядку, в котором сигналы символов данных были введены в стек.
7. Способ по п. 4, отличающийся тем, что способ декомпрессии данных включает дополнительную процедуру обработки для случая, когда принятый сигнал сжатого кода (52) не имеет соответствующей последовательности, запомненной в памяти для декомпрессии (51), при этом принятый сигнал сжатого кода не распознается, а дополнительная процедура обработки включает этапы создания дополнительной расширенной последовательности, содержащей последовательность, соответствующую сигналу сжатого кода в регистре предыдущего кода, расширенной упомянутым символом обновления, вывода упомянутой дополнительной расширенной последовательности с выводом при этом последовательности, соответствующей упомянутому нераспознанному сигналу сжатого кода, и запоминания упомянутой дополнительной расширенной последовательности в памяти для декомпрессии (51), причем упомянутый нераспознанный сигнал сжатого кода обеспечивает сигнал сжатого кода, соответствующий упомянутой запомненной дополнительной расширенной последовательности.
8. Способ по п.7, отличающийся тем, что упомянутая дополнительная процедура обработки включает этапы введения упомянутого символа обновления в стек (62), переноса (90) содержимого регистра предыдущего кода в адресный регистр, выполнения этапов с (r ) по (х) с созданием при этом упомянутой дополнительной расширенной последовательности, выдачи упомянутой дополнительной расширенной последовательности и запоминания ее в памяти для декомпрессии (51), причем адрес для этапа (v) обеспечивает упомянутый нераспознанный сигнал сжатого кода для упомянутой дополнительной расширенной последовательности, и продолжения упомянутого способа декомпрессии с этапа (у).
9. Способ по п. 8, отличающийся тем, что этапы с (е) по (j ) образуют цикл сжатия, причем упомянутый способ сжатия включает выполнение текущего цикла сжатия, следующего за выполнением предыдущего цикла сжатия, и упомянутый способ сжатия обеспечивает упомянутый нераспознанный сигнал сжатого кода, когда способ сжатия в текущем цикле сжатия обеспечивает сигнал сжатого кода расширенной последовательности, введенной в ассоциативную память на этапе (i) предыдущего цикла сжатия.
10. Способ по п. 8, отличающийся тем, что дополнительно включает этапы использования адресного счетчика (60) для присвоения последовательных адресов для доступа к последовательным пустым ячейкам памяти для декомпрессии (51) для предоставления адреса упомянутой следующей пустой ячейки на этапе (v), причем упомянутые последовательные адреса пустых ячеек начинаются с [А] +1, и вызова упомянутой дополнительной процедуры обработки в соответствии с результатом сравнения (80) принятого сигнала сжатого кода в регистре входного кода (53) с содержимым адресного счетчика (60).
11. Устройство сжатия данных (10) для осуществления сжатия входной последовательности (37) сигналов символов данных в последовательность сигналов сжатых кодов, причем сигналы символов данных относятся к алфавиту сигналов символов данных, содержащих символы [А], отличающееся тем, что содержит (а) ассоциативную память (11), имеющую множество ячеек для запоминания последовательностей сигналов символов данных, причем каждая ячейка имеет поле кода префикса (12) и символьное поле (13), и каждая ячейка имеет связанный с ней адрес (14), причем адрес обеспечивает сигнал сжатого кода для запомненной последовательности, (b) средство для инициализации памяти для размещения последовательностей одного символа [А] упомянутого алфавита путем обнуления поля кода префикса ячеек [А] памяти и ввода сигналов символов данных упомянутого алфавита в символьные поля ячеек [А] соответственно, (c) регистр (20), имеющий поле кода (21) и символьное поле (22), (d) средство (40) для обнуления поля кода регистра и введения входного символа данных (33) в символьное поле регистра, (е) средство управления (41), связанное с памятью и с регистром, для управления упомянутой памятью для ассоциативного сравнения (23) содержимого регистра с содержимым ячеек памяти для определения совпадения между ними, (f) причем средство управления обеспечивает, при определении совпадения, введение адреса (25), связанного с ячейкой, для которой установлено совпадение, в поле кода регистра и введение следующего символа данных (33) входной последовательности в символьное поле регистра, (g) средство управления также обеспечивает повторение этапов (е) и (f) до тех пор, пока не будет установлено несовпадение и при этом найдена запомненная последовательность наибольшей длины в памяти, для которой установлено совпадение с входной последовательностью, (h) кроме того, средство управления обеспечивает (34), при определении несовпадения на этапе (е), предоставление содержимого поля кода регистра в качестве сигнала сжатого кода с обеспечением при этом сигнала сжатого кода запомненной последовательности наибольшей длины, для которой установлено совпадение, (i) а также средство управления обеспечивает запись содержимого (27, 28) поля кода и символьного поля регистра в поле кода префикса и символьное поле соответственно следующей пустой ячейки памяти с введением при этом в память расширенной последовательности, содержащей упомянутую запомненную последовательность наибольшей длины, для которой установлено совпадение, расширенной следующим сигналом символа данных во входной последовательности, при этом адрес упомянутой следующей пустой ячейки обеспечивает сигнал сжатого кода для упомянутой расширенной последовательности, введенной в память, и (j) средство (40) для обнуления поля кода регистра, (k) при этом средство управления обеспечивает повторение этапов с (е) по (j) до тех пор, пока не останется входной последовательности сигналов символов данных (32) для сжатия.
12. Устройство по п. 11, отличающееся тем, что дополнительно содержит адресный счетчик (31) для присвоения последовательных адресов для доступа к последовательным пустым ячейкам памяти для предоставления упомянутой следующей пустой ячейки на этапе (i), причем упомянутые последовательные адреса начинаются с [А] + 1.
13. Устройство по п. 11, отличающееся тем, что средство для инициализации дополнительно содержит средство для введения в символьные поля ячеек памяти, за исключением упомянутых ячеек [А], произвольной комбинации бит, не распознанных в качестве одного из сигналов символов данных упомянутого алфавита.
14. Устройство по п. 11, отличающееся тем, что дополнительно содержит устройство декомпрессии данных (фиг. 2) для осуществления декомпрессии последовательности сигналов сжатых кодов для восстановления соответствующей последовательности входных сигналов символов данных, причем следующие признаки с (о) по (у) определяют цикл декомпрессии, а упомянутое устройство декомпрессии содержит (l) память для декомпрессии (51), имеющую множество ячеек для запоминания последовательностей сигналов символов данных, причем каждая ячейка имеет поле кода префикса (55) и символьное поле (56), и каждая ячейка имеет связанный с ней адрес, причем адрес обеспечивает сигнал сжатого кода для последовательности, запомненной в памяти для декомпрессии, (m) средство для инициализации памяти для декомпрессии для размещения последовательностей одного символа [А] упомянутого алфавита путем обнуления поля кода префикса ячеек [А] памяти для декомпрессии и ввода сигналов символов данных упомянутого алфавита в символьные поля ячеек [А] соответственно, (n) адресный регистр (54) для обеспечения доступа к ячейкам памяти для декомпрессии, (o) регистр входного кода (53) для приема сигнала сжатого кода (52), (р) средство для передачи содержимого регистра входного кода в адресный регистр, (q) регистр предыдущего кода (70) для хранения сигнала сжатого кода, принятого в цикле декомпрессии, предшествовавшем текущему циклу декомпрессии, (r) стек (62), (s) средство управления декомпрессией (73), связанное с памятью для декомпрессии, с адресным регистром, с регистром входного кода, с регистром предыдущего кода и со стеком, для управления памятью для декомпрессии для обеспечения доступа к ячейкам памяти для декомпрессии соответственно содержимому адресного регистра, (t) при этом средство управления декомпрессией обеспечивает введение содержимого (63) символьного поля ячейки, к которой получен доступ, в стек с введением при этом сигнала символа данных в символьное поле соответствующей ячейки в упомянутый стек, (u) кроме того, средство управления декомпрессией обеспечивает введение содержимого (61) поля кода префикса ячейки, к которой получен доступ, в адресный регистр, (v) средство управления декомпрессией также обеспечивает повторение этапов с ( s) по ( и) до тех пор, пока содержимое адресного регистра не будет равным нулю (75) с введением при этом в стек сигналов символов данных, соответствующих принятому сигналу сжатого кода, (w) а также средство управления декомпрессией обеспечивает введение адреса (60) следующей пустой ячейки в адресный регистр и записи обновленного кода префикса (71) и обновленного символа (72) в поле кода префикса и в символьное поле, соответственно, ячейки памяти для декомпрессии, к которой получен доступ посредством адресного регистра, при этом обновление кода префикса обеспечивается упомянутым регистром предшествующего кода, обновление символа обеспечивается последним сигналом символа данных, введенным в стек, с введением при этом в память для декомпрессии расширенной последовательности, соответствующей расширенной последовательности, введенной в ассоциативную память, причем адрес упомянутой следующей пустой ячейки обеспечивает сигнал сжатого кода для расширенной последовательности, введенной в память для декомпрессии, (х) средство управления декомпрессией также обеспечивает вывод (64) содержимого стека с восстановлением при этом последовательности сигналов символов данных, соответствующих принятому сигналу сжатого кода, (y) кроме того, средство управления декомпрессией обеспечивает передачу принятого сигнала сжатого кода, содержащегося в регистре входного кода, в регистр предыдущего кода, (z) а также средство управления декомпрессией обеспечивает повторение этапов с (о) по (у) до тех пор, пока не останется последовательности сигналов сжатых кодов для декомпрессии.
15. Устройство по п. 14, отличающееся тем, что дополнительно содержит адресный счетчик (60) для присвоения последовательных адресов для доступа к последовательным пустым ячейкам памяти для декомпрессии для предоставления адреса упомянутой следующей пустой ячейки, причем упомянутые последовательные адреса начинаются с [А] + 1.
16. Устройство по п.14, отличающееся тем, что средство управления декомпрессией дополнительно обеспечивает вывод сигналов символов данных из стека в порядке, обратном порядку, в котором сигналы символов данных были введены в стек.
17. Устройство по п. 14, отличающееся тем, что средство управления декомпрессией (73) обеспечивает работу устройства декомпрессии в дополнительном режиме обработки, вызываемом, когда принятый сигнал сжатого кода (52) не имеет соответствующей последовательности, запомненной в памяти для декомпрессии (51), при этом принятый сигнал сжатого кода не распознается, а средство управления декомпрессией в упомянутом дополнительном режиме обработки обеспечивает создание дополнительной расширенной последовательности, содержащей последовательность, соответствующую сигналу сжатого кода в регистре предыдущего кода, расширенной упомянутым символом обновления, вывод упомянутой дополнительной расширенной последовательности с выводом при этом последовательности, соответствующей упомянутому нераспознанному сигналу сжатого кода, и запоминание упомянутой дополнительной расширенной последовательности в памяти для декомпрессии (51), причем упомянутый нераспознанный сигнал сжатого кода обеспечивает сигнал сжатого кода, соответствующий упомянутой запомненной дополнительной расширенной последовательности.
18. Устройство по п.17, отличающееся тем, что средство управления декомпрессией в упомянутом дополнительном режиме обработки обеспечивает введение упомянутого символа обновления в стек (62), перенос (90) содержимого регистра предыдущего кода в адресный регистр, выполнения этапов с (s ) по (х) для создания при этом упомянутой дополнительной расширенной последовательности, выдачи упомянутой дополнительной расширенной последовательности и запоминания ее в памяти для декомпрессии (51), причем адрес для этапа (w) обеспечивает упомянутый нераспознанный сигнал сжатого кода для упомянутой дополнительной расширенной последовательности, и продолжение цикла декомпрессии с этапа (у).
19. Устройство по п. 18, отличающееся тем, что этапы с (е) по (j ) образуют цикл сжатия, причем упомянутое устройство сжатия включает выполнение текущего цикла сжатия, следующего за выполнением предыдущего цикла сжатия, и упомянутое устройство сжатия обеспечивает упомянутый нераспознанный сигнал сжатого кода, когда устройство сжатия в текущем цикле сжатия обеспечивает сигнал сжатого кода расширенной последовательности, введенной в ассоциативную память на этапе (i) предыдущего цикла сжатия.
20. Устройство по п. 18, отличающееся тем, что дополнительно содержит адресный счетчик (60) для присвоения последовательных адресов для доступа к последовательным пустым ячейкам памяти для декомпрессии (51) для предоставления адреса упомянутой следующей пустой ячейки на этапе (w), причем упомянутые последовательные адреса начинаются с [А]+1, и средство (80) для сравнения принятого сигнала сжатого кода в регистре входного кода (53) с содержимым адресного счетчика (60), при этом средство управления декомпрессией обеспечивает вызов упомянутого дополнительного режима обработки в соответствии с результатом сравнения принятого сигнала сжатого кода в регистре входного кода с содержимым адресного счетчика.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/366,356 US5642112A (en) | 1994-12-29 | 1994-12-29 | Method and apparatus for performing LZW data compression utilizing an associative memory |
| US08/366,356 | 1994-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU97112940A true RU97112940A (ru) | 1999-06-20 |
| RU2159989C2 RU2159989C2 (ru) | 2000-11-27 |
Family
ID=23442676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU97112940/09A RU2159989C2 (ru) | 1994-12-29 | 1995-12-18 | Способ и устройство сжатия данных с использованием ассоциативной памяти |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US5642112A (ru) |
| EP (1) | EP0800726B1 (ru) |
| JP (1) | JP3016868B2 (ru) |
| KR (1) | KR100292105B1 (ru) |
| CN (1) | CN1110904C (ru) |
| AT (1) | ATE178442T1 (ru) |
| AU (1) | AU702620B2 (ru) |
| DE (1) | DE69508796T2 (ru) |
| DK (1) | DK0800726T3 (ru) |
| ES (1) | ES2130696T3 (ru) |
| FI (1) | FI972779A0 (ru) |
| GR (1) | GR3030107T3 (ru) |
| RU (1) | RU2159989C2 (ru) |
| WO (1) | WO1996021283A1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2452047C2 (ru) * | 2006-11-17 | 2012-05-27 | Квэлкомм Инкорпорейтед | Ассоциативная память |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002718A (en) * | 1995-10-27 | 1999-12-14 | Hewlett-Packard Company | Method and apparatus for generating runlength-limited coding with DC control |
| US6191711B1 (en) * | 1999-02-25 | 2001-02-20 | Nortel Networks Ltd. | Binary data compression/decompression apparatus and method of operation for use with modem connections |
| US6320523B1 (en) * | 1999-07-30 | 2001-11-20 | Unisys Corporation | Method and apparatus for reducing the time required for compressing data |
| US6728426B1 (en) | 1999-08-23 | 2004-04-27 | International Business Machines Corporation | Compression of form images in gray-level |
| US6404362B1 (en) | 1999-09-21 | 2002-06-11 | Unisys Corporation | Method and apparatus for reducing the time required for decompressing compressed data |
| US6522784B1 (en) | 2000-04-11 | 2003-02-18 | International Business Machines Corporation | Enhanced compression of gray-level images |
| US6348881B1 (en) | 2000-08-29 | 2002-02-19 | Philips Electronics No. America Corp. | Efficient hardware implementation of a compression algorithm |
| US6426711B1 (en) * | 2001-05-14 | 2002-07-30 | Unisys Corporation | Character table implemented data compression method and apparatus |
| US20030088537A1 (en) * | 2001-08-08 | 2003-05-08 | Nec Eluminant Technologies, Inc. | High speed data compression and decompression apparatus and method |
| US6653950B2 (en) * | 2001-09-13 | 2003-11-25 | Unisys Corporation | Data compression method and apparatus utilizing cascaded subdictionaries |
| US7185041B1 (en) | 2001-10-05 | 2007-02-27 | Unisys Corporation | Circuit and method for high-speed execution of modulo division |
| US6466144B1 (en) * | 2001-11-30 | 2002-10-15 | Unisys Corporation | Data decompressor for use with a data compressor implemented with limited length character tables and compact string codes |
| US6614368B1 (en) * | 2002-01-16 | 2003-09-02 | Unisys Corporation | Data compression method and apparatus utilizing cascaded character tables |
| US6628211B1 (en) * | 2002-03-19 | 2003-09-30 | Unisys Corporation | Prefix table implemented data compression method and apparatus |
| US6624762B1 (en) | 2002-04-11 | 2003-09-23 | Unisys Corporation | Hardware-based, LZW data compression co-processor |
| US7136960B2 (en) * | 2002-06-14 | 2006-11-14 | Integrated Device Technology, Inc. | Hardware hashing of an input of a content addressable memory (CAM) to emulate a wider CAM |
| DE10310858A1 (de) * | 2003-03-11 | 2004-09-23 | Bergische Universität Wuppertal | Verfahren und Vorrichtung zur Kompression einer Zeichenkette |
| US7664173B2 (en) * | 2004-06-07 | 2010-02-16 | Nahava Inc. | Method and apparatus for cached adaptive transforms for compressing data streams, computing similarity, and recognizing patterns |
| RU2004113857A (ru) * | 2004-07-19 | 2005-12-20 | Николай Михайлович Алексеев (RU) | Способ сжатия информации, представленной в электронной форме |
| US7256715B1 (en) * | 2005-01-07 | 2007-08-14 | Altera Corporation | Data compression using dummy codes |
| US8438558B1 (en) | 2009-03-27 | 2013-05-07 | Google Inc. | System and method of updating programs and data |
| CN101572552B (zh) * | 2009-06-11 | 2012-07-18 | 哈尔滨工业大学 | 基于内容可寻址存储器的高速无损数据压缩系统 |
| US8427347B1 (en) | 2011-03-30 | 2013-04-23 | Altera Corporation | Dynamic data compression and decompression |
| EP2843842A1 (en) * | 2013-09-03 | 2015-03-04 | Compact AG | Method and system for LZW based decompression |
| US11169717B2 (en) * | 2018-12-28 | 2021-11-09 | Micron Technology, Inc. | Unauthorized access command logging using a key for a protected region of memory |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151697A (en) * | 1990-10-15 | 1992-09-29 | Board Of Regents Of The University Of Washington | Data structure management tagging system |
| US5373290A (en) * | 1991-09-25 | 1994-12-13 | Hewlett-Packard Corporation | Apparatus and method for managing multiple dictionaries in content addressable memory based data compression |
| US5339076A (en) * | 1992-04-27 | 1994-08-16 | Integrated Information Technology | Data compression using content addressable memory |
| US5485526A (en) * | 1992-06-02 | 1996-01-16 | Hewlett-Packard Corporation | Memory circuit for lossless data compression/decompression dictionary storage |
| US5469161A (en) * | 1992-08-13 | 1995-11-21 | International Business Machines Corporation | Algorithm for the implementation of Ziv-Lempel data compression using content addressable memory |
| US5455576A (en) * | 1992-12-23 | 1995-10-03 | Hewlett Packard Corporation | Apparatus and methods for Lempel Ziv data compression with improved management of multiple dictionaries in content addressable memory |
| US5369605A (en) * | 1993-07-07 | 1994-11-29 | Dell Usa, L.P. | Incremental search content addressable memory for increased data compression efficiency |
| US5532693A (en) * | 1994-06-13 | 1996-07-02 | Advanced Hardware Architectures | Adaptive data compression system with systolic string matching logic |
-
1994
- 1994-12-29 US US08/366,356 patent/US5642112A/en not_active Expired - Lifetime
-
1995
- 1995-12-18 DE DE69508796T patent/DE69508796T2/de not_active Expired - Fee Related
- 1995-12-18 CN CN95197190A patent/CN1110904C/zh not_active Expired - Fee Related
- 1995-12-18 JP JP8521063A patent/JP3016868B2/ja not_active Expired - Fee Related
- 1995-12-18 ES ES95943914T patent/ES2130696T3/es not_active Expired - Lifetime
- 1995-12-18 AT AT95943914T patent/ATE178442T1/de not_active IP Right Cessation
- 1995-12-18 WO PCT/US1995/016615 patent/WO1996021283A1/en active IP Right Grant
- 1995-12-18 AU AU45259/96A patent/AU702620B2/en not_active Ceased
- 1995-12-18 RU RU97112940/09A patent/RU2159989C2/ru not_active IP Right Cessation
- 1995-12-18 DK DK95943914T patent/DK0800726T3/da active
- 1995-12-18 EP EP95943914A patent/EP0800726B1/en not_active Expired - Lifetime
- 1995-12-18 KR KR1019970704428A patent/KR100292105B1/ko not_active IP Right Cessation
-
1997
- 1997-05-29 US US08/864,753 patent/US5838264A/en not_active Expired - Lifetime
- 1997-06-27 FI FI972779A patent/FI972779A0/fi unknown
-
1999
- 1999-04-30 GR GR990401189T patent/GR3030107T3/el unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2452047C2 (ru) * | 2006-11-17 | 2012-05-27 | Квэлкомм Инкорпорейтед | Ассоциативная память |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU97112940A (ru) | Способ и устройство сжатия данных с использованием ассоциативной памяти | |
| US5151697A (en) | Data structure management tagging system | |
| US5293164A (en) | Data compression with pipeline processor having separate memories | |
| US4558302A (en) | High speed data compression and decompression apparatus and method | |
| JP2502469B2 (ja) | 文字デ―タを圧縮し圧縮済みデ―タを展開するための静的辞書構造を提供する方法および手段 | |
| RU2159989C2 (ru) | Способ и устройство сжатия данных с использованием ассоциативной памяти | |
| US5563595A (en) | Method and apparatus for compressing data | |
| CA2051135C (en) | Compressed language dictionary | |
| JPH09503609A (ja) | ビット・マッピングの装置および方法 | |
| CN111078652A (zh) | 物流箱码的归档压缩方法及装置 | |
| US6392568B1 (en) | Data compression and decompression method and apparatus with embedded filtering of dynamically variable infrequently encountered strings | |
| EP0647034B1 (en) | A variable word length code decoding method, and a decoder for performing the same | |
| US5913216A (en) | Sequential pattern memory searching and storage management technique | |
| EP0649105B1 (en) | Word/number and number/word mapping | |
| JP3130324B2 (ja) | データ圧縮方式 | |
| JP3229690B2 (ja) | 可変長符号復号器 | |
| JP2000187607A (ja) | 名前変換装置および記録媒体 | |
| JP3506742B2 (ja) | Ｗ／ｎおよびｎ／ｗマッピング法 | |
| EP0411692B1 (en) | Lempel-Ziv decoder | |
| JPH0650478B2 (ja) | デ−タ圧縮記憶方式 | |
| JPH08251035A (ja) | データストリームを圧縮／圧縮解除するシステム、送信機及び受信機 | |
| JP3722231B2 (ja) | コンパクトにエンコードされて記憶されたストリングの組を有する製品 | |
| Davis | Hu-Tucker alogorithm for building optimal alphabetic binary search trees | |
| JPH03273738A (ja) | パケットアドレス変換回路 | |
| JPH0437316A (ja) | 可変長符号復号化装置 |