RU92212U1 - DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE - Google Patents

DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE Download PDF

Info

Publication number
RU92212U1
RU92212U1 RU2009138551/22U RU2009138551U RU92212U1 RU 92212 U1 RU92212 U1 RU 92212U1 RU 2009138551/22 U RU2009138551/22 U RU 2009138551/22U RU 2009138551 U RU2009138551 U RU 2009138551U RU 92212 U1 RU92212 U1 RU 92212U1
Authority
RU
Russia
Prior art keywords
input
output
partial
residues
bit
Prior art date
Application number
RU2009138551/22U
Other languages
Russian (ru)
Inventor
Вячеслав Михайлович Захаров
Евгений Львович Столов
Сергей Викторович Шалагин
Original Assignee
Государственное образовательное учреждение высшего профессионального образования Казанский государственный технический университет им. А.Н. Туполева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования Казанский государственный технический университет им. А.Н. Туполева filed Critical Государственное образовательное учреждение высшего профессионального образования Казанский государственный технический университет им. А.Н. Туполева
Priority to RU2009138551/22U priority Critical patent/RU92212U1/en
Application granted granted Critical
Publication of RU92212U1 publication Critical patent/RU92212U1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

1. Устройство для формирования остатков по заданному модулю, содержащее Т блоков формирования частичных остатков с информационным входом на n разрядов, входом первичных остатков на (n-p-1)·(p+1) разряд, входом инициализации, синхровходом и выходом на (p+q) разрядов соответственно, где Т - максимальное количество однотипных операций, требуемых для формирования остатков чисел по (p+1)-разрядному модулю, (p+1)<n, n - разрядность чисел, q=[log2(n-p)], отличающееся тем, что в него введены два параллельных (p+2)- и (p+1)-разрядных регистра с синхровходом, входом и выходом данных соответственно, мультиплексор с двумя входами данных, управляющим входом и выходом, компаратор с двумя входами и выходом, блок вычитания с входами уменьшаемого и вычитаемого, а также с выходом разности, причем синхровходы блоков формирования частичных остатков соединены с синхровходом устройства, входы инициализации и первичных остатков блоков формирования частичных остатков соединены с входами инициализации и первичных остатков устройства соответственно, информационный вход первого из блоков формирования частичных остатков является входом чисел устройства, выход t-го блока формирования частичных остатков соединен с информационным входом (t+1)-го блока формирования частичных остатков, где , вход данных (p+2)-разрядного параллельного регистра соединен с выходом T-го блока формирования частичных остатков, его синхровход является синхровходом устройства, а его выход соединен с первым входом данных мультиплексора, с первым входом компаратора и с входом уменьшаемого блока вычитания; вход данных (p+1)-разрядного регистра с синхровходом является входом модуля устройст�1. A device for generating residues according to a given module, containing T blocks for the formation of partial residues with an information input of n bits, input of primary residues to (np-1) · (p + 1) bits, initialization input, sync input and output to (p + q) discharges, respectively, where T is the maximum number of operations of the same type required to form the remainder of numbers by the (p + 1) -bit module, (p + 1) <n, n is the bit capacity of the numbers, q = [log2 (np)], characterized in that two parallel (p + 2) - and (p + 1) -bit registers with a sync input, input and output are introduced into it data, respectively, a multiplexer with two data inputs controlling the input and output, a comparator with two inputs and an output, a subtraction unit with inputs of a decremented and subtracted, as well as a difference output, moreover, the clock inputs of the partial residual formation units are connected to the device clock, the initialization and primary inputs the residual blocks of the formation of partial residues connected to the inputs of the initialization and the primary residues of the device, respectively, the information input of the first of the blocks forming the partial residues is the input of the device numbers, the output of the t-th block of the formation of partial residues is connected to the information input of the (t + 1) -th block of the formation of partial residues, where, the data input of the (p + 2) -bit parallel register is connected to the output of the T-th block of formation partial residuals, its sync input is the device's sync input, and its output is connected to the first data input of the multiplexer, to the first input of the comparator and to the input of the reduced unit of subtraction; the data input of the (p + 1) -bit register with the sync input is the input of the device

Description

Полезная модель относится к вычислительной технике и может быть использована в цифровых вычислительных устройствах для формирования кодовых последовательностей.The utility model relates to computing and can be used in digital computing devices to form code sequences.

Известно устройство для формирования остатка по модулю от числа, содержащее два элемента задержки, элемент запрета, с первого по третий регистры, блок элементов И, группу блоков элементов И, комбинационный сумматор по модулю (см. патент РФ №2157589, кл. H03M 7/18, G06F 7/38, 10.10.2000).A device is known for generating a remainder modulo a number containing two delay elements, a prohibition element, from the first to third registers, a block of elements And, a group of blocks of elements And, a combinational adder modulo (see RF patent No. 2157589, class H03M 7 / 18, G06F 7/38, 10/10/2000).

Недостатком данного устройства является низкое быстродействие при вычислении остатка по модулю для потока чисел.The disadvantage of this device is the low speed when calculating the remainder modulo for a stream of numbers.

Наиболее близким по технической сущности к заявляемой полезной модели является устройство для формирования остатка по произвольному модулю от числа, содержащее l=((k∗/N)-1) блоков формирования частичных остатков (где k∗ - количество разрядов в двоичном представлении числа, от которого формируется остаток, с учетом добавленных для достижения кратности N разрядов), (l+1) блоков умножения по модулю, блока распределения коэффициентов и сумматора по модулю (см. патент РФ №2324972, кл. G06F 7/72, H03M 7/18, 20.05.2008).The closest in technical essence to the claimed utility model is a device for generating a remainder modulo an arbitrary number, containing l = ((k ∗ / N) -1) blocks for the formation of partial residues (where k ∗ is the number of bits in the binary representation of the number, from of which the remainder is formed, taking into account added to achieve the multiplicity of N digits), (l + 1) modulo multiplication blocks, coefficient distribution block and modulo adder (see RF patent No. 2323272, class G06F 7/72, H03M 7/18 05/20/2008).

Недостатком данного устройства является низкое быстродействие при вычислении остатков по модулю для потока чисел, так как формирование частичного остатка и выполнение операций умножения и сложения по модулю производится заново для каждого из чисел в потоке, кроме того, вычисление остатка по модулю для очередного числа в потоке не может быть начато до тех пор, пока не завершено вычисление остатка по модулю для предыдущего числа. Эти недостатки устранены в предлагаемом устройстве.The disadvantage of this device is the low speed when calculating residues modulo for a stream of numbers, since the formation of a partial remainder and the execution of multiplication and addition modulo is performed anew for each of the numbers in the stream, in addition, the calculation of the remainder modulo for the next number in the stream is not can be started until the calculation of the remainder modulo for the previous number is completed. These disadvantages are eliminated in the proposed device.

Техническим результатом предлагаемой полезной модели является повышение быстродействия формирования остатков по заданному модулю для потока чисел за счет конвейеризации процесса вычисления частичных и итоговых остатков.The technical result of the proposed utility model is to increase the speed of generating residuals by a given module for a stream of numbers by pipelining the process of calculating partial and final residuals.

Технический результат в устройстве для формирования остатков по заданному модулю, содержащем Т блоков формирования частичных остатков с информационным входом на n разрядов, входом первичных остатков на (n-p-1)·(p+1) разряд, входом инициализации, синхровходом и выходом на (р+q) разрядов соответственно, где Т - максимальное количество однотипных операций, требуемых для формирования остатков чисел по (р+1)-разрядному модулю, (p+1)<n, n - разрядность чисел, q=]log2(n-p)[, достигается тем, что в него введены два параллельных (р+2)- и (р+1)-разрядных регистра с синхровходом, входом и выходом данных соответственно, мультиплексор с двумя входами данных, управляющим входом и выходом, компаратор с двумя входами и выходом, блок вычитания с входами уменьшаемого и вычитаемого, а также с выходом разности, причем синхровходы блоков формирования частичных остатков соединены с синхровходом устройства, входы инициализации и первичных остатков блоков формирования частичных остатков соединены с входами инициализации и первичных остатков устройства соответственно, информационный вход первого из блоков формирования частичных остатков является входом чисел устройства, выход t-го блока формирования частичных остатков соединен с информационным входом (t+1)-го блока формирования частичных остатков, ; вход данных (р+2)-разрядного параллельного регистра соединен с выходом T-го блока формирования частичных остатков, его синхровход является синхровходом устройства, а его выход соединен с первым входом данных мультиплексора, с первым входом компаратора и с входом уменьшаемого блока вычитания; вход данных (p+1)-разрядного регистра с синхровходом является входом модуля устройства, его синхровход - входом инициализации устройства, а выход (р+1)-разрядного регистра с синхровходом соединен с вторым входом компаратора и входом вычитаемого блока вычитания; второй вход данных мультиплексора связан с выходом разности блока вычитания, а его управляющий вход - с выходом компаратора, выход мультиплексора является выходом устройства.The technical result in a device for generating residues according to a given module, containing T blocks for the formation of partial residues with an information input of n bits, input of primary residues to (np-1) · (p + 1) discharge, initialization input, clock input and output to (p + q) digits, respectively, where T is the maximum number of operations of the same type required to form the remainder of numbers by the (p + 1) -bit module, (p + 1) <n, n is the bit capacity of the numbers, q =] log 2 (np) [, is achieved by the fact that two parallel (p + 2) - and (p + 1) -bit registers with sync the progress, input and output of the data, respectively, a multiplexer with two data inputs controlling the input and output, a comparator with two inputs and an output, a subtraction unit with inputs of a decremented and subtracted, as well as a difference output, moreover, the synchro-inputs of the partial residual formation units are connected to the device sync input. , the initialization inputs and primary residues of the partial residual formation blocks are connected to the initialization inputs and primary residues of the device, respectively, the information input of the first of the blocks of partial residues is the input of the numbers of the device, the output of the t-th block of the formation of partial residues is connected to the information input of the (t + 1) th block of the formation of partial residues, ; the data input of a (p + 2) -bit parallel register is connected to the output of the T-th block of partial residual formation, its sync input is the device sync input, and its output is connected to the first data input of the multiplexer, to the first input of the comparator and to the input of the reduced subtraction block; the data input of the (p + 1) -bit register with the sync input is the input of the device module, its sync input is the input of the device initialization, and the output of the (p + 1) -bit register with the sync input is connected to the second input of the comparator and the input of the subtracted subtraction block; the second data input of the multiplexer is connected to the output of the difference of the subtraction block, and its control input is connected to the output of the comparator, the output of the multiplexer is the output of the device.

Блок формирования частичных остатков содержит параллельный n-разрядный регистр с синхровходом, а также входом и выходом данных соответственно, где n - разрядность чисел, (n-p-1) параллельных (p+1)-разрядных регистров с синхровходом, входом и выходом данных соответственно, где (p+1) - разрядность заданного модуля, (p+1)<n, (n-p-1) буферных элементов с управляющим входом и (p+1)-разрядными входом и выходом данных соответственно, а также комбинационный сумматор с (n-p) (р+1)-разрядными входами и (р+q)-разрядным выходом, причем вход данных параллельного n-разрядного регистра является информационным входом блока формирования частичных остатков, а его синхровход - синхровходом блока формирования частичных остатков, (р+1) разрядов с его выхода данных соединены с первым входом комбинационного сумматора, а его s-й выход связан с управляющим входом (s-p)-го буферного элемента, ; вход данных (s-p)-го (р+1)-разрядного регистра соединен с (s-р)-м элементом входа первичных остатков блока формирования частичных остатков, на который подается значение bs=2smodL, соответственно, его синхровход - входом инициализации блока формирования частичных остатков, а его выход - входом данных (s-р)-го буферного элемента, ; выходы данных каждого из (s-р)-х буферных элементов соединены с входами комбинационного сумматора под номерами (s-p+1), , соответственно, выход комбинационного сумматора является выходом блока формирования частичных остатков.The partial residual formation block contains a parallel n-bit register with a clock input, as well as data input and output, respectively, where n is the bit depth of the numbers, (np-1) parallel (p + 1) -bit registers with a clock input, data input and output, respectively where (p + 1) is the bit depth of a given module, (p + 1) <n, (np-1) buffer elements with a control input and (p + 1) -bit data input and output, respectively, and also a combinational adder with (np ) (p + 1) -digit inputs and (p + q) -digit output, and the data input is parallel to n-bit p the histra is the information input of the partial residual formation unit, and its sync input is the sync input of the partial residual formation unit, (p + 1) bits from its data output are connected to the first input of the combinational adder, and its s-th output is connected to the control input (sp) - th buffer element ; the data input of the (sp) th (p + 1) -bit register is connected to the (s-p) th input element of the primary residuals of the partial residual formation unit, to which the value b s = 2 s modL is supplied, respectively, its sync input is input initialization of the unit for the formation of partial residues, and its output is the data input of the (s-p) -th buffer element, ; the data outputs of each of the (s-p) -x buffer elements are connected to the inputs of the combination adder under the numbers (s-p + 1), accordingly, the output of the combinational adder is the output of the partial residual formation unit.

Схема устройства для формирования остатков по заданному модулю изображена на фиг.1, а схема блока формирования частичных остатков - на фиг.2.A diagram of a device for generating residues according to a given module is shown in figure 1, and a diagram of a block for forming partial residues is shown in figure 2.

Устройство для формирования остатков по заданному модулю содержит T блоков 1 формирования частичных остатков, параллельные (p+2)- и (p+1) -разрядные регистры 2 и 3 с синхровходом, входом и выходом данных соответственно, мультиплексор 4 с двумя входами данных, управляющим входом и выходом, компаратор 5 с двумя входами и выходом, блок 6 вычитания с входами уменьшаемого и вычитаемого, а также с выходом разности. Вход 7 является входом чисел устройства - n-разрядных чисел А, вход 8 - синхровходом устройства, вход 9 - входом модуля устройства, (р+1)-разрядного модуля L, вход 10 - входом инициализации устройства, а вход 11 - входом первичных остатков bs=2smodL устройства, . Выход 12 является выходом устройства, на который поступают значения остатков - G.A device for generating residues according to a given module contains T blocks 1 of forming partial residues, parallel (p + 2) and (p + 1) -bit registers 2 and 3 with clock input, input and output, respectively, a multiplexer 4 with two data inputs, control input and output, a comparator 5 with two inputs and an output, a subtraction unit 6 with inputs of a decremented and subtracted, as well as a difference output. Input 7 is the input of device numbers - n-bit numbers A, input 8 is the device sync input, input 9 is the input of the device module, (p + 1) -bit module L, input 10 is the device initialization input, and input 11 is the primary residual input b s = 2 s modL device . Output 12 is the output of the device, which receives the values of the residues - G.

На фиг.2 представлен t-й блок 1 формирования частичных остатков, , который включает параллельный n-разрядный регистр 13 с синхровходом, входом и выходом данных, (n-p-1) параллельных (p+1)-разрядных регистров 14 с синхровходом, входом и выходом данных соответственно, (n-p-1) буферных элементов 15 с управляющим входом и (р+1)-разрядными входом и выходом данных соответственно, а также комбинационный сумматор 16 с (n-p) (p+1)-разрядными входами и (р+q) -разрядным выходом. Для t-го блока 1 формирования частичных остатков, , вход 8 является синхровходом устройства, вход 10 - входом инициализации устройства, а вход 11 - входом первичных остатков bs, , соответственно. Информационный вход 17 первого блока 1 формирования частичных остатков (см. фиг.1) является входом 7 чисел устройства, а информационный вход 17 t-го блока 1 формирования частичных остатков является выходом 18 (t-1)-го блока 1 формирования частичных остатков, , соответственно. Выход 18 является выходом блока 1 формирования частичных остатков.Figure 2 presents the t-th block 1 of the formation of partial residues, , which includes a parallel n-bit register 13 with a clock input, input and output of data, (np-1) parallel (p + 1) -bit registers 14 with a clock input, input and output of data, respectively, (np-1) buffer elements 15 s control input and (p + 1) -bit input and output, respectively, as well as a combinational adder 16 with (np) (p + 1) -bit inputs and (p + q) -bit output. For the t-th block 1 of the formation of partial residues, , input 8 is the device sync input, input 10 is the device initialization input, and input 11 is the primary residual input b s , , respectively. The information input 17 of the first block 1 of the formation of partial residues (see figure 1) is the input 7 of the numbers of the device, and the information input 17 of the t-th block 1 of the formation of partial residues is the output of the 18 (t-1) th block 1 of the formation of partial residues, , respectively. Output 18 is the output of block 1 of the formation of partial residues.

Рассмотрим устройство для формирования остатков по заданному модулю в работе.Consider a device for generating residues for a given module in operation.

В предлагаемом устройстве вычисление первичных остатков по модулю, одинаковых для всего потока чисел, реализуется на этапе предварительной подготовки данных. По сравнению с прототипом (см. патент РФ №2324972, кл. G06F 7/72, H03M 7/18, 20.05.2008), из устройства исключена операция умножения. Кроме того, в устройстве организована конвейеризация процесса вычисления остатков по заданному модулю для потока чисел на базе последовательного выполнения операций сложения (не по модулю) первичных остатков.In the proposed device, the calculation of primary residues modulo, the same for the entire stream of numbers, is implemented at the stage of preliminary data preparation. Compared with the prototype (see RF patent No. 2323972, class G06F 7/72, H03M 7/18, 05/20/2008), the multiplication operation is excluded from the device. In addition, the device organizes the pipelining of the process of calculating residues modulo a given module for a stream of numbers based on the sequential execution of addition operations (not modulo) of primary balances.

Сущность полезной модели в том, что предлагаемое устройство реализует процедуру последовательного вычисления значения остатков G по заданному модулю для потока n-разрядных чисел А на основе частичных остатков. Число А тождественно равно представлению в виде степеней числа два, просуммированных в соответствии с коэффициентами при каждой его степени:The essence of the utility model is that the proposed device implements the procedure for sequentially calculating the values of the residuals G for a given module for the stream of n-bit numbers A based on partial residuals. The number A is identically equal to the representation in the form of powers of two, summed in accordance with the coefficients at each of its degrees:

Частичный остаток по модулю L, представленный (р+1)-разрядным вектором, вычисляется по формуле вида:The partial remainder modulo L, represented by a (p + 1) -bit vector, is calculated by a formula of the form:

где первичные остатки вычисляются согласно выражению:where the primary residues are calculated according to the expression:

Значение p выбирается из условия: (2p<L)&(2p+1>L). Величина g есть сумма первичных остатков (3), каждый из которых является слагаемым, если as=1, , при этом А≡gmodL, и А≡GmodL.The value of p is selected from the condition: (2 p <L) & (2 p + 1 > L). The quantity g is the sum of the primary residuals (3), each of which is a term, if a s = 1, , while А≡gmodL, and А≡GmodL.

При формировании первичных остатков согласно (3) на этапе предварительной подготовки данных используется следующая процедура (см. патент РФ №2324972, кл. G06F 7/72, Н03М 7/18, 20.05.2008). Величина z=2s, , сравнивается со значением модуля L. Если z≥L, то из z вычитается значение модуля L, а полученное в результате значение z1=z-L вновь сравнивается со значением L. Если и в этом случае значение z1≥L, то из z1 вновь вычитается значение L, а полученное в результате значение z2=z1-L сравнивается со значением L. Данные операции производятся до тех пор, пока значение zy, полученное на этапе у, не станет меньше значения модуля L. В этом случае значение zy является первичный остаток bs. Если уже на первом этапе z<L, то в качестве bs принимаем значение z=2s.When forming the primary residues according to (3) at the stage of preliminary data preparation, the following procedure is used (see RF patent No. 2323272, class G06F 7/72, H03M 7/18, 05/20/2008). The value z = 2 s , , is compared with the value of the module L. If z≥L, then the value of the module L is subtracted from z, and the resulting value z 1 = zL is again compared with the value of L. If, in this case, the value z 1 ≥L, then from z 1 the value of L is again subtracted, and the resulting value of z 2 = z 1 -L is compared with the value of L. These operations are performed until the value of z y obtained in step y is less than the value of the module L. In this case, the value z y is the primary residue b s . If at the first stage z <L, then as b s we take the value z = 2 s .

В прототипе (см. см. патент РФ №2324972, кл. G06F 7/72, H03M 7/18, 20.05.2008) процедура (3) реализуется аппаратно, на каждой ступени. Это требует дополнительных затрат и не позволяет реализовать вычисления на каждой ступени независимо для потока чисел.In the prototype (see see RF patent No. 2323972, class G06F 7/72, H03M 7/18, 05/20/2008) procedure (3) is implemented in hardware, at each stage. This requires additional costs and does not allow the implementation of calculations at each stage independently for a stream of numbers.

Количество выполняемых операций вида (2) - t, требуемых для получения частичного остатка g∈[0,2p+1-1] на основе числа А заданной разрядности n и заданной величины модуля L, А∈[L+1,2n-1], определяется путем непосредственного машинного подсчета. Приведем пример, для чисел А разрядности n=8, 16 и 24, для которых L принимают значения 23, 263 и 4127 соответственно. Количество значений А, для которых частичный остаток g∈[0,2p+1-1] при заданной величине модуля L вычисляется за t операций вида (2), , приведено в таблице. При этом величина Т - максимальное значение t для заданного n, принимает значение 2, 2 и 3 для n=8, 16 и 24 соответственно. Затем, после выполнения операций (2) T раз, остаток G определяется на основе g∈[0,2p+1-1] по формуле:The number of operations of the form (2) - t required to obtain a partial remainder g∈ [0.2 p + 1 -1] based on the number A of the given bit depth n and the given value of the module L, A∈ [L + 1,2 n - 1] is determined by direct machine counting. We give an example, for numbers A of bit capacity n = 8, 16 and 24, for which L take values 23, 263 and 4127, respectively. The number of values of A for which the partial remainder g∈ [0.2 p + 1 -1] for a given value of the module L is calculated for t operations of the form (2), is given in the table. Moreover, the value of T is the maximum value of t for a given n, takes the value 2, 2 and 3 for n = 8, 16 and 24, respectively. Then, after performing operations (2) T times, the remainder G is determined based on g∈ [0.2 p + 1 -1] according to the formula:

Таблица. Количество значений A, A∈[L+1,2n-1], для которых значение частичного остатка вычисляется t разTable. The number of values A, A∈ [L + 1.2 n -1] for which the value of the partial remainder is calculated t times nn LL t=0t = 0 t=1t = 1 t=2t = 2 t=3t = 3 t=4t = 4 88 2323 8080 131131 2121 00 00 1616 263263 ~9,10·103 ~ 9.1010 3 ~32,5·103 ~ 32.510 3 ~23,6·103 ~ 23.610 3 00 00 2424 41274127 ~734·103 ~ 73410 3 ~7,44·106 ~ 7.44 · 10 6 ~8,45·106 ~ 8.4510 6 ~147·103 ~ 14710 3 00

За счет вычисления первичных остатков на этапе предварительной подготовки данных согласно (3), а также параллельного вычисления значений частичных остатков g и G для различных чисел в потоке согласно (2) и (4) соответственно, достигается повышение производительности выполнения операции формирования остатков по заданному модулю L для потока чисел.By calculating the primary residuals at the stage of preliminary data preparation according to (3), as well as parallel computing the values of the partial residuals g and G for various numbers in the stream according to (2) and (4), respectively, an increase in the productivity of performing the operation of generating residues by a given module is achieved L for a stream of numbers.

Технический результат выражен в увеличении производительности выполнения операции формирования остатков по заданному модулю для потока чисел путем конвейеризации процесса вычисления частичных и итоговых остатков на основе значений первичных остатков, полученных на этапе предварительной подготовки данных.The technical result is expressed in increasing the productivity of the operation of generating residuals by a given module for a stream of numbers by pipelining the process of calculating partial and final residuals based on the values of primary residuals obtained at the stage of preliminary data preparation.

Значение числа а, поступившее на вход 7 чисел устройства, который является информационным входом 17 блока 1 формирования частичных остатков, по синхросигналу 8, поступившему на синхровход параллельного n-разрядного регистра 13, заносится в данный регистр. При этом (p+1) разрядов числа, занесенного в параллельный n-разрядный регистр 13, с номерами s, , поступают на первый вход комбинационного сумматора 16, а каждый s-й разряд из параллельного n-разрядного регистра 13 поступает на управляющий вход (s-р)-го буферного элемента 15 соответственно, . На этапе инициализации, в (s-р)-е параллельные (р+1)-разрядные регистры 14 через вход 11 первичных остатков по сигналу инициализации, подаваемому на вход 10 инициализации устройства, заносятся значения первичных остатков bs, , соответственно, которые затем с выхода (s-p)-го параллельного (р+1)-разрядного регистра 14 поступают на вход (s-p)-го буферного элемента 15, , соответственно. Значения с выхода (s-p)-го буферного элемента 15 поступают на (s-p+1)-й вход комбинационного сумматора 16, , соответственно. На выход 18 блока 1 формирования частичных остатков, который является также выходом комбинационного сумматора 16, поступает (p+q)-разрядное значение частичного остатка g, вычисленного согласно (2).The value of the number a received at the input 7 of the numbers of the device, which is the information input 17 of the block 1 of the formation of partial residuals, according to the clock signal 8 received at the clock input of the parallel n-bit register 13, is entered in this register. In this case (p + 1) bits of the number entered in the parallel n-bit register 13, with numbers s, are received at the first input of the combination adder 16, and each s-th bit from the parallel n-bit register 13 is supplied to the control input of the (s-p) -th buffer element 15, respectively, . At the initialization stage, in the (s-p) -th parallel (p + 1) -bit registers 14 through the input 11 of the primary residuals on the initialization signal supplied to the initialization input 10 of the device, the values of the primary residuals b s are entered , respectively, which then from the output of the (sp) -th parallel (p + 1) -bit register 14 go to the input of the (sp) -th buffer element 15, , respectively. The values from the output of the (sp) -th buffer element 15 are fed to the (s-p + 1) -th input of the combination adder 16, , respectively. The output 18 of the block 1 forming partial residuals, which is also the output of the combinational adder 16, receives the (p + q) -bit value of the partial remainder g calculated according to (2).

На этапе инициализации по сигналу инициализации, подаваемому на вход 10 инициализации устройства, в параллельный (р+1)-разрядный регистр 3 (через (р+1)-разрядный вход 9 модуля устройства) заносится значение модуля L, а в параллельный (р+1)-разрядный регистр 14 (через (р+1)-разрядный вход 11 первичных остатков) - значение первичных остатков bs, , соответственно.At the initialization stage, according to the initialization signal supplied to the device initialization input 10, the value of module L is entered in the parallel (p + 1) -bit register 3 (through the (p + 1) -digit input 9 of the device module), and in the parallel (p + 1) -digit register 14 (through (p + 1) -digit input of 11 primary residues) - the value of the primary residues b s , , respectively.

На этапе функционирования на n-разрядный информационный вход 17 первого блока 1 формирования частичных остатков, который является также входом 7 чисел устройства, поступает значение А. На младшие (p+2) двоичных разряда информационного входа 17 второго блока 1 формирования частичных остатков поступает значение, снимаемое с выхода 18 первого блока 1 формирования частичных остатков, а на остальные (n-p-2) двоичных разряда информационного входа 17 второго блока 1 формирования частичных остатков подаются нулевые значения. Значение, снимаемое с выхода 18 t-го блока 1 формирования частичных остатков, поступает на младшие (p+2) двоичных разряда информационного входа 17 (t+1)-го блока 1 формирования частичных остатков, а на остальные (n-p-2) двоичных разряда информационного входа 17 (t+1)-го блока 1 формирования частичных остатков подаются нулевые значения, , соответственно. Значение, снимаемое с выхода 18 T-го блока 1 формирования частичных остатков, поступает на вход параллельного (р+2)-разрядного регистра 2, в котором сохраняется по синхросигналу, поступающему на синхровход 8 устройства. Информация, поступившая на информационные входы 17 блоков 1 формирования частичных остатков, записывается в параллельный n-разрядный регистр 13 внутри каждого из блоков 1 формирования частичных остатков по синхросигналу, поступающему на синхровход 8 устройства. Значение, снимаемое с выхода параллельного (p+2)-разрядного регистра 2, поступает на первые входы данных мультиплексора 4 и компаратора 5 соответственно, а также на вход уменьшаемого блока 6 вычитания. На вторые входы данных мультиплексора 4 и компаратора 5 поступают значения с выходов разности блока 6 вычитания и параллельного поразрядного регистра 3 соответственно. На вход вычитаемого блока 6 вычитания поступает значение с выхода параллельного (p+1)-разрядного регистра 3. На управляющий вход мультиплексора 4 поступает результат сравнения значений, формируемый на выходе компаратора 5. Выход мультиплексора 4 является (p+1)-разрядным выходом 12 устройства, на который поступает значение остатка G, вычисляемое согласно (4).At the operation stage, a value of A is supplied to the n-bit information input 17 of the first unit 1 of the formation of partial residues, which is also an input of 7 numbers of the device. The value arrives at the lower (p + 2) binary bits of the information input 17 of the second unit 1 of the formation of partial residues, removed from the output 18 of the first block 1 of the formation of partial residues, and to the remaining (np-2) binary bits of the information input 17 of the second block 1 of the formation of partial residues, zero values are supplied. The value taken from the output 18 of the t-th block of the formation of partial residuals goes to the lower (p + 2) binary bits of the information input of the 17 (t + 1) -th block 1 of the formation of partial residuals, and to the remaining (np-2) binary the discharge of the information input of the 17th (t + 1) th block 1 of the formation of partial residues, zero values are supplied, , respectively. The value taken from the output 18 of the Tth block 1 of the formation of partial residues is fed to the input of a parallel (p + 2) -bit register 2, in which it is stored by the clock signal supplied to the clock input 8 of the device. The information received at the information inputs 17 of the blocks 1 of the formation of partial residuals is recorded in a parallel n-bit register 13 inside each of the blocks 1 of the formation of partial residuals by the clock signal supplied to the clock input 8 of the device. The value taken from the output of the parallel (p + 2) -bit register 2, is fed to the first data inputs of the multiplexer 4 and the comparator 5, respectively, as well as to the input of the reduced block of subtraction 6. The second data inputs of the multiplexer 4 and the comparator 5 receive the values from the outputs of the difference of the subtraction unit 6 and the parallel bit register 3, respectively. The input from the subtracted subtraction block 6 receives the value from the output of the parallel (p + 1) -digit register 3. The control input of the multiplexer 4 receives the result of the comparison of values generated at the output of the comparator 5. The output of the multiplexer 4 is a (p + 1) -digit output 12 device to which the value of the remainder G is calculated, calculated according to (4).

Вычисления N значений остатков по заданному модулю L-G1, G2, …, GN для потока чисел А1, A2, …, AN требует (N+Т) тактов работы устройства, причем время задержки выполнения операций на одном такте определяется как max(T13+T15162+max(T56)+Т4), где Ti - время задержки функционирования i-го блока на фиг.1 и 2.Calculating N residual values for a given module LG 1 , G 2 , ..., G N for a stream of numbers A 1 , A 2 , ..., A N requires (N + T) clock cycles of the device, and the delay time for performing operations on one clock cycle is defined as max (T 13 + T 15 + T 16 , T 2 + max (T 5 + T 6 ) + T 4 ), where T i is the delay time of the functioning of the i-th block in figures 1 and 2.

Порядок функционирования устройства отображен на примере нахождения остатков от деления по модулю 23 для потока из пяти чисел, представленных байтами (8 разрядов) - 72, 222, 247, 108, 255 или 01001000, 11011110, 11110111, 01101100, 11111111 соответственно. Для данного потока восьмиразрядных чисел величина T=2. В устройстве два блока 1 формирования частичных остатков выполняют операции вида (2), а мультиплексор 4, компаратор 5 и блок 6 вычитания, выполняют операции согласно (4). При инициализации устройства по сигналу инициализации, подаваемому на вход 10 устройства, в три параллельных пятиразрядных регистра 14 через вход 11 первичных остатков заносятся значения первичных остатков: 25mod23=9, 26mod23=18 и 27mod23=13, а в параллельный пятиразрядный регистр 3 заносится значение модуля, равное 2310=101112. По первому синхросигналу в параллельный пятиразрядный регистр 13 первого блока 1 формирования частичных остатков заносится значение 7210=010010002 (с входа 7 чисел устройства). На выходе 18 первого блока 1 формирования частичных остатков, через время ТЗ=Т131516, формируется шестиразрядный частичный остаток по модулю 23, (частичный остаток номер 1 для числа 72), равный значению 2610=0110102 и поученный как сумма пяти младших двоичных разрядов числа 7210=010010002 - 01000, а также первичного остатка 26mod23=1810=100102 (т.к. разряд номер 7 числа 7210=010010002 равен «1»).The order of operation of the device is shown by the example of finding the remainders from division modulo 23 for a stream of five numbers represented by bytes (8 bits) - 72, 222, 247, 108, 255 or 01001000, 11011110, 11110111, 01101100, 11111111, respectively. For a given stream of eight-digit numbers, the value T = 2. In the device, two units 1 of the formation of partial residues perform operations of the form (2), and the multiplexer 4, the comparator 5 and the subtraction unit 6, perform the operations according to (4). When the device is initialized by the initialization signal supplied to the device input 10, the values of the primary residues are entered in three parallel five-bit registers 14 through the input 11 of the primary residues: 2 5 mod23 = 9, 2 6 mod23 = 18 and 2 7 mod23 = 13, and in parallel five-digit register 3 is entered the module value equal to 23 10 = 10111 2 . According to the first clock signal, the value 72 10 = 01001000 2 (from the input of 7 numbers of the device) is entered into the parallel five-bit register 13 of the first block 1 of the formation of partial residues. At the output 18 of the first block 1 of the formation of partial residues, after a time TK = T 13 + T 15 + T 16 , a six-bit partial remainder is formed modulo 23, (partial remainder number 1 for number 72), equal to 26 10 = 011010 2 and learned as the sum of the five least significant bits of the number 72 10 = 01001000 2 - 01000, as well as the primary remainder 2 6 mod23 = 18 10 = 10010 2 (because bit number 7 of the number 72 10 = 01001000 2 is "1").

По второму синхросигналу, в первый блок 1 формирования частичных остатков заносится значение 22210=110111102, а во второй блок 1 формирования частичных остатков - частичный остаток номер 1 для числа 72, величина 2610=000110102 (на два старших разряда входа второго блока 1 формирования частичных остатков поступают значения «0» как константы), и, через время ТЗ, на выходе 18 первого блока 1 формирования частичных остатков формируется значение частичного остатка номер 1 для числа 222 - значение 6110=1111012 (сумма пяти младших разрядов числа 22210=110111102 - 11110, числа 26mod23=1810=100102 и числа 27mod23=1310=011012, так как разряды под номерами 7 и 8 числа 22210=110111102 равны «1»). На выходе 18 второго блока 1 формирования частичных остатков формируются значение частичного остатка номер 2 для числа 72, значение 2610=0110102 (пять младших разрядов числа 2610=000110102 - 11010, старший разряд выхода 18 блока 1 формирования частичных остатков остается равным «0»).According to the second clock signal, the value 222 10 = 11011110 2 is entered into the first block of partial residual formation 1, and the partial remainder number 1 for number 72 is entered in the second partial residual block 1, the value is 26 10 = 00011010 2 (for the two high-order bits of the input of the second block 1 of the formation of partial residues, the values “0” are received as constants), and, after the time period, at the output 18 of the first block 1 of the formation of partial residues, the value of the partial residue number 1 is formed for the number 222 - the value 61 10 = 111101 2 (the sum of the five least significant bits of 222 10 = 11011110 2 - 11110, numbers 2 6 mod23 = 18 10 = 10010 2 and the numbers 2 7 mod23 = 13 10 = 01101 2 , since the digits under the numbers 7 and 8 of the number 222 10 = 11011110 2 are “1”). At the output 18 of the second block 1 of the formation of partial residues, the value of the partial residue number 2 is formed for the number 72, the value is 26 10 = 011010 2 (the five least significant bits of the number 26 10 = 00011010 2 - 11010, the highest bit of the output 18 of the block 1 of the formation of partial residues remains equal to 0 ").

Третий синхросигнал определяет момент занесения значения 24710=111101112 в первый блок 1 формирования частичных остатков, частичного остатка номер 1 для числа 222 - во второй блок 1 формирования частичных остатков и частичного остатка номер 2 для числа 72 - в параллельный шестиразрядный регистр 2. Через время ТЗ, на выходе 18 первого блока 1 формирования частичных остатков формируется значение 6310=1111112 (частичный остаток номер 1 для числа 247, сумма пяти младших разрядов числа 24710=111101112 - 10111, числа 25mod23=910=010012, значения 26mod23=1810=100102 и числа 27mod23=1310=011012, т.к. разряды под номерами 6, 7 и 8 числа 24710=111101112 равны «1»), на выходе 18 второго блока 1 формирования частичных остатков формируется значение 3810=1001102 (частичный остаток номер 2 для числа 222, сумма пяти младших разрядов числа 6110=001111012 - 11101 и значения 25mod23=910=010012, т.к. равен «1» разряд номер 6 числа 6110=001111012), а через время, равное ТМ=Т2+max(T56)+T4, на выходе 12 устройства формируется значение G1=310=000112. Так как значение частичного остатка номер 2 для числа 72, равное 26, больше, чем значение модуля L=23 (что определено при использовании компаратора 5), на выход компаратора 5 и на управляющий вход мультиплексора 4 поступает сигнал «1». В этом случае, на выход 12 устройства через мультиплексор 4 поступает разность чисел 26 и 23, равная трем, снимаемая с выхода блока 6 вычитания устройства.The third clock determines the moment the value is entered 247 10 = 11110111 2 in the first block 1 of the formation of partial residues, partial residue number 1 for the number 222 - in the second block 1 of the formation of partial residues and partial residue number 2 for the number 72 - in parallel six-bit register 2. Through TK time, at the output 18 of the first block 1 of the formation of partial residues, the value 63 10 = 111111 2 is formed (the partial remainder number 1 for the number 247, the sum of the five least significant bits of the number 247 10 = 11110111 2 - 10111, the numbers 2 5 mod23 = 9 10 = 01001 2 , values 2 6 mod23 = 18 10 = 10010 2 and numbers 2 7 mod23 = 13 10 = 01101 2 , because the digits at numbers 6, 7 and 8 of the number 247 10 = 11110111 2 are “1”), at the output 18 of the second block 1 of the formation of partial residues, the value 38 10 = 100110 2 is formed (partial remainder number 2 for the number 222 , the sum of the five least significant digits of the number 61 10 = 00111101 2 - 11101 and the values 2 5 mod23 = 9 10 = 01001 2 , because the “1” digit is number 6 of the number 61 10 = 00111101 2 ), and after a time equal to TM = T 2 + max (T 5 + T 6 ) + T 4 , at the output 12 of the device, the value G 1 = 3 10 = 00011 2 is formed . Since the value of the partial remainder number 2 for the number 72, equal to 26, is greater than the value of the module L = 23 (which was determined using the comparator 5), the signal “1” is sent to the output of the comparator 5 and to the control input of the multiplexer 4. In this case, the output 12 of the device through the multiplexer 4 receives the difference of numbers 26 and 23, equal to three, taken from the output of the unit 6 subtracting the device.

По четвертому синхросигналу в первый блок 1 формирования частичных остатков заносится значение 10810=011011002, частичный остаток номер 1 для числа 247 - во второй блок 1 формирования частичных остатков, а частичный остаток номер 2 для числа 222 - в параллельный шестиразрядный регистр 2. Через время ТЗ, на выходе 18 первого блока 1 формирования частичных остатков образуется значение 3910=1001112 (частичный остаток номер 1 для числа 247), на выходе 18 второго блока 1 формирования частичных остатков - значение 4010=1010002 (частичный остаток номер 2 для числа 222), а на выходе 12 устройства, через время ТМ, формируется значение - G2=1510=011112. Так как значение частичного остатка номер 2 для числа 222 будет меньше, чем значение модуля L=23, то на выход 12 устройства поступает значение, занесенное в параллельный шестиразрядный регистр 2, через мультиплексор 4, по управляющему сигналу, равному «0» и поступающему с выхода компаратора 5.According to the fourth clock signal, the value 108 10 = 01101100 2 is entered in the first block of partial residual formation 1, the partial remainder number 1 for the number 247 is entered into the second partial residual block 1, and the partial remainder number 2 for the number 222 is entered in parallel six-bit register 2. Through TK time, at the output 18 of the first block 1 of the formation of partial residues, a value of 39 10 = 100111 2 (partial residue number 1 for the number 247) is formed, at the output 18 of the second block 1 of the formation of partial residues - a value of 40 10 = 101000 2 (partial residue number 2 for the number 222), and on in output 12 of the device, after the time TM, the value is formed - G 2 = 15 10 = 01111 2 . Since the value of the partial remainder number 2 for the number 222 will be less than the value of the module L = 23, then the output 12 of the device receives the value entered in the parallel six-bit register 2, through the multiplexer 4, by the control signal equal to "0" and coming from comparator output 5.

Пятый синхросигнал определяет моменты занесения в первый блок 1 формирования частичных остатков значения 25510=111111112, частичного остатка номер 1 для числа 108 - во второй блок 1 формирования частичных остатков и частичного остатка номер 2 для числа 247 - в шестиразрядный параллельный регистр 2. Через время ТЗ, на выходе 18 первого блока 1 формирования частичных остатков устанавливается значение 3910=1001112 (частичный остаток номер 1 для числа 108), на выходе 18 второго блока 1 формирования частичных остатков - значение 1610=000100002 (частичный остаток номер 2 для числа 247), а через время ТМ, на выходе 12 устройства устанавливается значение G3=1710=100012.The fifth clock determines the moments of entering in the first block 1 the formation of partial residues of the value 255 10 = 11111111 2 , the partial remainder number 1 for the number 108 - in the second block 1 of the formation of partial residues and the partial remainder number 2 for the number 247 - in six-bit parallel register 2. Through TK time, at the output 18 of the first block 1 of the formation of partial residues, the value 39 10 = 100111 2 (partial residue number 1 for the number 108) is set, at the output 18 of the second block 1 of the formation of partial residues - the value 16 10 = 00010000 2 (partial residue number 2 for the number 247), and after the time ТМ, at the output 12 of the device the value G 3 = 17 10 = 10001 2 is set .

По синхросигналу номер 6 во второй блок 1 формирования частичных остатков заносится частичный остаток номер 1 для числа 255, а в параллельный шестиразрядный регистр 2 - частичный остаток номер 2 для числа 108. Через время ТЗ, на выходе 18 второго блока 1 формирования частичных остатков устанавливается значение 2510=000110012, а на выходе 12 устройства, через время ТМ,-значение G4=1610=100002.By the synchronization signal number 6, the partial remainder number 1 for the number 255 is entered in the second block of partial residual formation 1 and the partial remainder number 2 for the number 108 is entered in the parallel six-bit register 2. After time TK, at the output 18 of the second block 1 of the formation of partial residues, the value is set 25 10 = 00011001 2 , and at the output 12 of the device, after TM time, the value is G 4 = 16 10 = 10000 2 .

По седьмому синхросигналу в параллельный шестиразрядный регистр 2 заносится частичный остаток номер 2 для числа 255. Через время ТМ на выходе 12 устройства устанавливается значение G5=210=000102.According to the seventh clock signal, a partial remainder number 2 is entered in parallel six-bit register 2 for the number 255. After TM time, the value G 5 = 2 10 = 00010 2 is set at the output 12 of the device.

Claims (2)

1. Устройство для формирования остатков по заданному модулю, содержащее Т блоков формирования частичных остатков с информационным входом на n разрядов, входом первичных остатков на (n-p-1)·(p+1) разряд, входом инициализации, синхровходом и выходом на (p+q) разрядов соответственно, где Т - максимальное количество однотипных операций, требуемых для формирования остатков чисел по (p+1)-разрядному модулю, (p+1)<n, n - разрядность чисел, q=[log2(n-p)], отличающееся тем, что в него введены два параллельных (p+2)- и (p+1)-разрядных регистра с синхровходом, входом и выходом данных соответственно, мультиплексор с двумя входами данных, управляющим входом и выходом, компаратор с двумя входами и выходом, блок вычитания с входами уменьшаемого и вычитаемого, а также с выходом разности, причем синхровходы блоков формирования частичных остатков соединены с синхровходом устройства, входы инициализации и первичных остатков блоков формирования частичных остатков соединены с входами инициализации и первичных остатков устройства соответственно, информационный вход первого из блоков формирования частичных остатков является входом чисел устройства, выход t-го блока формирования частичных остатков соединен с информационным входом (t+1)-го блока формирования частичных остатков, где
Figure 00000001
, вход данных (p+2)-разрядного параллельного регистра соединен с выходом T-го блока формирования частичных остатков, его синхровход является синхровходом устройства, а его выход соединен с первым входом данных мультиплексора, с первым входом компаратора и с входом уменьшаемого блока вычитания; вход данных (p+1)-разрядного регистра с синхровходом является входом модуля устройства, его синхровход - входом инициализации устройства, а выход (p+1)-разрядного регистра с синхровходом соединен с вторым входом компаратора и входом вычитаемого блока вычитания; второй вход данных мультиплексора связан с выходом разности блока вычитания, а его управляющий вход - с выходом компаратора, выход мультиплексора является выходом устройства.
1. A device for generating residues according to a given module, containing T blocks for the formation of partial residues with an information input of n bits, input of primary residues to (np-1) · (p + 1) bits, initialization input, sync input and output to (p + q) digits, respectively, where T is the maximum number of operations of the same type required to form the remainder of numbers by the (p + 1) -bit module, (p + 1) <n, n is the bit capacity of the numbers, q = [log 2 (np)] , characterized in that two parallel (p + 2) - and (p + 1) -bit registers with a sync input, input and output are introduced into it data, respectively, a multiplexer with two data inputs controlling the input and output, a comparator with two inputs and an output, a subtraction unit with inputs of a decremented and subtracted, as well as a difference output, moreover, the clock inputs of the partial residual formation units are connected to the device clock, the initialization and primary inputs the residual blocks of the formation of partial residues connected to the inputs of the initialization and the primary residues of the device, respectively, the information input of the first of the blocks forming the partial residues is the input of the numbers of the device, the output of the t-th block of the formation of partial residues is connected to the information input of the (t + 1) -th block of the formation of partial residues, where
Figure 00000001
, the data input of the (p + 2) -bit parallel register is connected to the output of the T-th block of partial residual formation, its sync input is the device sync input, and its output is connected to the first data input of the multiplexer, with the first input of the comparator and with the input of the reduced subtraction block; the data input of the (p + 1) -bit register with the sync input is the input of the device module, its sync input is the input of the device initialization, and the output of the (p + 1) -bit register with the sync input is connected to the second input of the comparator and the input of the subtracted subtraction block; the second data input of the multiplexer is connected to the output of the difference of the subtraction block, and its control input is connected to the output of the comparator, the output of the multiplexer is the output of the device.
2. Устройство для формирования остатков по заданному модулю по п.1, отличающееся тем, что t-й блок формирования частичных остатков, где
Figure 00000002
, содержит параллельный n-разрядный регистр с синхровходом, а также входом и выходом данных соответственно, (n-p-1) параллельных (p+1)-разрядных регистров с синхровходом, входом и выходом данных соответственно, где (p+1) - разрядность заданного модуля, (p+1)<n, n - разрядность чисел, Т - максимальное количество однотипных операций, требуемых для формирования остатка числа по (p+1)-разрядному модулю, (n-p-1) буферных элементов с управляющим входом и (p+1)-разрядными входом и выходом данных соответственно, а также комбинационный сумматор с (n-p) (p+1)-разрядными входами и (p+q)-разрядным выходом, причем вход данных параллельного n-разрядного регистра является информационным входом блока формирования частичных остатков, а его синхровход - синхровходом блока формирования частичных остатков, (p+1) разрядов с его выхода данных соединены с первым входом комбинационного сумматора, а его s-й выход связан с управляющим входом (s-p)-го буферного элемента, где
Figure 00000003
; вход данных (s-p)-го (p+1)-разрядного регистра соединен с (s-p)-м элементом входа первичных остатков блока формирования частичных остатков, который является входом значения bs=2smodL соответственно, его синхровход - входом инициализации блока формирования частичных остатков, а его выход-входом данных (s-p)-го буферного элемента, где
Figure 00000003
; выходы данных каждого из (s-p)-х буферных элементов соединены с входами комбинационного сумматора под номерами (s-p+1), где
Figure 00000003
, соответственно, выход комбинационного сумматора является выходом блока формирования частичных остатков.
Figure 00000004
2. A device for forming residues according to a given module according to claim 1, characterized in that the t-th block for the formation of partial residues, where
Figure 00000002
, contains a parallel n-bit register with a clock input, as well as data input and output, respectively, (np-1) parallel (p + 1) -bit registers with a clock input, data input and output, respectively, where (p + 1) is the bit depth of a given module, (p + 1) <n, n is the number of bits, T is the maximum number of operations of the same type required to form the remainder of the number by the (p + 1) -bit module, (np-1) buffer elements with a control input and (p +1) -bit input and output, respectively, as well as a combinational adder with (np) (p + 1) -bit inputs and and (p + q) -bit output, whereby the data input of the parallel n-bit register is the information input of the partial residual formation unit, and its sync input is the sync input of the partial residual generation unit, (p + 1) bits from its data output are connected to the first the input of the combinational adder, and its s-th output is connected to the control input of the (sp) -th buffer element, where
Figure 00000003
; the data input of the (sp) th (p + 1) -bit register is connected to the (sp) th input element of the primary residuals of the partial residual formation unit, which is the input of the value b s = 2 s modL, respectively, its sync input is the initialization input of the formation unit partial residues, and its output is the data input of the (sp) -th buffer element, where
Figure 00000003
; the data outputs of each of the (sp) -x buffer elements are connected to the inputs of the combination adder under the numbers (s-p + 1), where
Figure 00000003
accordingly, the output of the combinational adder is the output of the partial residual formation unit.
Figure 00000004
RU2009138551/22U 2009-10-19 2009-10-19 DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE RU92212U1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2009138551/22U RU92212U1 (en) 2009-10-19 2009-10-19 DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009138551/22U RU92212U1 (en) 2009-10-19 2009-10-19 DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE

Publications (1)

Publication Number Publication Date
RU92212U1 true RU92212U1 (en) 2010-03-10

Family

ID=42135823

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009138551/22U RU92212U1 (en) 2009-10-19 2009-10-19 DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE

Country Status (1)

Country Link
RU (1) RU92212U1 (en)

Similar Documents

Publication Publication Date Title
CN106897046B (en) A kind of fixed-point multiply-accumulator
KR20060067874A (en) Division and square root arithmetic unit
CN110377267B (en) Signed number adder/subtracter based on probability calculation concentrated sequence
CN102109974A (en) Random point generation method suitable for elliptic curve cryptography (ECC) safety protection
JP2585649B2 (en) Division circuit
RU92212U1 (en) DEVICE FOR FORMING THE RESIDUAL BY THE PRESET MODULE
CN117406957A (en) Modular multiplication method, modular multiplication assembly and semi-custom circuit
RU2421781C1 (en) Apparatus for generating remainder for given modulo
CN110784226B (en) Data processing method and data processing device based on PCM compression coding
JPH1195982A (en) Circuit, method and system for arithmetic processing
US5954788A (en) Apparatus for performing modular multiplication
US9569175B2 (en) FMA unit, in particular for utilization in a model computation unit for purely hardware-based computing of function models
JP4177125B2 (en) Arithmetic device and arithmetic method of arithmetic device
JP5975682B2 (en) Arithmetic apparatus, arithmetic method, and program
CN110046875B (en) Hardware implementation method and device of siacoin ore excavation algorithm
CN109947393B (en) Operation method and device based on remainder device
JP3028165B2 (en) High radix division control method and high radix divider
RU2804380C1 (en) Pipeline calculator
CN102646033A (en) Modular multiplication operation realizing method and device
RU2797164C1 (en) Pipeline module multiplier
RU2797163C1 (en) Pipeline calculator
RU2823898C1 (en) Two-channel modulo adder-accumulator
RU2814657C9 (en) Modulo conveyor accumulating adder
Zhou et al. New algorithm and fast VLSI implementation for modular inversion in galois field GF (p)
KR100858559B1 (en) Method for adding and multipying redundant binary and Apparatus for adding and multipying redundant binary

Legal Events

Date Code Title Description
MG1K Anticipatory lapse of a utility model patent in case of granting an identical utility model

Ref document number: 2009138613

Country of ref document: RU

Effective date: 20110620