RU32346U1 - Демодулятор фазоманипулированных сигналов - Google Patents

Description

1Ш3104466

йишйЁШШВМ

Демодулятор фазоманипулированных сигналов

Полезная модель относнтся к областн радиотехники и цифровой техники и может быть использована для демодуляции фазоманинулированных сигналов (ФМ) спутниковых и радиорелейных линий связи с многостанционным доступом на основе временного разделения (МДВР).

Сигналы с МДВР находят всё более широкое применение в линиях связи в силу ряда преимуществ перед сигналами с многостанционным доступом на основе частотного разделения. Ключевой проблемой демодуляции сигналов с МДВР является необходимость быстрого восстановления несущей и тактовой частот в силу передачи информации в системах связи с МДВР пакетами и малым временем на восстановление этих частот. 1, стр. 141-167.

Обычные схемы восстановления несущей и тактовой частот на основе системы фазовой подстройки частоты (ФАПЧ), которые щироко применяются в демодуляторах непрерывных сигналов (схема Костаса, схема с возведением сигнала в N-ю степень), не могут эффективно работать в демоду.)1яторе сигналов с временным разделением из-за эффекта зависания петли ФАПЧ. Этот эффект заключается в сильной зависимости времени захвата системы ФАПЧ от начального значения частоты и фазы генератора, управляемого напряжением (ГУН), и принимаемого сигнала. Так, если разность фаз сигнала и ГУНа составляет 180 градусов, то система ФАПЧ входит в квазиустойчивое состояние и время захвата существенно затягивается. Поэтому на практике для восстановления несущей частоты сигналов с временным разделением применяют схемы с пассивной фильтрацией.

Для системы связи в которой информация передаётся с известной постоянной скоростью задача демодуляции может быгь решена с помощью типовых схем восстановления несущей и тактовой частот.

Известна типовая схема восстановления несущей частоты (СВН) 3,стр. 29, содержащая последовательно соединенные полосовой фильтр, устройство возведения в четвертую степень (для сигналов ФМ4), второй фильтр, компаратор, делитель на 4, полосовой фильтр, фазовращатйдй задержки, фазовращатель на 90° и два перемножителя, на один из которых сигнал подаётся непосредственно с фазовращателя задержки, а на второй - через фазовращате.1п на 90, при этом выход полосового фильтра соединён со вторыми входами перемножителей.

Схема восстановления тактовой частоты (СВТ) также строится по типовой схеме с перемножением сигналов синфазного и квадратурного каналов со своими задержанными на пол периода тактовой частоты копиями 1,стр. 389.

Схема восстановления несущей частоты (фиг. 4), работает следующим образом. Входной сигнал на промежуточной частоте подается на полосовой фильтр Z1, амплитудно-частотная характеристика (АЧХ) которого согласована со спектром принимаемого сигнала. Затем вьщеленный полезный сигнал поступает на устройство возведения в четвертую степень U1 (для сигналов ФМ4). При этом происходит снятие модуляции и на выходе з етверителя частоты U1 образуется компонента с учетверенной частотой принимаемого сигнала. Затем она отфильтровьшается узким полосовым фильтром Z2, настроенным на учетверенную несущую частоту. Полоса пропускания фильтра Z2 в основном определяет время захвата и помехоустойчивость такой СВП. После узкополосной фильтрации сигнал с учетверенной несущей частотой подается на компаратор U2, где преобразуется из синусоиды в меандр. Далее частота полученного сигнала делится на 4 с помощью делителя частоты U3, реализованного на триггерах. В результате на выходе делителя U3 образуется меандр с частотой, равной несущей частоте принимаемого сигнала. Из него с помощью полосового фильтра Z3 вьщеляется синусоида с частотой, равной несущей. Задержка сигнала в элементах СВН компенсируется с помощью фазовращателя U4. Далее сигнал восстановленной несущей частоты подается на квадратурный преобразователь, реализованный на перемножителях U5, U7 и фазовращателе U6. В результате происходит когерентный снос принимаемого сигнала на нулевую частоту. Однако, классическая схема восстановления несущей частоты имеет ряд существенных недостатков. Такая СВП обьршо рассчитьюается на единственное значение несущей частоты сигнала и единственное значение тактовой частоты. Работа в широком диапазоне значений несущей и тактовой частот потребовала бы перестройки в широких пределах полосы пропускания и центральной частоты полосовых фильтров Z1, Z2 и Z3, что на ПЧ 70 МГц является сложной технической задачей. Так как обработка производится на промежуточной частоте, то использование цифровой обработки также невозможно. Реализация цифрового варианта СВН по такой схеме потребовало бы частоты дискретизации около 1120 МГц (4 выборки на период учетверенной ПЧ) и цифровых фильтров, работающих на этой частоте, что на сегодняшний день технически нереализуемо. Следовательно, СВН демодулятора МДВР в классическом варианте не может обеспечить требования работы в широком диапазоне перестройки несущей и тактовой частот.

Именно на базе этих схем построен аналоговый демодулятор МДВР модема А5148 А/В фирмы NEC, взятый за нрототип 2. Демодулятор рассчитан на демодуляцию сигналов ФМ4 с тактовой частотой /j- 60,416 МГц на ПЧ / 140 МГц.

Демодулятор содержит (фиг. 3) последовательно соединённые входное устройство, схему восстановления несущей частоты и схему восстановления тактовой частоты, а также квадратурный перемножитель, при этом первый вход квадратурного перемножителя подключен к выходу входного устройства, а второй вход к первому выходу СВН, первый выход СВТ подключён ко второму входу СВН, выходами демодулятора являются выходы квадратурного перемножителя и выход СВТ.

Демодулятор вьшолнен на базе аналоговых элементов и содержит:

-входное устройство из последовательно соединённых входного усилителя, полосового фильтра, управляемого аттенюатора, второго усилителя и пикового детектора, выход которого подключен ко входу управляемого аттенюатора;

-схему восстановления несущей, содержап ую последовательно соединённые ограничитель, схему возведения в четвертую степень (первый квадратор, усилитель, второй квадратор), два полосовых фильтра, два аналоговых перемножителя, первый сумматор, второй сумматор, третий перемножитель, третий полосовой фильтр, второй ограничитель, делитель на четьфе, четвертый перемножитель, четвертый фильтр, а также схема возведения сигнала в четвертую степень (из последовательно соединённых: третий квадратор, пятый полосовой фильтр, второй усилитель, четвёртый квадратор, шестой полосовой фильтр), при этом выход полосового фильтра подключен ко второму входу третьего перемножителя, вход третьего квадратора соединен со вторым входом четвертого перемножителя и выходом генератора, управляемого напряжением, вход которого через схему вычитания, пятый и шестой перемножители, первый и второй фазовращатели на 45° соединен с выходом второго порогового элемента, а вторые выходы пятого и шестого перемножителей соединены с выходом третьего перемножителя, выход второго квадратора подк.11ючен ко второму входу второго сумматора;

-схему восстановления тактовой частоты, содержащую последовательно соединённые элемент задержки на половину периода тактовой частоты, перемножитель, два полосовых фильтра, два ограничителя, ключ и компаратор, выход которого подключен к третьему входу ключа, а вход соединён со входом первого ограничителя, при этом вход элемента задержки соединен со вторым входом перемножителя и входом первого квадратора СВН;

(

входу первого перемножителя, а выход к первому входу второго перемножителя, выходы перемножителей подключены соответственно ко входам первого и второго фильтра нижних частот (ФНЧ), вторые входы перемножителей соединены с выходом второго усилителя входного устройства, а вход переменного фазовращателя соединён с выходом шестого полосового фильтра СВН, выход ключа СВТ соединён со входами переменных фазовращателей СВН, выходы которых подключены ко вторым входам первого и второго перемножителей СВН.

Демодулятор - прототип работает следующим образом.

Входной сигнал усиливается усилителем А1 до необходимого уровня. После этого он подается на полосовой фильтр Z3, в котором выделяется полоса частот принимаемого сигнала. С выхода полосового фильтра Z3 сигнал поступает на схему автоматической регулировки усиления (АРУ), реализованную на управляемом аттенюаторе U8, пиковом детекторе U9 и усилителе A3. Детектор U9 отслеживает максимальный уровень принимаемых пакетов и устанавливает уровень сигнала таким, чтобы не допустить перегрузки демодулятора.

С выхода схемы АРУ сигнал подается на схемы восстановления несущей и тактовой частот, а также на квадратурный перемножитель. СВН демодулятора работает следующим образом. Для уменьшения шумов сигнал промежуточной частоты (ПЧ) ограничивается амплитудным ограничителем U16, а затем возводится в четвертую степень элементами U17, U18, U19. После возведения в четвертую степень модуляция сигнала снимается и в спектре остаются три составляющих: 4/ 140 МГц, 4/о - /т- 499,6 МГц и

4/0 + f-p 620,4 МГц. Боковые спектральные составляющие с частотами 4/ - / и 4/0 + fj. вьщеляются полосовыми фильтрами Z6 и Z7 соответственно. Затем в перемножителях U26 и U29 эти сигналы перемножаются с сигналом тактовой частоты. Фазовращатели U27 и U28 регулируются так, чтобы на входе сумматора U32 сигналы с выходов перемножителей U26 и U29 приходили в одинаковой фазе. Затем в сумматоре U20 полученный сигнал суммируется с центральной спектральной составляющей учетверенной несущей частоты. Такое преобразование позволяет к мощности компоненты 4/о добавить мощности компонент с частотами 4/о - /j- и 4/ + /у.. Это повышает мощность

учетверенной несущей частоты и тем самым увеличивает помехоустойчивость СВН демодулятора.

элементы U2, U3, А2, Z1, Z2. В результате на выходе перемножителя U1 образуется сигнал с частотой 4/0 560-460 100 МГц. На элементах U4, U5, U7, U10, U11,

и 12, Z4 реализован корреляционный частотный дискриминатор. Его выходной сигнал подстраивает ГУН U6 таким образом, чтобы частота сигнала восстановленной ВН максимально соответствовала несущей частоте принимаемого сигнала. Сигнал с выхода ограничителя U10 поступает на вход делителя частоты U13, где его частота делится на четьфе и составляет 25 МГц. Таким образом, на входы перемножителя U14 поступают два сигнала с частотами 25 и 115 МГц. В результате на его выходе образуются сигналы с частотами 140 МГц и 90 МГц. Компонента с частотой 140 МГц вьщеляется полосовым фильтром Z5. Восстановленная несущая частота подается на квадратурный перемножитель, реализованный на перемножителелях U21, U23 и фазовращателе U22. Статическая фазовая ошибка восстановленной несущей, вызванная задержками в схеме СВН, компенсируется регулируемым фазовращателем U15. Сигналы квадратур с выходов перемножителей U21, U23 дополнительно фильтруются ФНЧ Z8, Z9 и поступают на выход демодулятора.

Восстановление тактовой частоты осуществляется по классической схеме путем перемножения сигнала ПЧ с его задержанной на поллтериода тактовой частоты копией в перемножителе U25. В результате в спектре сигнала появляется компонента с тактовой частотой. Задержка осуществляется в линии задержки U24. Сигнал восстановленной тактовой частоты выделяется двумя полосовыми фильтрами Z10 и Z11. Далее сигнал тактовой частоты ограничивается в ограничителях U30 и U31. Фильтр Z10 имеет более широкую полосу пропускания (он включается при быстром захвате преамбулы), Z11 - более узкую (включается при демодуляции информационной части). Переключение фильтров осуществляет ключ U34, переключение которого производится компаратором U33 в зависимости от уровня сигнала на выходе фильтра Z10.

Недостатком такого демодулятора является невозможность работы по сигналам с другой скоростью передачи информации кроме скорости 60,416 Мбот, т.е. невозможность работы в широком диапазоне частот.

Целью создания полезной модели было расширение диапазона скоростей передачи информации.

Для достижения указанной цели предлагается демодулятор ФМ сигналов с МДВР, содержащий входное устройство со схемой АРУ, квадратурный перемножитель и последовательно соединённые схему восстановления несущей частоты и схему восстановления тактовой частоты.

Согласно полезной модйли, демодулятор вьшолнен на цифровых элементах, при этом первый вход квадратурного перемножителя подключен к вькоду входного устройства, второй и третий входы подключены к первому и второму выходу СВН соответственно, первый и второй входы СВН подключены соответственно к первому и второму выходам квадратурного перемножителя, а третий, четвертый и пятый выходы СВН подключены соответственно к первому, второму и третьему входам СВТ, выходами демодулятора являются выходы СВТ.

Входное устройство содержит последовательно соединённые полосовой фильтр и усилитель АРУ (регулируемый аттенюатор в прототипе). Согласно изобретению в него введены последовательно соединённые аналого-цифровой преобразователь (АЦП), цифровой детектор АРУ и цифро-аналоговый преобразователь, выход которого подключен ко второму входу усилителя АРУ, а также опорный генератор, выход которого подключен ко второму входу АЦН, выход которого является выходом устройства и подключен к преобразователю Гильберта из состава квадратурного перемножителя.

Схема восстановления несущей (СВН) содержит последовательно соединённые два параллельно включенных децимирующих оптимальных полифазных фильтра, входы которых являются первым и вторым входами СВН, ко вторым входам которых подключены выходы синтезатора учетверённой тактовой частоты, третий выход которого является пятым выходом СВН, схему возведения сигнала в четвертую степень, два параллельно включенных ФНЧ, схему вычисления функции Arctg, делитель на четьфе, параллельно включенные схемы таблиц Sin и Cos, перемножитель, выходы которого являются третьим и четвертым выходами СВН, два параллельно включенных компаратора с перемножителями, схему вычитания, интегратор и синтезатор прямого синтеза, выходы которого являются первым и вторым выходами СВН и подключены ко входам комплексного квадратурного перемножителя из состава квадратурного перемножителя, а входы компараторов перекрёстно соединены со вторыми входами перемножителей.

Схема восстановления тактовой частоты (СВТ) содержит два тракта параллельно соединённых перемножителя, входы которых являются первым и вторым входами СВТ, и элемента задержки на половину периода тактовой частоты, сумматор, два тракта параллельно соединённых перемножителя и фильтра нижних частот, схему вычисления функции Arctg и синтезатор тактовой частоты, выходы которого подключены к соответствующим входам двух полифазных фильтров, при этом вторые входы полифазных фильтров соединены с соответствующими входами элементов задержки на Т/2, а выход синтезатора учетверённой тактовой частоты (из состава СВН) через блок таблиц Sin и Cos, вход которого является третьим входом СВТ, подключен ко вторым входам третьего и четвертого перемножителей.

Квадратурный перемножитель содержит последовательно соединённые преобразователь Гильберта, вход которого является первым входом перемножителя, и комплексный квадратурный перемножитель, вторые входы которого подключены к выходам синтезатора прямого синтеза СВН и являются вторым и третьим входами перемножителя, а входы - ко входам децимирующих оптимальных полифазных фильтров СВН и являются первым и вторым выходами перемножителя.

На фиг. 1 приведена схема предлагаемого демодулятора, на фиг. 2 - временные диаграммы, на фиг. 3 приведена схема прототипа, на фиг. 4 типовая схема восстановления несущей частоты.

Демодулятор по предлагаемой схеме (фиг. 1) содержит входное устройство, включающее в себя последовательно соединённые полосовой фильтр 1, усилитель АРУ 2, аналогоцифровой преобразователь 3, ко второму входу которого подключен выход опорного генератора 4, цифровой детектор АРУ 5, цифроаналоговый преобразователь (ДАН) 6, выход которого подключен ко второму входу усилителя АРУ 5, а выход АЦП 3 подключён к последовательно соединённым преобразователю Гильберта 7 и комплексному квадратурному перемножителю 8, образующих квадратурный перемножитель. Выходы перемножителя 8 подключены к двум параллельно включенным депимирующим оптимальным полифазным фильтрам 9, 92 схемы восстановления несущей частоты, содержащей также синтезатор учетверённой тактовой частоты 10, выходы которого подключены ко вторым входам фильтров 9i, 92 выходы которых подключены к последовательно соединённым схеме возведения в четвертую степень 11, двум параллельным ФНЧ 12, 122 схеме вычисления функции Arctg 13, делителю на четыре 14, параллельно включенным схемам таблиц Sin 15 и Cos 16, перемножителю 17, ко вторым входам которого подключены выходы фильтров 9i, 92, двум параллельно включенным компараторам 18i, 182 с перемножителями 19i, 192, схеме вычитания 20, интегратору 21, синтезатору прямого синтеза 22, выходы которого подключены ко входам комплексного квадратурного перемножителя 8. Выходы перемножителя 17 подключены к СВТ, содержащей также последовательно соединённые два тракта из параллельно включенных перемножителей и элементов задержки на половину такта тактовой частоты 231 и 232, 24 и 242, сумматора 25, двух трактов параллельно включенных перемножителей и ФНЧ 261 и 2б2, 271 и 272, схемы вычисления функции Arctg 28, синтезатора тактовой частоты 29, выходы которого подключены к первым входам полифазных фильтров 30, 31, вторые входы которых соединены со входами соответствующих перемножителей 231 и 232, при этом выход синтезатора тактовой частоты 10 через схему таблиц Sin и Cos 32 подключен ко вторым входам перемножителей 261,262.

%3(

На вход устройства поступает сигнал на промежуточной частоте (в данном случае 70 МГц). С помощью полосового фильтра 1 вьщеляется рабочая полоса частот (40 МГц). Полосовой фильтр 1 необходим для предотвращения наложений спектра при дискретизации сигнала. Групповой сигнал с выхода полосового фильтра 1 поступает на усилитель схемы АРУ 2. Коэффициент усиления усилителя 2 регулируется управляющим напряжением, которое поступает с выхода ЦАП 6. Управляющий код на ЦАП 6 поступает с выхода цифрового детектора АРУ 5. С выхода усилителя 2 сигнал промежуточной частоты поступает на вход АЦП 3 (12 разрядов). Тактовый сигнал для АЦП 3 обеспечивает генератор 4. Аналого-цифровое преобразование вьшолняется с использованием субдискретизации с частотой выборок 93,66 МГц. Таким образом, частота дискретизации составляет 4/3 от промежуточной частоты сигнала. Это обеспечивает максимальную ширину рабочего диапазона частот и предотвращает наложение спектров при дискретизации. Дальнейшая обработка сигнала производится в цифровом виде.

С выхода АЦП 3 оцифрованный сигнал поступает на детектор АРУ 5 и преобразователь Гильберта 7, который формирует комплексный сигнал на нулевой частоте. Детектор АРУ 5 отслеживает максимальный уровень принимаемого сигнала. Это позволяет оптимально использовать динамический диапазон АЦП 3 и не допустить его перегрузки. Полученные сигналы квадратур подаются на комплексный квадратурный перемножитель 8, где они перемножаются с синусной и косинусной составляющими выходного сигнала синтезатора прямого синтеза 22. Синтезатор 22 настраивается на частоту «, примерно равную истинной несущей частоте УО принимаемого сигнала. Частота синтезатора 22 задается по предварительному целеуказанию и может перестраиваться во всем диапазоне рабочих частот демодулятора, что позволяет обеспечить настройку на любой контролируемый сигнал. Таким образом, после перемножителя 8 аналитический сигнал сносится на близкую к нулю частоту ДОц fOQ -&о, равную ошибке настройки демодулятора по

частоте. Выходные сигналы синфазного и квадратурного каналов подаются на децимирующие оптимальные полифазные фильтры с переменным коэффициентом децимации 9 и 92. Тактовый сигнал на полифазные фильтры 9i и 92 поступает с синтезатора тактовой частоты 10, частота которого приблизительно равна учетверенной тактовой частоте принимаемого сигнала и устанавливается по предварительному целеуказанию (4o}j.). В оптимальных полифазных фильтрах осуществляется передискретизация и децимация сигнала. В результате на выходе полифазных фильтров частота выборок приблизительно равна учетверенной тактовой частоте сигнала. Сигналы квадратур с выходов полифазных фильтров поступают на схему восстановления несущей частоты. Схема восстановления несущей частоты содержит схему возведения аналитического сигнала в 4-ю степень 11

(для модуляции ФМ4), что приводит к снятию модуляции и выделению в спектре сигнала дискретной компоненты с учетверенной частотой ошибки . Далее сигнал учетверенной восстановленной несущей частоты проходит через два ФНЧ 12i и 122, служащие для подавления шума и составляющей с тактовой частотой. На выходе ФНЧ 12i и 122 образуются синусная и косинусная составляющая сигнала ошибки (S1 на фиг. 2).

Затем полученные сигналы поступают на схему вычисления функции арктангенса (Arctg) 13. На выходе устройства 13 формируется код, равный учетверенной фазе ошибки установки несущей частоты и линейно изменяющийся от О до 2л: (S2 на фиг. 2). Далее полученная фаза ошибки поступает на делитель частоты 14. Там она уменьшается по амплитуде в 4 раза (), суммируется с подставкой (S5 S3+S4). В результате на выходе блока 14 образуется фаза ошибки по частоте, которая затем преобразуется в амплитуду в схемах таблиц Sin и Cos 15, 16.

В результате преобразований получается комплексная частота ошибки 0 - оОтфильтрованные квадратуры сигнала комплексно перемножаются с сигналом ошибки по несущей частоте в перемножителе 17 и когерентно сносятся на нулевую частоту. Далее полученные сигналы квадратур подаются на схему автоматической подстройки частоты (АПЧ) и схему восстановления тактовой частоты. Схема АНЧ представляет собой цифровой аналог схемы Костаса и образована двумя компараторами 18i, 182, перемножителями 19i, 192 и вычитателем 20. На выходе вычитателя 20 образуется фаза ошибки установки несущей частоты. На выходе интегратора 21 образуется код ошибки установки несущей частоты, который подстраивает синтезатор 22. Постоянная времени интегратора 21 сз цественно больше постоянной времени фильтров 12) и 122 СВН. Ноэтому схема АПЧ отслеживает среднюю частоту поступающих на вход демодулятора пакетов. Это позволяет сузить полосу фильтров 12i и 122, чтобы обеспечить наилучшую помехоустойчивость СВН.

Схема восстановления тактовой частоты работает следующим образом. Сигналы синфазного и квадратурного каналов перемножаются в перемножителях 23 и 232 со своими задержанными на пол периода тактовой частоты копиями. Задержку обеспечивают линии задержки 24 и 242. В результате такой операции в спектре сигнала появляется компонента с истинной тактовой частотой принимаемого сигнала. Полученные произведения подаются на сумматор 25, а затем перемножаются с сигналом схемы 32 в перемножителях 26i и 2б2. Схема 32 формирует выборки Sin и Cos синхронно с частотой синтезатора 10. При этом

«у. - истинная тактовая частота принимаемого сигнала, Ай. - ошибка установки тактовой частоты в синтезаторе 10.

Схема восстановления тактовой частоты работает по четьфем выборкам на символ сигнала, поэтому вместо выборок синуса и косинуса формирователь 32 вьфабатывает последовательности 1;0;-1;0 и 0;1;0;-1, что позволяет отказаться от использования таблицы синусов и косинусов. Полученные на выходе перемножителей 261 и 2б2 произведения фильтруются ФНЧ 271 и 272, на выходе которых формируются синусная и косинусная часть учетверенной ошибки установки тактовой частоты . После этого сигнал ошибки установки тактовой частоты преобразуется в фазу с помощью устройства вычисления функции арктангенс 13. В результате на выходе устройства вычисления функции Arctg 13 формируется цифровой код, пропорциональный мгновенному значению абсолютной фазы ошибки установки тактовой частоты. Полученный код суммируется со значением фазового аккумулятора синтезатора 29. Синтезатор 29 полностью аналогичен синтезатору 10. Его частота также устанавливается равной 4u)j-. В результате сз ммирования управляющего кода синтезатора 29 с кодом фазы ощибки установки тактовой частоты на его выходе формируется сигнал с частотой 4&j. - 4Au 4a)j-, т. е. с учетверенной фактической частотой принимаемого сигнала. Выборки синфазного и квадратурного каналов на выходе перемножителя 17 не синхронизированы по тактовой частоте, поэтому для привязки выборок подканалов к сигналу восстановленной тактовой частоты служат полифазные фильтры 30 и 31. На их выходе формируется одна выборка на канальный символ сигнала в сопровождении тактовой частоты.

На момент подачи заявки в РНИИРС изготовлен и испытан макет цифрового демодулятора сигналов МДВР (ИУДД.467747.059).

Результаты испытаний положительные.

В результате использования предложения получен следующий техникоэкономический вьшгрыщ:

обеспечено быстрое восстановление несущей и тактовой частоты, за счёт использования цифровых преобразований;

обеспечена работа в диапазоне скоростей передачи информации от 26 Кбит/с до 30 Мбит/с за счёт использования цифровых преобразований и цифровой обработки сигнала и отсутствия в схеме перестраиваемых под конкретный сигнал элементов.

ЖЗЙЧ

11

Литература

1.Дж. Спилкер «Цифровая спутниковая связь, Москва, «Связь, 1979 г.

2.Описание демодулятора МДВР А5148 А/В фирма NEC. Document No., TDMA5148F/D-18306, OPERATION AND MAINTENANCE HANDBOOK FOR TDMA IF SUBSYSTEM 120/60 MBPS PSK MODEM,NEC Corporation, Tokyo, Japan.

3.В.Л. Банкет, B.H. Дорофеев «цифровые методы в спутниковой связи, Москва, «Радио и связь, 1988 г.

Claims (5)

1. Демодулятор фазоманипулированных сигналов, содержащий входное устройство со схемой автоматической регулировки усиления, квадратурный перемножитель и последовательно соединенные схему восстановления несущей частоты и схему восстановления тактовой частоты, отличающийся тем, что демодулятор выполнен на цифровых элементах, а выход входного устройства подключен к первому входу квадратурного перемножителя, первый и второй выходы которого подключены соответственно к первому и второму входу схемы восстановления несущей частоты, первый и второй выходы которой подключены ко второму и третьему входу квадратурного перемножителя, а третий, четвертый и пятый выходы подключены соответственно к первому, второму и третьему входам схемы восстановления тактовой частоты, выходы которой являются выходами устройства.

2. Входное устройство по п.1, содержащее последовательно соединенные полосовой фильтр и усилитель автоматической регулировки усиления, отличающееся тем, что в него введены последовательно соединенные аналого-цифровой преобразователь, цифровой детектор автоматической регулировки усиления и цифроаналоговый преобразователь, выход которого подключен ко второму входу усилителя автоматической регулировки усиления, а также опорный генератор, выход которого подключен ко второму входу аналого-цифрового преобразователя, выход которого является выходом устройства.

3. Схема восстановления несущей частоты по п.1, содержащая последовательно соединенные два параллельно включенных децимирующих оптимальных полифазных фильтра, первые входы которых являются входами схемы, а ко вторым входам подключены выходы синтезатора учетверенной тактовой частоты, третий выход которого является пятым выходом схемы, схему возведения в четвертую степень, два параллельно включенных фильтра нижних частот, схему вычисления функции Arctg, делитель на четыре, параллельно включенные схемы таблиц Sin и Cos, перемножитель, выходы которого являются третьим и четвертым выходами схемы, два параллельно включенных компаратора с перемножителями, схему вычитания, интегратор и синтезатор прямого синтеза, выходы которого являются первым и вторым выходами схемы, а входы компараторов перекрестно соединены со вторыми входами перемножителей.

4. Схема восстановления тактовой частоты по п.1, содержащая последовательно соединенные два тракта параллельно включенных перемножителя, входы которых являются первым и вторым входами схемы, и элемента задержки на половину периода тактовой частоты, сумматор, два тракта параллельно включенных перемножителя и фильтра нижних частот, схему вычисления функции Arctg и синтезатор тактовой частоты, выходы которого подключены к соответствующим входам двух полифазных фильтров, при этом вторые входы полифазных фильтров соединены с соответствующими входами элементов задержки на половину периода тактовой частоты, а вторые входы третьего и четвертого перемножителей подключены к выходам схемы таблиц Sin и Cos, вход которой является третьим входом устройства.

5. Квадратурный перемножитель по п.1, содержащий последовательно соединенные преобразователь Гильберта, вход которого является первым входом перемножителя, и комплексный квадратурный перемножитель, вторые входы которого являются вторым и третьим входами, а выходы - первым и вторым выходами устройства.