RU2815828C1 - Устройство генерации псевдослучайных чисел - Google Patents
Устройство генерации псевдослучайных чисел Download PDFInfo
- Publication number
- RU2815828C1 RU2815828C1 RU2023122959A RU2023122959A RU2815828C1 RU 2815828 C1 RU2815828 C1 RU 2815828C1 RU 2023122959 A RU2023122959 A RU 2023122959A RU 2023122959 A RU2023122959 A RU 2023122959A RU 2815828 C1 RU2815828 C1 RU 2815828C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- multiplier
- indicated
- adder
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000306 recurrent effect Effects 0.000 description 1
Abstract
Изобретение относится к области вычислительной техники и может быть использовано в средствах криптографической защиты информации. Техническим результатом изобретения является сокращение аппаратурных затрат при реализации генератора псевдослучайных чисел. Технический результат достигается за счет того, что устройство включает в себя четыре сумматора/вычитателя, три интегратора, три умножителя, три узла формирования констант, блок временной задержки и аналоговый блок, при этом элементы соединены между собой с обеспечением генерации псевдослучайных чисел. 3 ил.
Description
Область техники, к которой относится изобретение.
Изобретение относится к вычислительной технике и может быть использовано для параллельной реализации систем многозначных функций алгебры логики (МФАЛ) в средствах криптографической защиты информации.
Уровень техники.
Известно устройство получения псевдослучайных последовательностей, элементы которых принадлежат алфавиту из q символов (q - простое число или степень простого числа), основанные на применении переключательных схем специального вида, называемых линейными рекуррентными регистрами сдвига с обратной связью (ЛРРС) [MacWilliams F., Sloane N. Pseudo-random sequences and arrays, Proc. IEEE, 64, pp.1715-1729, 1976; Lidl R., Niederreiter H. Introduction to finite fields and their applications, Cambridge: Cambridge Univ. Press, 1987]. Построение ЛРРС над GF(q) (далее q-ЛРРС) осуществляется по заданному многочлену:
Наиболее близким по сущности технического решения заявленному устройству является вычислительное устройство по патенту РФ на изобретение №2762209, включающее в себя блоки памяти, предназначенные для хранения коэффициентов полиномов избыточной числовой нормальной формы, входы которых являются входами устройства, к которым подключена шина подачи булевых переменных, выходы которых соединены с входами многоместных сумматоров, выходы которых соединены с информационными входами многоканальных мультиплексоров.
Предлагаемое устройство сформировано на следующей системе уравнений:
где σ, r и b - изменяемые коэффициенты;
Недостатком аналога является высокие аппаратурные затраты, в том числе блоков памяти.
Раскрытие сущности изобретения. Техническим результатом, на достижение которого направлено изобретение, является сокращение аппаратурных затрат и повышение эффективности по информационной энтропии. В частности, проверка устройства генерации псевдослучайных чисел (УГПЧ) осуществлялась по вычислению минимальной информационной энтропии исходной последовательности длиной 1 000 000 значений в соответствие с NIST SP 800-90В. Был использован оценщик MCV (Most Common Value). Данный способ оценки дал результат минимальной информационной энтропии равный 0.996, что является крайне высоким значением, так как идеальная энтропия (полное отсутствие информации) равна единице. Также был применен оценщик, использующий цепи Маркова. Данный способ оценки дал результат минимальной информационной энтропии равный 0.989. Что является также крайне высоким показателем. Данные проверки указывают на очень высокую эффективность устройства.
Указанный технический результат обеспечивается за счет того, что устройство генерации псевдослучайных чисел состоит из сумматоров/вычитателей 1, 2, 3, 4, умножителей 5, 6, 7, 8,9, интеграторов 10, 11, 12, узлов формирования констант 13, 14, 15 и блока временной задержки 16, представленных на фиг 1. Далее, в соответствии с фиг 1: первый вход (обозначен числом 17) сумматора/вычитателя 1 соединен с первым входом (обозначен числом 18) умножителя 7, со входом блока временной задержки 16 (обозначен числом 19), с выходом первого интегратора 10 (обозначен числом 20), первым входом (обозначен числом 21) второго умножителя 6 и является первым выходом «х» (обозначен числом 22) генератора; второй вход (обозначен числом 23) сумматора/вычитателя 1 соединен с первым входом (обозначен числом 24) сумматора/вычитателя 2, первым входом (обозначен числом 25) умножителя 8, выходом интегратора 11 (обозначен числом 26) и является вторым выходом «у» (обозначен числом 27) генератора; второй вход (обозначен числом 28) умножителя 8 подключен к выходу блока временной задержки 16 (обозначен числом 29). Выход сумматора/вычитателя 1 (обозначен числом 30) соединен с первым входом (обозначен числом 31) умножителя 5, второй вход (обозначен числом 32) которого подключен к выходу узла формирования константы 13 (обозначен числом 33), а выход умножителя 5 (обозначен числом 34) к соответствующему входу интегратора 10 (обозначен числом 35). Второй вход (обозначен числом 36) умножителя 6 подключен к выходу узла формирования константы 14 (обозначен числом 37), а выход умножителя 6 (обозначен числом 38) - ко второму входу (обозначен числом 39) сумматора/вычитателя 2, выход которого (обозначен числом 40) соединен со входом сумматора/вычитателя 3 (обозначен числом 41), второй вход которого (обозначен числом 42) подключен к выходу умножителя 7 (обозначен числом 43), вход которого (обозначен числом 44) подключен к выходу (обозначен числом 45) третьего интегратора 12 и является третьим выходом «z» (обозначен числом 46) генератора и первым входом умножителя 9 (обозначен числом 47), второй вход (обозначен числом 48) соединен с выходом (обозначен числом 49) узла формирования константы 15; выход умножителя 9 (обозначен числом 50) подключен ко входу сумматора/вычитателя 4 (обозначен числом 51), второй вход которого (обозначен числом 52) соединен с выходом умножителя 8 (обозначен числом 53); выход сумматора/вычитателя 4 (обозначен числом 54) подключен ко входу третьего интегратора 12 (обозначен числом 55); вход второго интегратора 11 (обозначен числом 56) соединен с соответствующим выходом сумматора/вычитателя 3 (обозначен числом 57).
Краткое описание графических материалов.
Заявленное устройство поясняется фиг.(1-3), на которых показано:
- фиг. 1 - функциональная схема УГПЧ;
- фиг. 2 - вид изменения сигналов УГПЧ (например, на выходе «у»);
- фиг. 3 - вид изменения сигналов «х», «у», «z» УГПЧ. Это отражается в виде - «хаотичный куб» (сигналы представлены в трехмерном пространстве). Изменяя параметры констант и временной задержки, можно изменить и параметры генератора псевдослучайных чисел (соответственно и вид в трехмерном изображении).
Осуществление изобретения.
Устройство работает следующим образом. Уравнение (2) преобразуется в интеграл:
Уравнение (3) преобразуется в интеграл:
Уравнение (4) преобразуется в интеграл:
Эти интегралы на функциональной схеме обозначены номерами 10, 11 и 12 соответственно. На выходе сумматора/вычитателя 1 (обозначен числом 30) формируется сигнал (у-х), который поступает на вход умножителя 5 (обозначен числом 31), чем обеспечивается сигнал на выходе (обозначен числом 34) σ×(у-х). При этом на вход сумматора/вычитателя 1 (обозначен числом 60) поступает также сигнал (сигналы) с выхода (обозначен числом 59) аналогового блока (обозначен числом 58). Этим обеспечивается повышенная стохастичность устройства в целом. В сумматоре/вычитателе 1 формируется или прибавление, или вычитание младшего разряда (округление). Если сигналов от аналогового блока 58 больше, то соответственно может прибавляться или вычитаться два/один младших разрядов. Аналоговый блок представляет собой, например, кольцевой генератор на базе инверторов с пологими фронтами. Это обеспечивает значительную зависимость от температуры и напряжения - частотных характеристик. А этим самым увеличивает хаотичность сигнала, формируемого устройством. Далее, величина текущего состояния «у» с выхода интегратора 11 (обозначен числом 26) поступает на второй вход сумматора/вычитателя 1 (обозначен числом 23). Функция (х×(r-z)-у) обеспечивается умножителем 5, сумматором/вычитателем 2, сумматором/вычитателем 3 и интегратором 11. С выхода 37 узла формирования константы 14 (обозначен числом 37) (переменная «r») поступает сигнал на соответствующий вход умножителя 6 (обозначен числом 36). На выходе сумматором/вычитателем 2 (обозначен числом 40) вычисляется текущее значение х×r-у. Блок временной задержки 16 обеспечивает временную вариацию текущего сигнала «х» (обозначен числом 22) со входа (обозначен числом 19) на соответствующем выходе (обозначен числом 29). Таким образом, на выходе интегратора 11 (обозначен числом 26) формируется сигнал функции у-27. Блоки 8, 9, 4 и 12 обеспечивают вычисление сигнала «z» на выходе (обозначен числом 46), при этом с выхода узла формирования константы 15 (обозначен числом 49) поступает константа (которая может меняться) «Ь» в целом для формирования функции (х×у-b×z). Этот сигнал поступает на вход интегратора 12 (обозначен числом 55) для формирования сигнала «z» на выходе (обозначен числом 46).
Claims (1)
- Устройство генерации псевдослучайных чисел, характеризующееся тем, что с целью повышения функциональных возможностей, сокращения аппаратурных затрат и хаотичности выходных сигналов устройство включает в себя первый, второй, третий и четвертый сумматоры/вычитатели, первый, второй и третий интеграторы, первый, второй и третий умножители, первый, второй и третий узлы формирования констант, блок временной задержки и аналоговый блок, при этом первый вход первого сумматора/вычитателя соединен с первым входом первого умножителя, с входом блока временной задержки, с выходом первого интегратора, первым входом второго умножителя и является первым выходом генератора, второй вход первого сумматора/вычитателя соединен с первым входом второго сумматора/вычитателя, первым входом четвертого умножителя, выходом второго интегратора и является вторым выходом генератора, третий вход первого сумматора/вычитателя соединен с выходом аналогового блока, второй вход четвертого умножителя подключен к выходу блока временной задержки, выход первого сумматора/вычитателя соединен с первым входом первого умножителя, второй вход которого подключен к выходу первого узла формирования константы, а выход первого умножителя к соответствующему входу первого интегратора, второй вход второго умножителя подключен к выходу второго узла формирования константы, а выход второго умножителя - ко второму входу второго сумматора/вычитателя, выход которого соединен с первым входом третьего сумматора/вычитателя, второй вход которого подключен к выходу третьего умножителя, второй вход которого подключен к выходу третьего интегратора и является третьим выходом генератора и первым входом пятого умножителя, второй вход которого соединен с выходом третьего узла формирования константы, а выход пятого умножителя подключен к первому входу четвертого сумматора/вычитателя, второй вход которого соединен с выходом четвертого умножителя, выход четвертого сумматора/вычитателя подключен к входу третьего интегратора, а вход второго интегратора соединен с соответствующим выходом третьего сумматора/вычитателя.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2815828C1 true RU2815828C1 (ru) | 2024-03-22 |
Family
ID=
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790768A (en) * | 1972-09-28 | 1974-02-05 | Prayfel Inc | Random number generator |
| US6275586B1 (en) * | 1998-09-10 | 2001-08-14 | Igt | Cryptographically secure pseudo random number generator |
| US9513872B2 (en) * | 2009-11-25 | 2016-12-06 | Aclara Technologies Llc | Random number generator |
| RU170412U1 (ru) * | 2017-02-09 | 2017-04-24 | Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Генератор случайного полумарковского процесса с симметричными законами распределения |
| RU2716217C1 (ru) * | 2019-09-09 | 2020-03-10 | Акционерное общество "Концерн "Созвездие" | Формирователь шумоподобных фазоманипулированных сигналов |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790768A (en) * | 1972-09-28 | 1974-02-05 | Prayfel Inc | Random number generator |
| US6275586B1 (en) * | 1998-09-10 | 2001-08-14 | Igt | Cryptographically secure pseudo random number generator |
| US9513872B2 (en) * | 2009-11-25 | 2016-12-06 | Aclara Technologies Llc | Random number generator |
| RU170412U1 (ru) * | 2017-02-09 | 2017-04-24 | Федеральное государственное бюджетное учреждение "4 Центральный научно-исследовательский институт" Министерства обороны Российской Федерации | Генератор случайного полумарковского процесса с симметричными законами распределения |
| RU2716217C1 (ru) * | 2019-09-09 | 2020-03-10 | Акционерное общество "Концерн "Созвездие" | Формирователь шумоподобных фазоманипулированных сигналов |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lagidi et al. | Design of 16-bit and 32-bit approximate full adder using majority logic | |
| RU2815828C1 (ru) | Устройство генерации псевдослучайных чисел | |
| CN110837624B (zh) | 一种针对sigmoid函数的近似计算装置 | |
| RU2812094C1 (ru) | Устройство генерации псевдослучайных чисел | |
| Szmidt | Nonlinear feedback shift registers and Zech’s logarithms | |
| Rouhifar et al. | Fast overflow detection in moduli set {2n–1, 2n, 2n+ 1} | |
| Dakhole et al. | Multi-digit quaternary adder on programmable device: Design & verification | |
| RU2446444C1 (ru) | Генератор псевдослучайных последовательностей | |
| Chervyakov et al. | A new model to optimize the architecture of a fault-tolerant modular neurocomputer | |
| RU2815827C1 (ru) | Генератор псевдослучайных чисел | |
| Patil et al. | FPGA Implementation of conventional and vedic algorithm for energy efficient multiplier | |
| Hassan et al. | Floating-point double-humped chaotic image encryption on FPGA | |
| Bankar et al. | Design of arithmetic circuit using Quaternary Signed Digit Number system | |
| Li et al. | A novel area-efficient fast CORDIC for energy-efficient adaptive exponential integrate and fire neuron design | |
| RU2744815C1 (ru) | Устройство для перевода чисел из системы остаточных классов и расширения оснований | |
| RU2812412C1 (ru) | Устройство формирования триплексных чисел | |
| Kafarov et al. | Digital signal generators based on the Lorentz system implemented using fixed-point numbers | |
| Vivelid | Nonlinear feedback shift registers and generating of binary de Bruijn sequences | |
| US11934799B2 (en) | Combinatorial logic circuits with feedback | |
| RU2804380C1 (ru) | Конвейерный вычислитель | |
| Venkateshwarlu et al. | Optimized Design of Power Efficient FIR Filter Using Modified Booth Multiplier | |
| RU2723272C1 (ru) | Генератор цифрового белого гауссовского шума по методу Уоллеса | |
| Gorodecky | Reed-muller realization of X (mod P) | |
| Tang et al. | An open problem on the bentness of Mesnager's functions | |
| Prashanth et al. | Low Power High Speed based Various Adder Architectures using SPST |