RU2809550C1

RU2809550C1 - Digital variable frequency synthesis

Info

Publication number: RU2809550C1
Application number: RU2023122868A
Authority: RU
Inventors: Вячеслав Юрьевич Капустин
Original assignee: Закрытое акционерное общество "ОКБ "РИТМ"
Filing date: 2023-09-01
Publication date: 2023-12-12

Abstract

FIELD: radio engineering.

SUBSTANCE: used to obtain an output signal frequency varying according to an arbitrary law, including pseudo-random, with the simultaneous imposition of arbitrary amplitude modulation, for measuring the Doppler frequency in radar and sonar, adaptive broadband communication systems, for generating test, masking and speech signals in audiometers. The variable frequency digital synthesizer additionally contains a series-connected pulse duration code sensor 17, a pulse duration counter 13 and an output signal control unit 14, the output of which is connected to the control input of the phase calculation unit 12, and the clock input of the pulse duration counter 13 is connected to the output of the clock pulse generator 16.

EFFECT: formation of a pulse output signal.

1 cl, 2 dwg

Description

Изобретение относится к радиотехнике и может использоваться для получения изменяющейся по произвольному закону частоты выходного сигнала, в том числе и по псевдослучайному, с одновременным наложением произвольной амплитудной модуляции, для измерения частоты Доплера в радиолокации и гидролокации, адаптивных широкополосных системах связи, для формирования тестовых, маскирующих и речевых сигналов в аудиометрах.The invention relates to radio engineering and can be used to obtain an output signal frequency varying according to an arbitrary law, including pseudo-random, with the simultaneous imposition of arbitrary amplitude modulation, for measuring the Doppler frequency in radar and sonar, adaptive broadband communication systems, for generating test, masking and speech signals in audiometers.

Известен цифровой синтезатор изменяющейся частоты (Авторское свидетельство СССР №1578800, кл. Н03В 23/00, 1990. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин, В.С. Григорьев и О.Л. Лапаухова), содержащий датчик кода длительности сигнала, датчик адреса функции, датчик кода диапазона частот, датчик кода начальной частоты, блок памяти, перемножитель, делитель частоты с переменным коэффициентом деления, накапливающий сумматор, сумматор, генератор тактовых импульсов, блок вычисления фазы, вычислитель амплитуды и цифроаналоговый преобразователь.A digital synthesizer of varying frequency is known (USSR Copyright Certificate No. 1578800, class N03B 23/00, 1990. Digital synthesizer of varying frequency. V.Yu. Kapustin, V.S. Grigoriev and O.L. Lapaukhova), containing a signal duration code sensor , function address encoder, frequency range code encoder, start frequency code encoder, memory unit, multiplier, variable frequency divider, accumulator, adder, clock generator, phase calculation unit, amplitude calculator and digital-to-analog converter.

Известен цифровой синтезатор изменяющейся частоты (Патент на изобретение №2597670, кл. Н03В 23/00, 2016. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, цифро-аналоговый преобразователь и фильтр нижних частот.A digital synthesizer of varying frequency is known (Patent for invention No. 2597670, class N03B 23/00, 2016. Digital synthesizer of varying frequency. V.Yu. Kapustin), containing a signal duration code sensor, a periodic function address sensor, a pseudo-random sequence length sensor, a sensor frequency range code, initial frequency code sensor, random sequence generating unit, multiplier, adder, frequency divider with variable division coefficient, periodic function calculation unit, commutator, clock generator, phase calculation unit, amplitude calculation unit, digital-to-analog converter and filter low frequencies.

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор изменяющейся частоты (Патент на изобретение № 2765264, кл. Н03В 23/00, 2022. Цифровой синтезатор изменяющейся частоты. В.Ю. Капустин), содержащий датчик кода длительности сигнала, датчик адреса периодической функции, датчик длины псевдослучайной последовательности, датчик кода диапазона частот, датчик кода начальной частоты, блока формирования случайной последовательности, первый перемножитель, сумматор, делитель частоты с переменным коэффициентом деления, блок вычисления периодической функции, коммутатор, генератор тактовых импульсов, блок вычисления фазы, блок вычисления амплитуды, датчик адреса амплитудно-модулирующей функции, блок вычисления амплитудно-модулирующей функции, второй перемножитель, цифро-аналоговый преобразователь и фильтр нижних частот.The closest technical solution (prototype) to the proposed one is a digital synthesizer of varying frequency (Patent for invention No. 2765264, class N03B 23/00, 2022. Digital synthesizer of varying frequency. V.Yu. Kapustin), containing a signal duration code sensor, an address sensor periodic function, pseudo-random sequence length sensor, frequency range code sensor, initial frequency code sensor, random sequence generating unit, first multiplier, adder, frequency divider with variable division coefficient, periodic function calculation unit, switch, clock generator, phase calculation unit, an amplitude calculation unit, an amplitude modulation function address sensor, an amplitude modulation function calculation unit, a second multiplier, a digital-to-analog converter and a low-pass filter.

Однако недостатком таких синтезаторов является невозможность формирования импульсного выходного сигнала, что ограничивает их применение, например, в аудиометрах, где использование таких сигналов необходимо при проведении аудиометрических исследований у пациентов с рассеянным вниманием, например, у лиц старшего возраста или у детей.However, the disadvantage of such synthesizers is the inability to generate a pulsed output signal, which limits their use, for example, in audiometers, where the use of such signals is necessary when conducting audiometric studies in patients with absent-minded attention, for example, in older people or children.

Цель изобретения - формирование импульсного выходного сигнала.The purpose of the invention is to generate a pulse output signal.

Поставленная цель достигается тем, что в цифровой синтезатор изменяющейся частоты, содержащий последовательно соединенные датчик адреса периодической функции, блок вычисления периодической функции, коммутатор, первый перемножитель, сумматор, блок вычисления фазы, блок вычисления амплитуды, второй перемножитель, цифро-аналоговый преобразователь и фильтр нижних частот, а также последовательно соединенные датчик длины псевдослучайной последовательности и блок формирования псевдослучайной последовательности, выход которого соединен со вторым входом коммутатора, последовательно соединенные датчик кода длительности сигнала и делитель с переменным коэффициентом деления, выход которого соединен с тактовыми входами блока вычисления периодической функции и блока формирования случайной последовательности, датчик кода диапазона частот, выход которого соединен со вторым входом первого перемножителя, датчик кода начальной частоты, выход которого соединен со вторым входом сумматора, последовательно соединенные датчик адреса амплитудно-модулирующей функции и блок вычисления амплитудно-модулирующей функции, выход которого соединен со вторым входом второго перемножителя, второй вход блока вычисления амплитудно-модулирующей функции соединен с выходом коммутатора, и генератор тактовых импульсов, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления, блока вычисления фазы, дополнительно введены последовательно соединенные датчик кода длительности импульса, счетчик длительности импульса и блок управления подачей выходного сигнала, выход которого соединен с управляющим входом блока вычисления фазы, а тактовый вход счетчика длительности импульса соединен с выходом генератора тактовых импульсов.This goal is achieved by the fact that in a digital synthesizer of varying frequency, containing a series-connected periodic function address sensor, a periodic function calculation block, a commutator, a first multiplier, an adder, a phase calculation block, an amplitude calculation block, a second multiplier, a digital-to-analog converter and a low-voltage filter frequencies, as well as a series-connected pseudo-random sequence length sensor and a pseudo-random sequence generation block, the output of which is connected to the second input of the switch, a series-connected signal duration code sensor and a divider with a variable division coefficient, the output of which is connected to the clock inputs of the periodic function calculation block and the generation block random sequence, a frequency range code sensor, the output of which is connected to the second input of the first multiplier, an initial frequency code sensor, the output of which is connected to the second input of the adder, a serially connected amplitude modulation function address sensor and an amplitude modulation function calculation unit, the output of which is connected to the second input of the second multiplier, the second input of the block for calculating the amplitude-modulating function is connected to the output of the switch, and the clock pulse generator, the output of which is connected to the clock inputs of the divider with a variable division coefficient, the phase calculation block, additionally a series-connected pulse duration code sensor and a duration counter are introduced pulse and an output signal supply control unit, the output of which is connected to the control input of the phase calculation unit, and the clock input of the pulse duration counter is connected to the output of the clock pulse generator.

На Фиг. 1 приведена структурная схема цифрового синтезатора частот изменяющейся частоты. На Фиг. 2 приведены варианты амплитудно-частотной характеристики сигнала при различных средней частоте и девиации.In FIG. Figure 1 shows a block diagram of a digital frequency synthesizer of varying frequency. In FIG. Figure 2 shows options for the amplitude-frequency characteristics of the signal at different average frequencies and deviations.

Цифровой синтезатор изменяющейся частоты содержит последовательно соединенные датчик адреса периодической функции 2, блок вычисления периодической функции 10, коммутатор 11, первый перемножитель 7, сумматор 8, блок вычисления фазы 12, блок вычисления амплитуды 15, второй перемножитель 20, цифро-аналоговый преобразователь 21 и фильтр нижних частот 22, а также последовательно соединенные датчик длины псевдослучайной последовательности 3 и блок формирования псевдослучайной последовательности 6, выход которого соединен с вторым входом коммутатора И, последовательно соединенные датчик кода длительности сигнала 1 и делитель с переменным коэффициентом деления 9, выход которого соединен с тактовыми входами блока вычисления периодической функции 10 и блока формирования случайной последовательности 6, датчик кода диапазона частот 4, выход которого соединен с вторым входом первого перемножителя 7, датчик кода начальной частоты 5, выход которого соединен с вторым входом сумматора 8, последовательно соединенные датчик адреса амплитудно-модулирующей функции 18 и блок вычисления амплитудно-модулирующей функции 19, выход которого соединен с вторым входом перемножителя 20, второй вход блока вычисления амплитудно-модулирующей функции 19 соединен с выходом коммутатора 11, последовательно соединенные датчик кода длительности импульса 17, счетчик длительности импульса 13 и блок управления подачей выходного сигнала 14, выход которого соединен с управляющим входом блока вычисления фазы 12 и генератор тактовых импульсов 16, выход которого соединен с тактовыми входами делителя с переменным коэффициентом деления 9, счетчика длительности импульса 13 и блока вычисления фазы 13.The digital synthesizer of varying frequency contains a series-connected periodic function address sensor 2, a periodic function calculation unit 10, a switch 11, a first multiplier 7, an adder 8, a phase calculation unit 12, an amplitude calculation unit 15, a second multiplier 20, a digital-to-analog converter 21 and a filter low frequencies 22, as well as a series-connected pseudo-random sequence length sensor 3 and a pseudo-random sequence generation unit 6, the output of which is connected to the second input of the switch AND, a series-connected signal duration code sensor 1 and a divider with a variable division coefficient 9, the output of which is connected to the clock inputs block for calculating a periodic function 10 and a block for generating a random sequence 6, a frequency range code sensor 4, the output of which is connected to the second input of the first multiplier 7, an initial frequency code sensor 5, the output of which is connected to the second input of the adder 8, a series-connected amplitude-modulating address sensor functions 18 and a block for calculating the amplitude-modulating function 19, the output of which is connected to the second input of the multiplier 20, the second input of the block for calculating the amplitude-modulating function 19 is connected to the output of the switch 11, a pulse duration code sensor 17, a pulse duration counter 13 and a control unit are connected in series by supplying an output signal 14, the output of which is connected to the control input of the phase calculation block 12 and a clock pulse generator 16, the output of which is connected to the clock inputs of a divider with a variable division ratio 9, a pulse duration counter 13 and a phase calculation block 13.

Цифровой синтезатор изменяющейся частоты работает следующим образом.A variable frequency digital synthesizer works as follows.

С помощью датчиков 1 - 5, 17, 18 устанавливают необходимые значения длительности сигнала Т_с, адреса требуемой функции изменения частоты или длины формируемой М-последовательности, диапазона D изменения частоты, начальной частоты F₀, длительность выходного импульсного сигнала и адреса амплитудно-модулирующей функции. В зависимости от того, какой выбран закон изменения частоты, регулярный или псевдослучайный, на выход коммутатора 11 будет поступать код q_i закона изменения частоты либо с выхода блока вычисления периодической функции 10, либо с выхода блока формирования псевдослучайной последовательности 6. По каждому импульсу с выхода делителя с переменным коэффициентом деления 9 на вход первого перемножителя 7 будет поступать новое значение кода q_j изменения частоты. Делитель с переменным коэффициентом деления 9 обеспечивает отработку необходимой длительности закона изменения частотыUsing sensors 1 - 5, 17, 18, the required values of the signal duration T _s , the address of the required frequency change function or the length of the generated M-sequence, the frequency change range D, the initial frequency F ₀ , the duration of the output pulse signal and the address of the amplitude modulation function are set . Depending on which law of frequency change is chosen, regular or pseudo-random, the output of the switch 11 will receive the code q _i of the law of frequency change either from the output of the periodic function calculation block 10, or from the output of the pseudo-random sequence generation block 6. For each pulse from the output divider with a variable division coefficient 9, the input of the first multiplier 7 will receive a new value of the frequency change code q _j . A divider with a variable division coefficient of 9 ensures that the required duration of the frequency change law is worked out

Т_ч=K*Т_мин.T _h =K*T _min .

Отработка необходимого диапазона D изменения частоты обеспечивается первым перемножителем 7, в котором код q_i умножается на величину D и далее полученный код суммируется сумматором 8 с кодом начальной частоты F₀. Полученный код Q поступает на вход блока вычисления фазы 12, т.е.Working out the required frequency change range D is provided by the first multiplier 7, in which the code q _i is multiplied by the value D and then the resulting code is summed by the adder 8 with the initial frequency code F ₀ . The resulting code Q is fed to the input of the phase 12 calculation block, i.e.

Q=F₀+D*q_j.Q=F ₀ +D*q _j .

Блок вычисления фазы 12 и блок вычисления амплитуды 15 обеспечивают формирование выходной синусоидальной функции с частотой, определяемой выражением:The phase calculation block 12 and the amplitude calculation block 15 provide the formation of an output sinusoidal function with a frequency determined by the expression:

F_вых=F_c*Q/2^m=(F₀+D*q_j)*Fc/2^m,F _out =F _c *Q/2 ^m =(F ₀ +D*q _j )*Fc/2 ^m ,

где, m - разрядность блока вычисления фазы 12.where m is the capacity of the phase 12 calculation block.

При условии, что F_c численно равна 2^m, имеем F_вых, численно равную Q. Таким образом величина Q полностью определяет значение выходной частоты. При установленном диапазоне изменения частот, равным нулю, частота выходного сигнала будет фиксированной и равной значению кода F₀, т.е. на выходе мы получим тональный сигнал. Если в качестве периодической функции изменения частоты будет использована какая-либо монотонная возрастающая функция, например, линейная, то частоты выходного сигнала будет меняться от значения F₀ до F₀+D и, наоборот, если будет использована монотонная ниспадающая функция, то частота выходного сигнала будет изменяться от величины F₀-D до F₀. При использовании в качестве периодической функции изменения частоты знакопеременной функции, например, синусоидальной, то частота выходного сигнала будет колебаться от значения F₀-D до значения F₀+D. Таким образом видно, что величина F₀, в зависимости от используемой функции изменения частоты может быть значением начальной частоты, конечной частоты и средней частоты. Точно также, при использовании в качестве функции изменения выходной частоты псевдослучайной М-последовательности, можно получить в качестве выходного сигнала узкополосный шум с центральной частотой F₀ полосой от F₀-D до F₀+D и при фиксированном знаковом разряде, плюсовом или минусовом, получим соответственно полосовой шум в диапазоне от F₀ до F₀+D или от F₀-D до F₀.Provided that _Fc is numerically equal to 2 ^m , we have _Fout , numerically equal to Q. Thus, the value of Q completely determines the value of the output frequency. When the frequency range is set to zero, the frequency of the output signal will be fixed and equal to the value of the code F ₀ , i.e. At the output we will receive a tone signal. If any monotonic increasing function, for example linear, is used as a periodic function of frequency change, then the output signal frequency will change from the value F ₀ to F ₀ + D and, conversely, if a monotonic falling function is used, then the output signal frequency will vary from the value F ₀ -D to F ₀ . When using an alternating function, for example, a sinusoidal one, as a periodic function for changing the frequency, the frequency of the output signal will fluctuate from the value F ₀ -D to the value F ₀ +D. Thus, it can be seen that the value of F ₀ , depending on the frequency change function used, can be the value of the initial frequency, final frequency and average frequency. In the same way, when using a pseudo-random M-sequence as a function of changing the output frequency, it is possible to obtain as an output signal narrow-band noise with a central frequency F ₀ band from F ₀ -D to F ₀ + D and with a fixed sign bit, positive or negative, we obtain, respectively, bandpass noise in the range from F ₀ to F ₀ +D or from F ₀ -D to F ₀ .

Одновременно, код q_j с выхода коммутатора 11 поступает на вход блока вычисления амплитудно-модулирующей функции 19, который формирует код амплитуды выходного сигнала, в зависимости от текущего значения девиации. Полученный код амплитуды, поступает на вход второго перемножителя 20. В результате на выходе получаем синусоидальный сигнал, амплитуда которого определяется выражением:At the same time, the code q _j from the output of the switch 11 is supplied to the input of the amplitude modulation function calculation unit 19, which generates a code for the amplitude of the output signal, depending on the current deviation value. The resulting amplitude code is fed to the input of the second multiplier 20. As a result, we obtain a sinusoidal signal at the output, the amplitude of which is determined by the expression:

или при F_c=2^m получимor with F _c =2 ^m we get

В результате получаем на выходе устройства синусоидальный сигнал, амплитуда которого зависит только от текущего значения девиации q_j сигнала и не зависит от значения начальной частоты F₀. При этом закон изменения амплитудной модуляции не зависит от величины девиации D и действует только в пределах выбранной полосы частот выходного сигнала. Графики, поясняющие формирование амплитудно-частотной характеристики выходного сигнала в зависимости от значений начальной частоты F₀ и девиации D, представлены на Фиг. 2. Таким образом, при изменении значения F₀, меняется только тональность выходного сигнала, но не меняется его амплитудная характеристика, что позволяет воспроизвести один и тот же сигнал в разной тональности.As a result, we obtain a sinusoidal signal at the output of the device, the amplitude of which depends only on the current deviation value q _j of the signal and does not depend on the value of the initial frequency F ₀ . In this case, the law of change in amplitude modulation does not depend on the deviation D and operates only within the selected frequency band of the output signal. Graphs explaining the formation of the amplitude-frequency characteristic of the output signal depending on the values of the initial frequency F ₀ and deviation D are presented in Fig. 2. Thus, when the value of F ₀ changes, only the tonality of the output signal changes, but its amplitude characteristic does not change, which makes it possible to reproduce the same signal in different tones.

Код длительности импульсного выходного сигнала с датчика кода длительности сигнала 17 поступает на вход счетчика длительности сигнала 13, который отсчитывает установленный интервал времени, и его по сигналу переполнения блок управления подачей сигнала 14 меняет свое состояние на противоположное, что является командой запрета работы блока вычисления фазы 12 и установки его в исходное состояние. По следующему сигналу переполнения счетчика длительности импульса 13, состояние блока управления подачей сигнала 14 вновь изменится на противоположное, что будет являться командой разрешения работы блока вычисления фазы 12. Таким образом будет достигнуто формирование импульсного выходного сигнала.The pulse output signal duration code from the signal duration code sensor 17 is supplied to the input of the signal duration counter 13, which counts the set time interval, and upon the overflow signal, the signal supply control unit 14 changes its state to the opposite, which is a command to prohibit the operation of the phase calculation unit 12 and setting it to its original state. According to the next overflow signal of the pulse duration counter 13, the state of the signal supply control unit 14 will again change to the opposite, which will be a command to enable the operation of the phase calculation unit 12. Thus, the formation of a pulse output signal will be achieved.

В качестве блока вычисления периодической функции 10 и блока вычисления амплитудно-модулирующей функции 19 могут быть использованы постоянные запоминающие устройства, в которые заранее прошиты значения используемой функции изменения частоты и амплитуды, или любое другое вычислительное устройство, например, микропроцессор, который обеспечивает вычисления функции изменения частоты и амплитуды по заранее определенному алгоритму. Блок формирования псевдослучайной последовательности 6 может представлять собой обычный генератор М-последовательности, состоящий из регистра сдвига с сумматорами по модулю 2 в цепи обратной связи.As a block for calculating the periodic function 10 and a block for calculating the amplitude-modulating function 19, read-only memory devices can be used, into which the values of the frequency and amplitude change function used are pre-programmed, or any other computing device, for example, a microprocessor that provides calculations of the frequency change function and amplitudes according to a predetermined algorithm. The pseudo-random sequence generation unit 6 can be a conventional M-sequence generator, consisting of a shift register with modulo 2 adders in the feedback circuit.

Реализован блок формирования псевдослучайной последовательности 6 может быть также с использованием микропроцессора. Первый перемножитель 7 представляет собой устройство умножения кода без знака, поступающего с датчика кода диапазона частот 4, на код со знаком, поступающего с выхода коммутатора 11. В качестве сумматора 8 используется обычный двоичный сумматор кодов со знаками. Блок вычисления фазы 12 представляет собой накопительный сумматор. В качестве блока вычисления амплитуды 15 может быть использовано постоянное запоминающее устройство, в которое заранее занесены значения выходного сигнала, например, синусоидального сигнала, либо любое вычислительное устройство, например, на основе микропроцессора. Второй перемножитель 20 представляет собой устройство умножения кода без знака, поступающего с блока вычисления амплитудно-модулирующей функции 19, на код со знаком, поступающего с выхода блока вычисления амплитуды 15. При выборе достаточно мощного и быстродействующего микропроцессора, цифровой синтезатор изменяющейся частоты может быть весь реализован на его основе.The pseudo-random sequence generation unit 6 can also be implemented using a microprocessor. The first multiplier 7 is a device for multiplying an unsigned code coming from the code sensor of frequency range 4 by a signed code coming from the output of the switch 11. The adder 8 uses a conventional binary signed code adder. The phase calculation block 12 is a cumulative adder. As the amplitude calculation unit 15, a read-only memory device can be used, in which the values of the output signal, for example, a sinusoidal signal, or any computing device, for example, based on a microprocessor, can be used in advance. The second multiplier 20 is a device for multiplying an unsigned code coming from the amplitude modulation function calculation unit 19 by a signed code coming from the output of the amplitude calculation unit 15. By choosing a sufficiently powerful and fast microprocessor, a digital variable frequency synthesizer can be fully implemented based on it.

Счетчик длительности импульса 13 представляет собой обычный делитель с переменным коэффициентом деления, коэффициент деления для которого устанавливает датчик кода длительности импульса 17. Блок управления подачей сигнала 14 представляет собой триггерное устройство с двумя устойчивыми состояниями, которое меняет свое состояние по переполнению счетчика длительности импульса 13.The pulse duration counter 13 is a conventional divider with a variable division coefficient, the division coefficient for which is set by the pulse duration code sensor 17. The signal supply control unit 14 is a trigger device with two stable states, which changes its state when the pulse duration counter 13 overflows.

Таким образом, предлагаемый цифровой синтезатор изменяющейся частоты обеспечивает формирование импульсного выходного сигнала.Thus, the proposed digital synthesizer of varying frequency provides the formation of a pulsed output signal.

Claims

The digital synthesizer of varying frequency contains a series-connected periodic function address sensor, a periodic function calculation block, a commutator, a first multiplier, an adder, a phase calculation block, an amplitude calculation block, a second multiplier, a digital-to-analog converter and a low-pass filter, as well as a series-connected length sensor pseudo-random sequence and a pseudo-random sequence generation block, the output of which is connected to the second input of the switch, a serially connected signal duration code sensor and a divider with a variable division coefficient, the output of which is connected to the clock inputs of the periodic function calculation block and the random sequence generation block, a frequency range code sensor, the output of which is connected to the second input of the first multiplier, the initial frequency code sensor, the output of which is connected to the second input of the adder, the amplitude-modulating function address sensor and the amplitude-modulating function calculation block, the output of which is connected to the second input of the second multiplier, the second input of the block is connected in series calculating the amplitude-modulating function is connected to the output of the switch, and a clock pulse generator, the output of which is connected to the clock inputs of a divider with a variable division coefficient, a phase calculation unit, characterized in that in order to enable the synthesis of a pulse output signal, a series-connected pulse duration code sensor is introduced , a pulse duration counter and an output signal supply control unit, the output of which is connected to the control input of the phase calculation unit, and the clock input of the pulse duration counter is connected to the output of the clock pulse generator.