RU2772311C1 - Устройство реализации кубической операции И - Google Patents
Устройство реализации кубической операции И Download PDFInfo
- Publication number
- RU2772311C1 RU2772311C1 RU2021120275A RU2021120275A RU2772311C1 RU 2772311 C1 RU2772311 C1 RU 2772311C1 RU 2021120275 A RU2021120275 A RU 2021120275A RU 2021120275 A RU2021120275 A RU 2021120275A RU 2772311 C1 RU2772311 C1 RU 2772311C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- cubic
- cell
- output
- cubes
- Prior art date
Links
- 239000000126 substance Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 230000002194 synthesizing Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000007374 clinical diagnostic method Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Abstract
Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в повышении производительности вычислений для тестов поиска неисправностей схем автоматики и вычислительной техники, а также расширении функциональных возможностей, заключающихся в реализации кубической операции И. Технический результат достигается за счёт n вычислительных ячеек, причем каждая из n вычислительных ячеек содержит четыре входа, два выхода, четыре элемента И и один элемент ИЛИ. 2 ил., 2 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано при создании специализированной ЭВМ (специализированного сопроцессора для универсальной ЭВМ), реализующих операции кубического исчисления, используемые в алгоритмах Рота синтеза дискретных устройств (алгоритм извлечения) и синтеза тестов поиска неисправностей (D-алгоритм) схем автоматики и вычислительной техники [см. Миллер Р. Теория переключательных схем. -М.: Наука, 1970. Т. 1; Чжен Г., Мэннинг Е., Метц Г. Диагностика отказов цифровых вычислительных машин. - М.: Мир, 1972; Проектирование цифровых вычислительных машин. Под ред. С.А. Майорова. Учебн. пособ. для вузов. М.: Высшая школа, 1972; Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы). - Л.: Энергия, Ленингр. отд., 1979. - 232 с.; Луцик Ю.А., Лукьянова И.В. Арифметические и логические основы вычислительной техники: Учеб. пособие - Минск: БГУИР, 2004. -121 с.].
Известно устройство («Ячейка одномерной однородной вычислительной среды») реализации операции d-пересечения [А.с. SU 1173406 А, авторы: Альбеков А.Ш., Герасимов Е.Р., Чикалов А.Н., 1985]. Устройство содержит логические элементы И, ИЛИ, ИЛИ-НЕ, ЗАПРЕТ, восемь входов и семь выходов и реализует таблицу истинности кубической операции d-пересечения [Чжен Г., Мэннинг Е., Метц Г. Диагностика отказов цифровых вычислительных машин. - М.: Мир, 1972]. Недостатком данного устройства является реализация всего одной кубической операции d-пересечения n-мерных кубов.
Известно устройство реализации кубической операции х-произведение [А.с. SU 1656522 А1, авторы: Альбеков А.Ш., Герасимов Е.Р., 1991]. Устройство содержит п вычислительных ячеек, каждая из которых содержит элементы И, ИЛИ-НЕ, ИЛИ, по четыре входа и по три выхода и один решающий узел, содержащий 3n входов, 3n выходов и элементы ИЛИ, ЗАПРЕТ, мажоритарный элемент и реализует таблицу истинности кубической операции х-произведение [Миллер Р. Теория переключательных схем. - М.: Наука, 1970. Т.1; Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы). - Л.: Энергия, Ленингр. отд., 1979. - 232 с.]. Недостатком данного устройства также является реализация всего одной кубической операции х-произведение n-мерных кубов.
Наиболее близким (прототипом) к патентуемому изобретению является устройство для обработки логической информации, реализующее кубическую операцию склеивания n-мерных кубов [Патент RU 2027218 С1, авторы: Альбеков А.Ш., Герасимов Е.Р., Хализев В.Н., 1995]. Устройство является комбинационным, с жесткой логикой, содержит п вычислительных ячеек, каждая из которых содержит элементы И, ИЛИ-НЕ, ИЛИ, по четыре входа и по три выхода и один решающий блок, содержащий 3n входов, 3n выходов и элементы И, ИЛИ, НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ и реализует таблицу истинности кубической операции склеивания n-мерных кубов [Миллер Р. Теория переключательных схем. - М.: Наука, 1970. Т. 1; Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы). - Л.: Энергия, Ленингр. отд., 1979. - 232 с.]. Причина, которая не позволяет достичь с помощью аналога того технического результата, который обеспечивается заявляемым изобретением, заключается в невозможности реализации прототипом кубической операции И (AND, &) из-за жесткости закона его функционирования.
Целью изобретения является расширение функциональных возможностей и производительности специализированной вычислительной техники при реализации ею алгоритмов синтеза дискретных устройств и тестов поиска неисправностей схем автоматики и вычислительной техники. Цель достигается за счет аппаратной реализации кубической операции И (AND, &).
Техническим результатом изобретения является возможность схемного выполнения заявляемым устройством кубической операции логического произведения И (AND, &) над двумя n - мерными кубами, n - мерный куб К[1:n] представляет собой вектор, содержащий n координат (компонент), каждая из которых принимает значение на троичном множестве {0, 1, X}.
Операция «кубическое И» осуществляется над двумя n-разрядными кубами К1[1:n] и К2[1:n] в соответствии с таблицей истинности табл. 1 [см. stud-file.net/preview/7014248/page:5; studall.org/all3-26567.html; dl.nure.ua/plugin-file.php/534/mod_resource/content/2/ content/example 1.html].
Результатом выполнения операции является n-разрядный куб К3[1:n], координаты которого также определены на троичном множестве {0, 1, X}.
Для практической реализации заявляемого устройства на серийной двоичной элементной базе необходимо осуществить переход от троичной системы счисления к двоичной системе.
С целью схемного представления троичных значений координат кубов предлагается двухпозиционное представление b[i] и x[i] (табл. 2) координат кубов Кi[l:n], i=1, 2, 3, где b[i] - позиция, кодирующая бинарные значения 0 и 1 из табл. 1; x[i] - позиция, кодирующая значение X из табл. 1.
Поскольку значения координат куба-результата К3[1:n] независимы друг от друга и полностью определяются таблицей истинности (табл. 1), устройство содержит n независимых вычислительных ячеек Я[i], каждая из которых peaлизует табл. 1 с учетом принятой двоичной кодировки (табл. 2) значений координат, и не содержит решающего узла (блока), имеющегося в аналогах. Извлечение из таблиц 1 и 2 аналитических формул логических функций дает следующую систему уравнений:
где bk - кодовые значения бинарных (0, 1) координат кубов К[1:n], xk - кодовые значения Х-координат кубов К[1:n].
На фиг. 1 представлена структурная схема устройства реализации кубической операции И, на фиг. 2 - функциональная схема i-той вычислительной ячейки Я[i] устройства. Каждая i-тая вычислительная ячейка реализует систему логических функций (1). Совокупность значений, вырабатываемых на всех 2×n структурных выходах всех n ячеек образует значение куба К3[1:n] в бинарном представлении.
Устройство (фиг. 1) содержит n вычислительных ячеек Я[i]. Каждая i-тая вычислительная ячейка (фиг. 2) содержит двухвходовые элементы И 1, 2, 3, 4 и трехвходовый элемент ИЛИ 5. Причем, вход 1 ячейки соединен с первыми входами элементов И 1 и 2; вход 2 ячейки соединен со вторым входом элемента И 3 и первым входом элемента И 4; вход 3 ячейки соединен со вторым входом элемента И 1 и первым входом элемента И 3; вход 4 ячейки соединен со вторым входом элемента И 2 и вторым входом элемента И 4. Выход элемента И 2 соединен с первым входом элемента ИЛИ 5; выход элемента И 3 соединен со вторым входом элемента ИЛИ 5; выход элемента И 4 соединен с третьим входом элемента ИЛИ 5. Выход элемента И 1 является первым выходом 5 вычислительной ячейки, а выход элемента ИЛИ 5 является вторым выходом 6 вычислительной ячейки.
Устройство работает следующим образом. На первый и второй входы 1 и 2 каждой i-той вычислительной ячейки подается код куба K1[1:n], на третий и четвертый входы 3 и 4 - код куба К2[1:n]. На выходах 5 и 6 вычислительных ячеек вырабатывается код куба К3[1:n]=К1[1:n] & К2[1:n], являющийся результатом кубической операции И. Поскольку ячейки устройства являются комбинационными автоматами, то их работа полностью определена таблицей истинности (табл. 1) с учетом принятого двоичного кодирования (табл. 2) координат {0,1,Х}.
Повышение производительности вычислительного процесса с применением операции кубического И, реализуемой заявляемым устройством, из-за жесткости законов функционирования аналогов, доказуемо в сравнении с универсальным программируемым вычислительным устройством последовательной архитектуры. По сравнению с универсальным вычислительным устройством неймановской архитектуры (универсальным процессором) повышение производительности достигается тем, что заявляемое устройство реализует операцию, при условии выставления кодов кубов К1[1:n] и К2[1:n] на его входах, за один машинный такт, в то время, как универсальное устройство, с этой же целью, должно выполнить программный код поразрядной обработки кубов, состоящий из циклической последовательности операторов языка высокого уровня. Поскольку операция «кубическое И» определена на 9-ти входных наборах (см. табл. 1), то циклический блок обработки таблицы 1 (напр., на С++) содержит 9 операторов if(), покрывающих все наборы таблицы:
Очевидно, что один оператор if() требует для своей реализации не менее 4-х машинных тактов, а обработка одного разряда кубов К1[1:n], К2[1:n] и К3[1:n] требует, в среднем, выполнения 9/2=4,5 операторов if(). Следовательно, обработка всех разрядов кубов К1[1:n], К2[1:n] и К3[1:n] потребует не менее 4×4,5×n машинных тактов, где n - разрядность обрабатываемых кубов. То есть, выигрыш В по времени реализации кубического И заявляемым устройством составит порядка 18×n раз, где n - длина (размерность) обрабатываемых кубов. Так, для n=32, выигрыш составит В ≥ 576 раз, а для n=64, выигрыш составит В ≥ 1152 раз.
Claims (1)
- Устройство реализации кубической операции И, содержащее n вычислительных ячеек, где n - размерность куба, причем каждая из n вычислительных ячеек содержит четыре элемента И и один элемент ИЛИ, отличающееся тем, что с целью расширения функциональных возможностей за счет реализации операции «кубическое И» над n-мерными кубами и с целью повышения производительности вычислений, каждая i-тая вычислительная ячейка содержит четыре входа и два выхода, при этом первый вход i-той ячейки соединен с первыми входами первого и второго элементов И; второй вход i-той ячейки соединен со вторым входом третьего элемента И и первым входом четвертого элемента И; третий вход i-той ячейки соединен со вторым входом первого элемента И и первым входом третьего элемента И; четвертый вход i-той ячейки соединен со вторым входом второго элемента И и вторым входом четвертого элемента И; выход второго элемента И соединен с первым входом элемента ИЛИ; выход третьего элемента И соединен со вторым входом элемента ИЛИ; выход четвертого элемента И соединен с третьим входом элемента ИЛИ; выход первого элемента И является первым выходом i-той вычислительной ячейки, а выход элемента ИЛИ является вторым выходом i-той вычислительной ячейки.
Publications (1)
Publication Number | Publication Date |
---|---|
RU2772311C1 true RU2772311C1 (ru) | 2022-05-18 |
Family
ID=
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU746505A2 (ru) * | 1978-03-23 | 1980-07-07 | Всесоюзный научно-исследовательский институт аналитического приборостроения | Устройство дл возведени двоичных чисел в третью степень |
SU1023323A1 (ru) * | 1981-11-10 | 1983-06-15 | Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина | Устройство дл извлечени кубического корн |
US4410956A (en) * | 1980-04-15 | 1983-10-18 | Casio Computer Co., Ltd. | Exponential operation device |
US5038315A (en) * | 1989-05-15 | 1991-08-06 | At&T Bell Laboratories | Multiplier circuit |
RU2027218C1 (ru) * | 1991-03-11 | 1995-01-20 | Краснодарское высшее военное командно-инженерное училище ракетных войск | Устройство для обработки логической информации |
CN1834898A (zh) * | 2005-05-16 | 2006-09-20 | 威盛电子股份有限公司 | 执行指数乘法的微处理器装置与方法 |
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU746505A2 (ru) * | 1978-03-23 | 1980-07-07 | Всесоюзный научно-исследовательский институт аналитического приборостроения | Устройство дл возведени двоичных чисел в третью степень |
US4410956A (en) * | 1980-04-15 | 1983-10-18 | Casio Computer Co., Ltd. | Exponential operation device |
SU1023323A1 (ru) * | 1981-11-10 | 1983-06-15 | Харьковский Ордена Ленина Политехнический Институт Им.В.И.Ленина | Устройство дл извлечени кубического корн |
US5038315A (en) * | 1989-05-15 | 1991-08-06 | At&T Bell Laboratories | Multiplier circuit |
RU2027218C1 (ru) * | 1991-03-11 | 1995-01-20 | Краснодарское высшее военное командно-инженерное училище ракетных войск | Устройство для обработки логической информации |
CN1834898A (zh) * | 2005-05-16 | 2006-09-20 | 威盛电子股份有限公司 | 执行指数乘法的微处理器装置与方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Spano et al. | An efficient hardware implementation of reinforcement learning: The q-learning algorithm | |
Ji et al. | A hardware implementation of a radial basis function neural network using stochastic logic | |
CA1268554A (en) | Adaptive instruction processing by array processor having processor identification and data dependent status registers in each processing element | |
Chattopadhyay et al. | Highly regular, modular, and cascadable design of cellular automata-based pattern classifier | |
Patil et al. | Power aware hardware prototyping of multiclass SVM classifier through reconfiguration | |
Das et al. | Characterization of reachable/nonreachable cellular automata states | |
RU2772311C1 (ru) | Устройство реализации кубической операции И | |
RU2779754C1 (ru) | Устройство реализации кубической операции ИЛИ | |
Deryabin et al. | High performance parallel computing in residue number system | |
Saraf et al. | Stochastic functions using sequential logic | |
RU2792603C1 (ru) | Устройство реализации операции "КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ" | |
RU2795382C1 (ru) | Устройство реализации кубической операции "Дополнение" | |
Vahid | It's Time to Stop Calling Circuits" Hardware" | |
Jahed-Motlagh et al. | Fault tolerance and detection in chaotic computers | |
Jamal et al. | Design and implementation of a reversible central processing unit | |
Omran et al. | Design of 32-bits RISC processor for hardware efficient QR decomposition | |
Omran et al. | Design and implementation of 32-Bits MIPS processor to Perform QRD Based on FPGA | |
RU2681702C1 (ru) | Арифметико-логическое устройство и способ преобразования данных с использованием такого устройства | |
US11194942B1 (en) | Emulation system supporting four-state for sequential logic circuits | |
RU222102U1 (ru) | Двухканальное специализированное операционное устройство | |
Soeken et al. | Rm3 based logic synthesis (special session paper) | |
RU2703676C1 (ru) | Сумматор по модулю три | |
Zhang et al. | Cube‐Based Synthesis of ESOPs for Large Functions | |
Dychka et al. | Analysis of on-Line Computation Effectiveness in Redundant Number System | |
RU2776922C1 (ru) | Мажоритарный модуль |