RU2792603C1 - Устройство реализации операции "КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ" - Google Patents

Устройство реализации операции "КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ" Download PDF

Info

Publication number
RU2792603C1
RU2792603C1 RU2022117250A RU2022117250A RU2792603C1 RU 2792603 C1 RU2792603 C1 RU 2792603C1 RU 2022117250 A RU2022117250 A RU 2022117250A RU 2022117250 A RU2022117250 A RU 2022117250A RU 2792603 C1 RU2792603 C1 RU 2792603C1
Authority
RU
Russia
Prior art keywords
input
output
cubic
exclusive
elements
Prior art date
Application number
RU2022117250A
Other languages
English (en)
Inventor
Анатолий Шакенович Альбеков
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное авиационное училище летчиков имени Героя Советского Союза А.К. Серова"
Filing date
Publication date
Application filed by Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное авиационное училище летчиков имени Героя Советского Союза А.К. Серова" filed Critical Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное авиационное училище летчиков имени Героя Советского Союза А.К. Серова"
Application granted granted Critical
Publication of RU2792603C1 publication Critical patent/RU2792603C1/ru

Links

Images

Abstract

Изобретение относится к вычислительной технике. Техническим результатом изобретения является расширение функциональных возможностей и увеличение производительности вычислительной техники. Технический результат достигается за счет аппаратной реализации операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» (XOR,
Figure 00000009
). Устройство содержит n однотипных вычислительных ячеек. Каждая i-я
Figure 00000010
вычислительная ячейка имеет четыре входа, два выхода и содержит элементы НЕ, элементы И и элементы ИЛИ. За счет оригинального двоичного кодирования троичных значений координат кубов и оригинального соединения входов и выходов элементов вычислительных ячеек реализуется троичная таблица истинности операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» и достигается заявленный технический результат. 2 ил., 2 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано при создании специализированной ЭВМ (специализированного сопроцессора для универсальной ЭВМ), реализующих операции кубического исчисления, используемые в алгоритме Рота синтеза дискретных устройств (алгоритм извлечения) [см. Миллер Р. Теория переключательных схем. - М.: Наука, 1970. Т. 1; Проектирование цифровых вычислительных машин. Под ред. С.А. Майорова. Учебн. пособ. для вузов. М.. Высшая школа, 1972; Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы). - Л.: Энергия, Ленингр. отд., 1979. - 232 с.; Луцик Ю.А., Лукьянова И.В. Арифметические и логические основы вычислительной техники: Учеб. пособие -Минск: БГУИР, 2014. - 174 с.].
Известно устройство реализации кубической операции х-произведение [А.с. SU 1656522 А1, авторы. Альбеков А.Ш., Герасимов Е.Р., 1991]. Устройство содержит n вычислительных ячеек, каждая из которых содержит элементы И, ИЛИ-НЕ, ИЛИ, по четыре входа и по три выхода и один решающий узел, содержащий 3n входов, 3n выходов и элементы ИЛИ, ЗАПРЕТ, мажоритарный элемент и реализует таблицу истинности кубической операции х-произведение [Миллер Р. Теория переключательных схем. - М.: Наука, 1970. Т. 1; Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы). -Л.: Энергия, Ленингр. отд., 1979. - 232 с.]. Недостатком данного устройства
является реализация всего одной кубической операции х-произведение n-мерных кубов.
Известно устройство для обработки логической информации, реализующее кубическую операцию склеивания n-мерных кубов [Патент RU 2027218 С1, авторы: Альбеков А.Ш., Герасимов Е.Р., Хализев В.Н., 1995]. Устройство является комбинационным, с жесткой логикой, содержит n вычислительных ячеек, каждая из которых содержит элементы И, ИЛИ-НЕ, ИЛИ, по четыре входа и по три выхода и один решающий блок, содержащий 3n входов, 3n выходов и элементы И, ИЛИ, НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ и реализует таблицу истинности кубической операции склеивания n-мерных кубов [Миллер Р. Теория переключательных схем. - М.: Наука, 1970. Т. 1; Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы). - Л.: Энергия, Ленингр. отд., 1979. - 232 с.]. Причина, которая не позволяет достичь с помощью аналога того технического результата, который обеспечивается заявляемым изобретением, заключается в невозможности реализации кубической операции ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR,
Figure 00000001
) из-за жесткости закона его функционирования.
Наиболее близким (прототипом) к патентуемому изобретению является устройство реализации кубической операции И [Патент РФ 2772311 от 18.05.2022 г., автор: Альбеков А.Ш.]. Устройство является комбинационным, с жесткой логикой, содержит n вычислительных ячеек, каждая из которых содержит элементы И, ИЛИ, НЕ, по четыре входа, по два выхода и реализует таблицу истинности кубической операции И n-мерных кубов [studall.org/all3-26567.html]. Причина, которая не позволяет достичь с помощью аналога того технического результата, который обеспечивается заявляемым изобретением, заключается в невозможности реализации прототипом операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» (XOR,
Figure 00000001
) из-за жесткости закона его функционирования.
Целью изобретения является расширение функциональных возможностей и производительности специализированной вычислительной техники при реализации ею алгоритмов синтеза дискретных устройств и тестов поиска неисправностей схем автоматики и вычислительной техники. Цель достигается за счет аппаратной реализации операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ».
Техническим результатом изобретения является возможность схемного выполнения заявляемым устройством операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» над n - мерными кубами. N - мерный куб К[1:n] представляет собой вектор, содержащий n координат (компонент), каждая из которых принимает значение на троичном множестве {0, 1, X}.
Операция «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» осуществляется над двумя n-разрядными кубами К1[1:n] и К2[1:n] в соответствии с троичной таблицей истинности табл. 1 [см. studfile.net/preview/7014248/page:5; studall.org/all3-26567.html; dl.nure.ua/pluginfile.php/534/mod_resource/content/2 /content/example1.html].
Figure 00000002
Результатом выполнения операции является n-разрядный куб К3[1:n], координаты которого также определены на троичном множестве {0, 1, X}.
Для практической реализации заявляемого устройства на серийной двоичной элементной базе необходимо осуществить переход от троичной системы счисления к двоичной системе.
С целью схемного представления троичных значений координат кубов предлагается двухпозиционное представление b[i] и x[i] (табл. 2) координат кубов Кj[1:n], j=1, 2, 3, где b[i] - позиция, кодирующая бинарные значения 0 и 1 из табл. 1; x[i] - позиция, кодирующая значение X из табл. 1.
Figure 00000003
Поскольку значения координат куба-результата К3[1:n] независимы друг от друга и полностью определяются таблицей истинности (табл. 1), устройство содержит n независимых вычислительных ячеек, каждая из которых реализует табл. 1 с учетом принятой двоичной кодировки (табл. 2) значений координат, и не содержит решающего узла (блока), имеющегося в аналогах. Извлечение из таблиц 1 и 2 аналитических формул логических функций, реализуемых ячейками устройства, дает следующую систему уравнений, записанных в ДНФ на языке микроопераций (регистровых передач):
Figure 00000004
где bk
Figure 00000005
- кодовые значения бинарных (0, 1) координат кубов К1,2,3[1:n];
Figure 00000006
- кодовые значения Х-координат кубов К1,2,3[1:n]; i (i=1,2,…n) - номер кубической координаты; знак «точка» (•) означает «ЛОГИЧЕСКОЕ И»; знак V означает «ЛОГИЧЕСКОЕ ИЛИ».
На фиг. 1 представлена структурная схема устройства реализации операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ», на фиг. 2 - функциональная схема вычислительной ячейки 1 устройства. Каждая вычислительная ячейка устройства 2,…,3, как и ячейка 1, реализует систему логических функций (1) и идентична ячейке 1.
Устройство (фиг. 1) содержит n вычислительных ячеек 1, 2, 3; 2×n входов, соответствующих координатам куба К1[1:n]; 2×n входов, соответствующих координатам куба К2[1:n]; и 2×n выходов, соответствующих координатам куба-результата К3[1:n].
Вычислительная ячейка 1 устройства (фиг. 2), имеет четыре входа, два выхода и содержит инверторы НЕ 4, 5, 6, 7, двухвходовые элементы И 8, 9, трехвходовые элементы И 10, 11, 15, четырехвходовой элемент И 12, двухвходовой элемент ИЛИ 13 и трехвходовой элемент ИЛИ 14.
Причем, первый вход ячейки соединен с входом элемента НЕ 4 и первым входом элемента И 8. Второй вход ячейки соединен с входом инвертора 5, вторым входом элемента И 10 и третьим входом элемента И 12. Третий вход ячейки соединен с входом инвертора 6 и вторым входом элемента И 9. Четвертый вход ячейки соединен с входом инвертора 7, третьим входом элемента И 11 и четвертым входом элемента И 12.
Выход инвертора 4 соединен с первым входом элемента И 9, первым входом элемента И 10 и первым входом элемента И 12. Выход инвертора 5 соединен со вторым входом элемента И 15 и вторым входом элемента И 11. Выход инвертора 6 соединен со вторым входом элемента И 8, первым входом элемента И 11 и вторым входом элемента И 12. Выход инвертора 7 соединен с третьим входом элемента И 15 и третьим входом элемента И 10.
Выход элемента И 8 соединен с первым входом элемента ИЛИ 13, а выход элемента И 9 соединен со вторым входом элемента ИЛИ 13, выход которого соединен с первым входом элемента И 15, выход которого является первым выходом вычислительной ячейки 1.
Выход элемента И 10 соединен с первым входом элемента ИЛИ 14, выход элемента И 11 соединен со вторым входом элемента ИЛИ 14, а выход элемента И 12 соединен с третьим входом элемента ИЛИ 14, выход которого является вторым выходом вычислительной ячейки 1.
Устройство работает следующим образом. На первые и вторые входы вычислительных ячеек 1,2,…,3 подается код куба К1[1:n], на третьи и четвертые входы - код куба К2[1:n]. На выходах вычислительных ячеек вырабатывается код куба К3[1:n]=К1[1:n]
Figure 00000001
К2[1:n], являющийся результатом операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ». Поскольку ячейки устройства являются комбинационными автоматами, то их работа полностью определена таблицей истинности (табл. 1) с учетом принятого двоичного кодирования (табл. 2) координат кубов (0, 1, X).
Повышение производительности вычислительного процесса с применением операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ», реализуемой заявляемым устройством, из-за жесткости законов функционирования аналогов, доказуемо в сравнении с универсальным программируемым вычислительным устройством последовательной архитектуры, при программной реализации им операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ». По сравнению с универсальным вычислительным устройством неймановской архитектуры (универсальным процессором) повышение производительности достигается тем, что заявляемое устройство реализует операцию, при условии выставления кодов кубов K1[1:n] и K2[1:n] на его входах, за четыре машинных такта в синхронном режиме работы и за один такт - в асинхронном, в то время, как универсальное устройство, с этой же целью, должно выполнить программный код поразрядной обработки кубов, состоящий из циклической последовательности операторов языка высокого уровня. Поскольку операция «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» определена на 9-ти входных наборах (см. табл. 1), то циклический блок обработки таблицы 1 (напр., на С++) содержит 9 операторов if(), покрывающих все наборы таблицы:
Figure 00000007
Очевидно, что один оператор if() требует для своей реализации не менее 4-х машинных тактов, а обработка одного разряда кубов К1[1:n], К2[1:n] и К3[1:n] требует, в среднем, выполнения 9/2=4,5 операторов if(). Следовательно, обработка всех разрядов кубов К1[1:n], К2[1:n] и К3[1:n] потребует не менее 4×4,5×n машинных тактов, где n - разрядность обрабатываемых кубов. То есть, выигрыш В по времени реализации операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» заявляемым устройством составит порядка 18×n/4 раз, где n - длина (размерность) обрабатываемых кубов. Так, для n=32, выигрыш составит В≥144 раз, а для n=64, выигрыш составит В>288 раз.

Claims (10)

  1. Устройство реализации операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ», содержащее n вычислительных ячеек, где n - размерность куба, причем каждая из n вычислительных ячеек содержит четыре элемента НЕ, два двухвходовых элемента И, три трехвходовых элемента И, один четырехвходовый элемент И, один двухвходовый элемент ИЛИ и один трехвходовый элемент ИЛИ, отличающееся тем, что с целью расширения функциональных возможностей за счет реализации операции «КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ» над n - мерными кубами и с целью повышения производительности вычислений, каждая i-я
    Figure 00000008
    вычислительная ячейка содержит четыре входа и два выхода, при этом первый вход i-й вычислительной ячейки соединен с входом первого элемента НЕ и первым входом первого двухвходового элемента И;
  2. второй вход i-й вычислительной ячейки соединен с входом второго элемента НЕ, вторым входом первого трехвходового элемента И и третьим входом четырехвходового элемента И;
  3. третий вход i-й вычислительной ячейки соединен с входом третьего элемента НЕ и вторым входом второго двухвходового элемента И;
  4. четвертый вход i-й вычислительной ячейки соединен с входом четвертого элемента НЕ, третьим входом второго трехвходового элемента И и четвертым входом четырехвходового элемента И;
  5. выход первого элемента НЕ соединен с первым входом второго двухвходового элемента И, первым входом первого трехвходового элемента И и первым входом четырехвходового элемента И;
  6. выход второго элемента НЕ соединен со вторым входом третьего трехвходового элемента И и вторым входом второго трехвходового элемента И;
  7. выход третьего элемента НЕ соединен со вторым входом первого двухвходового элемента И, первым входом второго трехвходового элемента И и вторым входом четырехвходового элемента И;
  8. выход четвертого элемента НЕ соединен с третьим входом третьего трехвходового элемента И и третьим входом первого трехвходового элемента И;
  9. выход первого двухвходового элемента И соединен с первым входом двухвходового элемента ИЛИ; выход второго двухвходового элемента И соединен со вторым входом двухвходового элемента ИЛИ, выход которого соединен с первым входом третьего трехвходового элемента И, выход которого является первым выходом i-й вычислительной ячейки;
  10. выход первого трехвходового элемента И соединен с первым входом трехвходового элемента ИЛИ; выход второго трехвходового элемента И соединен со вторым входом трехвходового элемента ИЛИ; выход четырехвходового элемента И соединен с третьим входом трехвходового элемента ИЛИ, выход которого является вторым выходом i-й вычислительной ячейки.
RU2022117250A 2022-06-24 Устройство реализации операции "КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ" RU2792603C1 (ru)

Publications (1)

Publication Number Publication Date
RU2792603C1 true RU2792603C1 (ru) 2023-03-22

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU222102U1 (ru) * 2023-06-13 2023-12-11 Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное авиационное училище летчиков имени Героя Советского Союза А.К. Серова" Министерства обороны РФ Двухканальное специализированное операционное устройство

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202718A1 (en) * 2005-02-23 2006-09-14 Infineon Technologies Ag XOR circuit
US20080297197A1 (en) * 2007-06-01 2008-12-04 Winograd Gil I Efficient XOR Calculation
RU2013135389A (ru) * 2013-07-26 2015-02-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Логический преобразователь
EP3358747A2 (en) * 2009-04-30 2018-08-08 Tela Innovations, Inc. Layouts for xor logic
CN109714043A (zh) * 2018-12-29 2019-05-03 西安智多晶微电子有限公司 一种宽异或电路优化方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202718A1 (en) * 2005-02-23 2006-09-14 Infineon Technologies Ag XOR circuit
US20080297197A1 (en) * 2007-06-01 2008-12-04 Winograd Gil I Efficient XOR Calculation
EP3358747A2 (en) * 2009-04-30 2018-08-08 Tela Innovations, Inc. Layouts for xor logic
RU2013135389A (ru) * 2013-07-26 2015-02-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Логический преобразователь
CN109714043A (zh) * 2018-12-29 2019-05-03 西安智多晶微电子有限公司 一种宽异或电路优化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU222102U1 (ru) * 2023-06-13 2023-12-11 Федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное авиационное училище летчиков имени Героя Советского Союза А.К. Серова" Министерства обороны РФ Двухканальное специализированное операционное устройство

Similar Documents

Publication Publication Date Title
Alaghi et al. Exploiting correlation in stochastic circuit design
Ji et al. A hardware implementation of a radial basis function neural network using stochastic logic
EP2791781B1 (en) Methods and systems for data analysis in a state machine
Kang et al. Digit-pipelined direct digital frequency synthesis based on differential CORDIC
US20140077838A1 (en) Boolean logic in a state machine lattice
Klimowicz et al. Structural models of finite-state machines for their implementation on programmable logic devices and systems on chip
RU2792603C1 (ru) Устройство реализации операции "КУБИЧЕСКОЕ ИСКЛЮЧАЮЩЕЕ ИЛИ"
Saraf et al. Stochastic functions using sequential logic
US10929764B2 (en) Boolean satisfiability
RU2779754C1 (ru) Устройство реализации кубической операции ИЛИ
RU2772311C1 (ru) Устройство реализации кубической операции И
RU2795382C1 (ru) Устройство реализации кубической операции "Дополнение"
Basha et al. Design of CMOS full subtractor using 10T for object detection application
Rashidi et al. Efficient Implementation of Low Time Complexity and Pipelined Bit-Parallel Polynomial Basis Multiplier over Binary Finite Fields.
Santos et al. On the analysis and synthesis of three-valued digital systems
Jamal et al. Design and implementation of a reversible central processing unit
RU2681702C1 (ru) Арифметико-логическое устройство и способ преобразования данных с использованием такого устройства
RU226236U1 (ru) Четырехканальное операционное устройство для реализации кубических операций И, ИЛИ, НЕ
RU222102U1 (ru) Двухканальное специализированное операционное устройство
Hamid et al. FPGA realisation of the genetic algorithm for the design of grey-scale soft morphological filters
RU2703676C1 (ru) Сумматор по модулю три
RU2757832C1 (ru) Компаратор двоичных чисел
Deng et al. 8-Bit NCL Asynchronous Multiplier based on Radix-4 Booth Algorithm
Ersoy et al. Stochastic Gaussian function for RBF network
Soni et al. FPGA Implementation of Ternary Multiplier Using Reconfigurable Logic